CN117914274A - 运算放大器、模拟基带电路及电子设备 - Google Patents

Abstract

本申请涉及电子电路技术领域，特别涉及一种运算放大器、模拟基带电路及电子设备，运算放大器包括偏置电路、共模反馈电路、第一级放大电路及第二级放大电路，偏置电路用于根据输入偏置信号生成目标偏置信号；共模反馈电路与偏置电路相连，用于根据接收的参考电压及目标偏置信号生成共模反馈信号；第一级放大电路采用非共源共栅的折叠式结构，第一级放大电路与偏置电路、共模反馈电路均相连，用于根据接收的输入电压、目标偏置信号及共模反馈信号，生成一级放大信号；第二级放大电路采用Class AB结构，第二级放大电路与第一级放大电路连接，用于根据接收的一级放大信号生成运算放大信号。该运算放大器能够适用于低电源电压、性能更优且功耗更低。

Description

运算放大器、模拟基带电路及电子设备

技术领域

本发明涉及电子电路技术领域，特别是涉及一种运算放大器、模拟基带电路及电子设备。

背景技术

随着移动通信技术的不断发展，移动互联网应用场景随之激增，涌现出许多的通信标准，如从全球移动通信系统(GSM)、时分同步码分多址(TD-SCDMA)、码分多址(CDMA)、宽频码分多址(WCDMA)、移动热点(WIFI)、长期演进(LTE)及新无线(NR)等。射频接收机作为无线通信系统中的重要组成部分，其主要功能包括利用其中的模拟基带电路将信号进行滤波和进一步放大。

模拟基带电路的主要功能是进行频带选择、滤除带外信号和放大信号，其线性度和噪声主要由模拟基带电路中的运算放大器决定，因此，提高运算放大器的性能及可靠性尤为重要。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种运算放大器、模拟基带电路及电子设备，能够适用于低电源电压、性能更优且功耗更低。

为实现上述目的及其他目的，本申请的第一方面提供一种运算放大器，包括偏置电路、共模反馈电路、第一级放大电路及第二级放大电路，偏置电路用于根据输入偏置信号生成目标偏置信号；共模反馈电路与偏置电路相连，用于根据接收的参考电压及目标偏置信号生成共模反馈信号；第一级放大电路采用非共源共栅的折叠式结构，第一级放大电路与偏置电路、共模反馈电路均相连，用于根据接收的输入电压、目标偏置信号及共模反馈信号，生成一级放大信号；第二级放大电路采用Class AB结构，第二级放大电路与第一级放大电路连接，用于根据接收的一级放大信号生成运算放大信号。

于上述实施例中的运算放大器中，通过设置偏置电路根据输入偏置信号生成目标偏置信号，利用共模反馈电路根据接收的参考电压及目标偏置信号生成共模反馈信号，使得采用非共源共栅的折叠式结构的第一级放大电路能够根据接收的输入电压、目标偏置信号及共模反馈信号，生成一级放大信号，便于采用Class AB结构的第二级放大电路根据接收的一级放大信号生成运算放大信号。共模反馈电路能够稳定运算放大器的输出直流电压，可以通过调节偏置电路生成的目标偏置信号，来调节整个运算放大器的性能和功耗；采用非共源共栅的折叠式结构的第一级放大电路使得运算放大器能够适用于低电源电压；采用Class AB结构的第二级放大电路能够提供近双倍的跨导，有效地提高运算放大器的性能。因此，相较于现有技术，本实施例提供了一种能够适用于低电源电压、性能更优且功耗更低的运算放大器。

在一些实施例中，运算放大器还包括频率补偿电路，频率补偿电路与共模反馈电路及第一级放大电路均相连，用于提供频率补偿信号，调节共模反馈电路及第一级放大电路的稳定性，满足多种不同应用场景的频率需求。

在一些实施例中，输入偏置信号包括第一偏置信号及第二偏置信号；偏置电路包括第一子偏置电路及第二子偏置电路，第一子偏置电路用于根据接收的补偿偏置信号、第一选择信号及第一偏置信号生成目标偏置信号；第二子偏置电路与第一子偏置电路相连，用于根据接收的第二选择信号及第一偏置信号生成补偿偏置信号。

在一些实施例中，第一级放大电路包括差分输入电路及第一级输出管，差分输入电路被配置为：第一输入端作为运算放大器的正向电压输入端，第二输入端作为运算放大器的反向电压输入端，用于根据接收的输入电压生成差分电流信号；第一级输出管与差分输入电路、偏置电路、共模反馈电路均相连，用于根据接收的差分电流信号、目标偏置信号及共模反馈信号，生成一级放大信号。

在一些实施例中，第二级放大电路包括桥接电路及第二级输出管，桥接电路与第一级输出管相连，用于根据一级放大信号生成中间信号；第二级输出管与桥接电路相连，用于根据中间信号生成运算放大信号。

在一些实施例中，差分输入电路包括第一晶体管、第二晶体管及第三晶体管，第一晶体管被配置为：控制端作为运算放大器的正向电压输入端，第一端与第一级输出管的第一输出端相连；第二晶体管被配置为：控制端作为运算放大器的反向电压输入端，第一端与第一级输出管的第二输出端相连；第三晶体管被配置为：控制端与共模反馈电路、偏置电路均相连，第一端与第一晶体管的第二端、第二晶体管的第二端均相连，第二端接地。

在一些实施例中，桥接电路包括耦合偏置电路、第一开关、第二开关、第三开关及第四开关，耦合偏置电路包括用于接收输入偏置信号的输入端、第一输出端、第二输出端、第三输出端及第四输出端；第一开关被配置为：控制端作为桥接电路的第一输入端且与耦合偏置电路的第一输出端连接，第一端与直流电源连接；第二开关被配置为：控制端作为桥接电路的第二输入端且与耦合偏置电路的第二输出端连接，第一端与第一开关的第一端及直流电源均连接；第三开关被配置为：控制端与耦合偏置电路的第三输出端连接，第一端与第一开关的第二端连接且与第二级放大电路的第一输出端连接，第二端接地；第四开关被配置为：控制端与耦合偏置电路的第四输出端连接，第一端与第二开关的第二端连接且与第二级放大电路的第二输出端连接，第二端与第三开关的第二端连接且接地；第二级放大电路的第一输出端及第二级放大电路的第二输出端用于输出运算放大信号。

本申请的第二方面提供一种模拟基带电路，包括初级运算放大器及三阶低通滤波器，初级运算放大器被配置为：正向输入端经由第一电阻器与正向电流输入端连接，且分别经由第一电阻调节器、第一电容调节器与初级运算放大器的反向输出端连接，反向输入端经由第二电阻器与反向电流输入端连接，且分别经由第二电阻调节器、第二电容调节器与初级运算放大器的正向输出端连接；三阶低通滤波器被配置为：正向输入端经由第五开关与反向电压输入端连接，且正向输入端经由第六开关与初级运算放大器的反向输出端连接；反向输入端经由第七开关与正向电压输入端连接，且反向输入端经由第八开关与初级运算放大器的正向输出端连接；三阶低通滤波器的输出端用于输出位于目标带宽内的基带信号；其中，初级运算放大器及三阶低通滤波器中的运算放大器均采用前述任一实施例中的运算放大器。

在一些实施例中，三阶低通滤波器包括第一运算放大器、第二运算放大器及第三运算放大器，第一运算放大器被配置为：正向输入端经由第三电阻调节器引出并作为三阶低通滤波器的正向输入端，第一运算放大器的正向输入端还分别经由第四电阻调节器、第三电容调节器与第一运算放大器的反向输出端连接；第一运算放大器的反向输入端经由第五电阻调节器引出并作为三阶低通滤波器的反向输入端，第一运算放大器的反向输入端还分别经由第六电阻调节器、第四电容调节器与第一运算放大器的反向输出端连接；第二运算放大器被配置为：正向输入端经由第七电阻调节器与第一运算放大器的正向输出端连接，反向输入端经由第八电阻调节器与第一运算放大器的反向输出端连接，第二运算放大器的正向输入端还经由第五电容调节器与第二运算放大器的反向输出端连接，第二运算放大器的反向输入端还经由第六电容调节器与第二运算放大器的正向输出端连接；其中，第一运算放大器的正向输入端经由第九电阻调节器与第二运算放大器的反向输出端连接，第一运算放大器的反向输入端经由第十电阻调节器与第二运算放大器的正向输出端连接；第三运算放大器被配置为：正向输入端经由第十一电阻调节器与第二运算放大器的反向输出端连接，反向输入端经由第十二电阻调节器与第二运算放大器的正向输出端连接，第三运算放大器的正向输入端还分别经由第十三电阻调节器、第七电容调节器与第三运算放大器的反向输出端连接，第三运算放大器的反向输入端还分别经由第十四电阻调节器、第八电容调节器与第三运算放大器的正向输出端连接；第三运算放大器的输出端作为三阶低通滤波器的输出端。

在一些实施例中，第一电阻调节器包括第一电阻块、第二电阻块及第三电阻块，第一电阻块被配置为：第一端与正向电流输入端连接，第二端经由第一子开关与初级运算放大器的正向输入端连接；第二电阻块被配置为：第一端与正向电流输入端连接，第二端经由第二子开关与初级运算放大器的正向输入端连接；第三电阻块被配置为：第一端与正向电流输入端连接，第二端经由第三子开关与初级运算放大器的正向输入端连接；第二电阻块与第一电阻块的比值、第三电阻块与第二电阻块的比值均等于m，m>0。

在一些实施例中，第四电阻调节器包括并联的至少两条可调电阻支路；并联的至少两条可调电阻支路中每条可调电阻支路包括串联的可调电阻器及对应的通断器。

本申请的第三方面提供一种电子设备，包括前述任一实施例中所述的模拟基带电路。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本申请一实施例中提供的一种运算放大器的电路原理示意图；

图2为本申请另一实施例中提供的一种运算放大器的电路原理示意图；

图3为本申请一实施例中提供的一种运算放大器中偏置电路的电路示意图；

图4为本申请一实施例中提供的一种运算放大器中共模反馈电路的电路示意图；

图5为本申请一实施例中提供的一种运算放大器中第一级放大电路的电路示意图；

图6为本申请一实施例中提供的一种运算放大器中第二级放大电路的电路示意图；

图7为本申请一实施例中提供的一种运算放大器中频率补偿电路的电路示意图；

图8为本申请一实施例中提供的一种模拟基带电路的电路示意图；

图9为本申请一实施例中提供的一种模拟基带电路中第一电阻调节器的电路示意图；

图10为本申请一实施例中提供的一种模拟基带电路中第一电阻调节器的电路示意图；

图11为本申请一实施例中提供的一种模拟基带电路中第七电阻调节器的电路示意图；

图12为本申请一实施例中提供的一种模拟基带电路中第七电阻调节器的电路示意图；

图13为本申请一实施例中提供的一种模拟基带电路中第七电阻调节器的可调电阻器的电路示意图；

图14为本申请一实施例中提供的一种模拟基带电路中第十一电阻调节器的电路示意图；

图15为本申请一实施例中提供的一种模拟基带电路中第十一电阻调节器的可调电阻器的电路示意图；

图16为本申请一实施例中提供的一种模拟基带电路中第一电容调节器的电路示意图；

图17为本申请一实施例中提供的一种模拟基带电路中第三电容调节器的电路示意图；

图18为本申请一实施例中模拟基带电路中低通滤波器模块的ac仿真结果示意图；

图19为本申请一实施例中模拟基带电路中跨阻放大器的ac仿真结果示意图；

图20为本申请一实施例中模拟基带电路的ac仿真结果示意图；

图21为本申请一实施例中模拟基带电路中低通滤波器在带宽为100MHz时的IMD3仿真结果示意图；

图22为本申请一实施例中模拟基带电路中低通滤波器在带宽为100MHz时的噪声系数仿真结果示意图；

图23为本申请一实施例中模拟基带电路在带宽为100MHz时的快速傅里叶变换分析结果示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

在本申请中，除非另有明确的规定和限定，术语“相连”、“相连”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

射频接收机作为无线通信系统的重要组成部分之一，其主要功能是将天线接收的微弱信号进行处理。零中频接收机由于具有结构简单、低功耗和能抑制镜像信号等优点而被广泛应用于无线通信系统中，该接收机主要包括低噪声放大器(Low Noise Amplifier,LNA)、混频器(Mixer)、模拟基带电路(Analog Baseband,ABB)、模数转换器(AnalogDigital Converter,ADC)和锁相环(Phase Lock Loop，PLL)等元件；低噪声放大器将天线接收的微弱信号进行低噪声放大，混频器将信号下变频到中频，模拟基带电路将信号进行滤波和进一步放大，信号经过下变频后可能被转换为电流信号，此时的模拟基带电路需要将电流信号转换为电压信号，模数转换器将模拟信号转换为数字信号。

模拟基带电路的主要功能是进行频带选择、滤除带外信号和放大信号，其性能参数主要包括带宽、增益、线性度和噪声，带宽和增益由模拟基带电路的架构决定，线性度和噪声主要由模拟基带电路中的运算放大器决定。不同通信标准对射频接收机中模拟基带电路的带宽和增益要求不同。在一些电子产品中需要同时支持多个通信标准，常见的解决方法为针对多个标准分别采用多个模拟基带电路，然而这种方法不仅会占用大量面积，还会增加功耗，因而设计支持多标准的模拟基带电路很有必要。在目前常见的通信标准中，带宽集中在0.2MHz～100MHz。随着摩尔定律的不断发展，芯片的电源电压越来越低，低电源电压导致许多堆叠式结构的运算放大器不能使用，而运算放大器作为模拟基带电路中的核心部分，其性能直接决定着模拟基带电路的性能，低功耗、低噪声、高线性度、高增益、高带宽和稳定的运算放大器一直以来都是相关研发者热衷研究的对象。

本申请实施例旨在提供一种运算放大器、模拟基带电路及电子设备，能够适用于低电源电压、性能更优且功耗更低。

请参考图1，在一些实施例中，提供了一种运算放大器100，包括偏置电路10、共模反馈电路20、第一级放大电路30及第二级放大电路40，偏置电路10用于根据输入偏置信号Bias生成目标偏置信号pz；共模反馈电路20与偏置电路10相连，用于根据接收的参考电压VREF及目标偏置信号pz生成共模反馈信号gf；第一级放大电路30采用非共源共栅的折叠式结构，第一级放大电路30与偏置电路10、共模反馈电路20均相连，用于根据接收的输入电压、目标偏置信号pz及共模反馈信号gf，生成一级放大信号x1；第二级放大电路40采用Class AB结构，第二级放大电路40与第一级放大电路30连接，用于根据接收的一级放大信号x1生成运算放大信号xd。

作为示例，请继续参考图1，通过设置偏置电路10根据输入偏置信号Bias生成目标偏置信号pz，利用共模反馈电路20根据接收的参考电压VREF及目标偏置信号pz生成共模反馈信号gf，使得采用非共源共栅的折叠式结构的第一级放大电路30能够根据接收的输入电压、目标偏置信号pz及共模反馈信号gf，生成一级放大信号x1，便于采用Class AB结构的第二级放大电路40根据接收的一级放大信号x1生成运算放大信号xd。共模反馈电路20能够稳定运算放大器100的输出直流电压，可以通过调节偏置电路10生成的目标偏置信号pz，来调节整个运算放大器100的性能和功耗；采用非共源共栅的折叠式结构的第一级放大电路30使得运算放大器100能够适用于低电源电压；采用Class AB结构的第二级放大电路40能够提供近双倍的跨导，有效地提高运算放大器100的性能。因此，相较于现有技术，本实施例提供了一种能够适用于低电源电压、性能更优且功耗更低的运算放大器100。

请参考图2，在一些实施例中，运算放大器100还包括频率补偿电路50，频率补偿电路50与共模反馈电路20及第一级放大电路30均相连，用于提供频率补偿信号，调节共模反馈电路20及第一级放大电路30的稳定性，满足多种不同应用场景的频率需求。

请参考图3，在一些实施例中，输入偏置信号Bias包括第一偏置信号Bias1及第二偏置信号Bias2；偏置电路10包括第一子偏置电路11及第二子偏置电路12，第一子偏置电路11用于根据接收的补偿偏置信号Bias、第一选择信号及第一偏置信号Bias1生成目标偏置信号pz；第二子偏置电路12与第一子偏置电路11相连，用于根据接收的第二选择信号及第一偏置信号Bias1生成补偿偏置信号Biasb。

请继续参考图3，在一些实施例中，第一选择信号包括第一子选择信号I2_SEL<0>和第二子选择信号I2_SEL<1>，第二选择信号包括第三子选择信号I1_SEL<0>和第四子选择信号I1_SEL<1>；第一子偏置电路11包括晶体管M_9a、晶体管M_9b、晶体管M_9c、晶体管M_14a及晶体管M_14b，晶体管M_9a、晶体管M_9b、晶体管M_9c的第一端均相连，且用于接收第一偏置信号Bias1，晶体管M_9a、晶体管M_9b、晶体管M_9c的控制端均相连且用于输出目标偏置信号pz；晶体管M_14a的第一端与晶体管M_9c的第二端相连且第二端接地，晶体管M_14a的控制端用于接收第一子选择信号I2_SEL<0>；晶体管M_14b的第一端与晶体管M_9b的第二端相连且第二端接地，晶体管M_14b的控制端用于接收第二子选择信号I2_SEL<1>。

请继续参考图3，在一些实施例中，第二选择信号包括第三子选择信号I1_SEL<0>和第四子选择信号I1_SEL<1>；第二子偏置电路12包括晶体管M_8a、晶体管M_8b、晶体管M_8c、晶体管M_13a及晶体管M_13b，晶体管M_8a、晶体管M_8b、晶体管M_8c的第一端均相连，且用于接收第二偏置信号Bias2，晶体管M_8a、晶体管M_8b、晶体管M_8c的控制端均与晶体管M_8a的第一端相连；晶体管M_13a被配置为：第一端与晶体管M_8c的第二端相连，第二端接地，控制端用于接收第三子选择信号I1_SEL<0>；晶体管M_13b被配置为：第一端与晶体管M_8b的第二端相连，第二端接地，控制端用于接收第四子选择信号I1_SEL<1>；晶体管M_13a、晶体管M_13b、晶体管M_14a及晶体管M_14b的第二端均相连且接地。

请参考图4，在一些实施例中，共模反馈电路20包括晶体管M_6a、晶体管M_6b、晶体管M_7a、晶体管M_7b、晶体管M₁₀、晶体管M₁₁、电阻R_CMFB、电阻R_CMa、电阻R_CMb、电容C_CMa及电容C_CMb；晶体管M_7a被配置为：第一端与直流电源VDD相连，控制端与第二端相连。晶体管M_7b被配置为：第一端与晶体管M_7a的第一端相连且与直流电源VDD相连，控制端与第二端相连且用于输出共模反馈信号gf。晶体管M_6a被配置为：控制端用于接收参考电压VREF，第一端与晶体管M_7s的第二端相连，第二端与电阻R_CMFB的第一端相连。晶体管M_6b被配置为：第一端与晶体管M_7b的第二端相连，第二端与电阻R_CMFB的第二端相连。电阻R_CMa的第一端与电容C_CMa的第一端相连且作为电压输出端V_ON，电压输出端V_ON与频率补偿电路相连；电阻R_CMa的第二端与电容C_CMa的第二端相连且与晶体管M_6b的控制端相连；电阻R_CMb与电容C_CMb的第一端相连且作为电压输出端V_OP，电压输出端V_OP与频率补偿电路相连；电阻R_CMb与电容C_CMb的第二端相连且均与晶体管M_6b的控制端相连。晶体管M₁₀、晶体管M₁₁的控制端相连且均连接目标偏置信号pz，晶体管M₁₀的第一端与晶体管M_6a的第二端及电阻R_CMFB的第一端均相连；晶体管M₁₁的第一端与晶体管M_6b的第二端及电阻R_CMFB的第二端均相连；晶体管M₁₀的第二端与晶体管M₁₁的第二端均相连且接地。

请继续参考图4，芯片在制造过程中由于工艺偏差会使得运算放大器存在失配，运算放大器的电压增益非常大，输入端的微小偏差会导致运算放大器输出端的直流电压出现偏移，导致运算放大器不能正常工作，共模反馈电路20能够稳定运算放大器的输出直流电压。

请参考图5，在一些实施例中，第一级放大电路30包括差分输入电路31及第一级输出管32，差分输入电路31被配置为：第一输入端作为运算放大器100的正向电压输入端，第二输入端作为运算放大器100的反向电压输入端，用于根据接收的输入电压生成差分电流信号；第一级输出管32与差分输入电路31、偏置电路10、共模反馈电路20均相连，用于根据接收的差分电流信号、目标偏置信号pz及共模反馈信号gf，生成一级放大信号x1。

请继续参考图5，在一些实施例中，差分输入电路31包括第一晶体管M_1a、第二晶体管M_1b及第三晶体管M₁₂，第一晶体管M_1a被配置为：控制端作为运算放大器100的正向电压输入端且用于接收输入电压V_IP，第一端与第一级输出管32的第一输出端相连；第二晶体管M_1b被配置为：控制端作为运算放大器100的反向电压输入端且用于接收输入电压V_IN，第一端与第一级输出管32的第二输出端相连；第三晶体管M₁₂被配置为：控制端与共模反馈电路20、偏置电路10均相连且用于接收目标偏置信号pz，第一端与第一晶体管M_1a的第二端、第二晶体管M_1b的第二端均相连，第二端接地。

请继续参考图5，在一些实施例中，第一级输出管32包括晶体管M_2a、晶体管M_2b、晶体管M_3a及晶体管M_3b，晶体管M_3a被配置为：第一端与晶体管M_7b的第一端相连且与直流电源VDD相连，控制端与晶体管M_7b的控制端相连，第二端作为第一级放大电路30的第一输出端VON1；晶体管M_3b被配置为：第一端与晶体管M_7b的第一端相连且与直流电源VDD相连，控制端与晶体管M_3a的控制端相连，第二端作为第一级放大电路30的第二输出端V_OP1；晶体管M_2a被配置为：第一端与晶体管M_3a的第二端相连且作为第一级放大电路30的第一输出端V_ON1，控制端与第三晶体管M₁₂的控制端相连，第二端接地；晶体管M_2b被配置为：第一端与晶体管M_3b的第二端相连且作为第一级放大电路30的第二输出端V_OP1，控制端与晶体管M_2a的控制端相连，第二端接地；第三晶体管M₁₂的第二端、晶体管M_2a的第二端、晶体管M_2b的第二端均相连且接地；第三晶体管M₁₂的控制端、晶体管M_2a的控制端、晶体管M_2b的控制端均相连且用于接收目标偏置信号pz。

请参考图6，在一些实施例中，第二级放大电路40包括桥接电路41及第二级输出管42，桥接电路41与第一级输出管32相连，用于根据一级放大信号x1生成中间信号；第二级输出管42与桥接电路41相连，用于根据中间信号生成运算放大信号xd。本实施例在米勒补偿基础上，在第二级放大电路40中设置可以进行相位补偿调节的电阻和电容，与米勒补偿共同进行相位补偿，使得运算放大器稳定性更易调节。

请继续参考图6，在一些实施例中，桥接电路41包括耦合偏置电路411、第一开关412、第二开关413、第三开关414及第四开关415，耦合偏置电路411包括用于接收第二偏置信号Bias2的输入端、第一输出端、第二输出端、第三输出端V_ON2及第四输出端V_OP2第一开关412被配置为：控制端作为桥接电路41的第一输入端且与耦合偏置电路411的第一输出端连接，第一端与直流电源连接；第二开关413被配置为：控制端作为桥接电路41的第二输入端且与耦合偏置电路411的第二输出端连接，第一端与第一开关412的第一端及直流电源均连接；第三开关414被配置为：控制端与耦合偏置电路411的第三输出端V_ON2连接，第一端与第一开关412的第二端连接且与第二级放大电路40的第一输出端连接，第二端接地；第四开关415被配置为：控制端与耦合偏置电路411的第四输出端V_Op2连接，第一端与第二开关413的第二端连接且与第二级放大电路40的第二输出端连接，第二端与第三开关414的第二端连接且接地；第二级放大电路40的第一输出端及第二级放大电路40的第二输出端用于输出运算放大信号xd。

请继续参考图6，在一些实施例中，第一开关412包括晶体管M_5a1，第二开关413包括晶体管M_5b1，第三开关414包括晶体管M_4a1，第四开关415包括晶体管M_4b1，晶体管M_5a1被配置为：控制端作为桥接电路41的第一输入端且与耦合偏置电路411的第一输出端及晶体管M_3a的第二端分别连接，第一端与直流电源VDD连接；晶体管M_5b1被配置为：控制端作为桥接电路41的第二输入端且与耦合偏置电路411的第二输出端及晶体管M_3b的第二端分别连接，第一端与晶体管M_5a1的第一端及直流电源VDD均连接；晶体管M_4a1被配置为：控制端与耦合偏置电路411的第三输出端V_ON2连接，第一端与晶体管M_5a1的第二端连接且与第二级放大电路40的第一输出端V_OP连接，第二端接地；晶体管M_4b1被配置为：控制端与耦合偏置电路411的第四输出端V_OP2连接，第一端与晶体管M_5b1的第二端连接且与第二级放大电路40的第二输出端V_ON连接，第二端与晶体管M_4a1的第二端连接且接地；第二级放大电路40的第一输出端V_OP及第二级放大电路40的第二输出端V_ON用于输出运算放大信号xd。

请继续参考图6，在一些实施例中，耦合偏置电路411包括电容C_Ba、电容C_Bb、电阻Rb_a、电阻Rb_b，电容C_Bn的第一端与晶体管M_5a1的控制端相连且第二端与电阻Rb_a的第一端相连，电阻Rb_a的第二端用于接收第二偏置信号Bias2，电阻Rb_a的第一端作为电压输出端V_ON2还与晶体管M_4a1的控制端相连；电容C_Bb的第一端与晶体管M_5b1的控制端相连且第二端与电阻Rb_b的第一端相连，电阻Rb_b的第二端与电阻Rb_a的第二端相连且用于接收第二偏置信号Bias2，电阻Rb_b的第一端作为电压输出端V_OP2还与晶体管M_4b1的控制端相连。电容C_Ba、电容C_Bb用于信号耦合，电阻Rb_a、电阻Rb_b用于提供偏置电阻。

请继续参考图6，在一些实施例中，第二级输出管42包括晶体管M_4a2、晶体管M_4a3、晶体管M_4b2、晶体管M_4b3、晶体管M_5a2、晶体管M_5a3、晶体管M_5b2、晶体管M_5b3、开关S_Pa<0>、开关S_Pa<1>、开关S_Pb<0>、开关S_Pb<1>、开关S_Na<0>、开关S_Na<1>、开关S_Nb<0>及开关S_Nb<1>，晶体管M_5a2、晶体管M_5a3、晶体管M_5b2、晶体管M_5b3的第一端均相连且均与直流电源VDD相连，晶体管M_5a2的第二端与晶体管M_4a2的第一端相连，晶体管M_4a2的第二端接地；晶体管M_5a3的第二端与晶体管M_4a3的第一端相连，晶体管M_4a3的第二端接地；晶体管M_5b2的第二端与晶体管M_4b2的第一端相连，晶体管M_4b2的第二端接地；晶体管M_5b3的第二端与晶体管M_4b3的第一端相连，晶体管M_4b3的第二端接地；晶体管M_4a2、晶体管M_4a3、晶体管M_4b2、晶体管M_4b3的第二端均相连且接地；开关S_Pa<0>的第一端与第一级放大电路30的第一输出端V_ON1相连且第二端与晶体管M_5a2的控制端相连；开关S_Pa<1>的第一端与第一级放大电路30的第一输出端V_ON1相连且第二端与晶体管M_5a3的控制端相连；开关S_Pb<0>的第一端与第一级放大电路30的第二输出端V_OP1相连且第二端与晶体管M_5b2的控制端相连；开关S_Pb<1>的第一端与第一级放大电路30的第二输出端V_OP1相连且第二端与晶体管M_5b3的控制端相连。开关S_Na<0>的第一端与电压输出端VON2相连且第二端与晶体管M_4a2的控制端相连，开关S_Na<1>的第一端与电压输出端V_ON2相连且第二端与晶体管M_4a3的控制端相连，开关S_Nb<0>的第一端与电压输出端V_OP2相连且第二端与晶体管M_4b2的控制端相连，开关S_Nb<1>的第一端与电压输出端V_OP2相连且第二端与晶体管M_4b3的控制端相连。晶体管M_5a2的第二端、晶体管M_5a3的第二端均与晶体管M_5a1的第二端相连，且作为第二级放大电路40的第一输出端V_OP；晶体管M_4b2的第一端、晶体管M_4b3的第一端均与晶体管M_5b1的第二端相连，且作为第二级放大电路40的第二输出端V_ON。

请参考图7，在一些实施例中，频率补偿电路50包括第一频率补偿电路51及第二频率补偿电路52，第一频率补偿电路5l包括电阻R_Za0、电阻R_za1、电阻R_Za2、电容C_Ca0、电容C_Ca1、电容C_Ca2、电阻R_Zb0、电阻R_Zb1、电阻R_Zb2、电容C_Cb0、电容C_Cb1、电容C_Cb2、开关S_Za1、开关S_Za2、开关S_Zb1、开关S_Zb2；开关S_Za1的第一端、开关S_Za2的第一端、电阻R_Za0的第一端均相连，且与第一级放大电路30的第一输出端V_ON1相连；电阻R_Za0的第二端与电容C_Ca0的第一端相连；电阻R_Za1的第一端与开关S_Za1的第二端相连且第二端与电容C_Ca1的第一端相连；电阻R_Za2的第一端与开关S_Za2的第二端相连且第二端与电容C_Ca2的第一端相连；电容C_Ca0的第二端、电容C_Ca1的第二端、电容C_Ca2的第二端均相连，且与第二级放大电路40的第一输出端V_OP相连。开关S_Zb1的第一端、开关S_Zb2的第一端、电阻R_Zb0的第一端均相连，且与第一级放大电路30的第二输出端V_OP1相连；电阻R_Zb0的第二端与电容C_Cb0的第一端相连；电阻R_Zb1的第一端与开关S_Zb1的第二端相连且第二端与电容C_Cb1的第一端相连；电阻R_Zb2的第一端与开关S_Zb2的第二端相连且第二端与电容C_Cb2的第一端相连；电容C_Cb0的第二端、电容C_Cb1的第二端、电容C_Cb2的第二端均相连，且与第二级放大电路40的第二输出端VON相连。

请继续参考图7，在一些实施例中，第二频率补偿电路52包括开关S_Fa1、开关S_Fa2、电阻R_Fa0、电阻R_Fa1、电阻R_Fa2、电容C_Fa0、电容C_Fa1、电容C_Fa2，电容C_Fb0、电容C_Fb1、电容C_Fb2、电阻R_Fb0、电阻R_Fb1、电阻R_Fb2、开关S_Fb1、开关S_Fb2，开关S_Fa1的第一端、开关S_Fa2的第一端、电阻R_Fa0的第一端均相连，且与第一级放大电路30的第二输出端V_OP1相连；电阻R_Fa0的第二端与电容C_Fa0的第一端相连；电阻R_Fa1的第一端与开关S_Fa1的第二端相连且第二端与电容C_Fa1的第一端相连；电阻R_Fa2的第一端与开关S_Fa2的第二端相连且第二端与电容C_Fa2的第一端相连；电容C_Fa0的第二端、电容C_Fa1的第二端、电容C_Fa2的第二端均相连，且与第二级放大电路40的第一输出端V_OP相连。开关S_Fb1的第一端、开关S_Fb2的第一端、电阻R_Fb0的第一端均相连，且与第一级放大电路30的第一输出端V_ON1相连；电阻R_Fb0的第二端与电容C_Fb0的第一端相连；电阻R_Fb1的第一端与开关S_Ft1的第二端相连且第二端与电容C_Fb1的第一端相连；电阻R_Fb2的第一端与开关S_Fb2的第二端相连且第二端与电容C_Fb2的第一端相连；电容C_Fb0的第二端、电容C_Fb1的第二端、电容C_Fb2的第二端均相连，且与第二级放大电路40的第二输出端V_ON相连。

请参考图8，在一些实施例中，提供了一种模拟基带电路200，包括跨阻放大器201及三阶低通滤波器，跨阻放大器201包括初级运算放大器OP1，初级运算放大器OP1被配置为：正向输入端经由第一电阻器R_I1a与正向电流输入端I_INP连接，且分别经由第一电阻调节器R_1a、第一电容调节器C_1a与初级运算放大器OP1的反向输出端V_ON1连接，反向输入端经由第二电阻器R_I1b与反向电流输入端IINN连接，且分别经由第二电阻调节器R_1b、第二电容调节器C_1b与初级运算放大器OP1的正向输出端V_OP1连接；三阶低通滤波器202被配置为：正向输入端V_INN1经由第五开关S_1a与反向电压输入V_INN端连接，且正向输入端V_INN1经由第六开关S_2a与初级运算放大器OP1的反向输出端V_ON1连接；反向输入端V_INp1经由第七开关S_1b与正向电压输入端V_INP连接，且反向输入端V_INp1经由第八开关S_2b与初级运算放大器OP1的正向输出端V_OP1连接；三阶低通滤波器202的正向输出端V_OP及反向输出端V_ON用于输出位于目标带宽内的基带信号；其中，初级运算放大器OP1及三阶低通滤波器202中的运算放大器均采用前述任一实施例中的运算放大器100。

请继续参考图8，在一些实施例中，三阶低通滤波器202包括第一运算放大器OP2、第二运算放大器OP3及第三运算放大器OP4，第一运算放大器OP2被配置为：正向输入端经由第三电阻调节器R_I2a引出并作为三阶低通滤波器202的正向输入端，第一运算放大器OP2的正向输入端还分别经由第四电阻调节器R_Qa、第三电容调节器C_2a与第一运算放大器OP2的反向输出端连接；第一运算放大器OP2的反向输入端经由第五电阻调节器R_I2b引出并作为三阶低通滤波器202的反向输入端，第一运算放大器OP2的反向输入端还分别经由第六申阻调节器R_Qb、第四电容调节器C_2b与第一运算放大器OP2的反向输出端连接；第二运算放大器OP3被配置为：正向输入端经由第七电阻调节器R_4b与第一运算放大器OP2的正向输出端连接，反向输入端经由第八电阻调节器R_4a与第一运算放大器OP2的反向输出端连接，第二运算放大器OP3的正向输入端还经由第五电容调节器C_3a与第二运算放大器OP3的反向输出端连接，第二运算放大器OP3的反向输入端还经由第六电容调节器C_3b与第二运算放大器OP3的正向输出端连接；其中，第一运算放大器OP2的正向输入端经由第九电阻调节器R_3a与第二运算放大器OP3的反向输出端V_OP2连接，第一运算放大器OP2的反向输入端经由第十电阻调节器R_3b与第二运算放大器OP3的正向输出端V_ON2连接；第三运算放大器OP4被配置为：正向输入端经由第十一电阻调节器R_I3a与第二运算放大器OP3的反向输出端V_OP2连接，反向输入端经由第十二电阻调节器R_I3b与第二运算放大器OP3的正向输出端VON2连接，第三运算放大器OP4的正向输入端还分别经由第十三电阻调节器R_5a、第七电容调节器C_4a与第三运算放大器OP4的反向输出端V_ON连接，第三运算放大器OP4的反向输入端还分别经由第十四电阻调节器R_5b、第八电容调节器C_4b与第三运算放大器OP4的正向输出端VOP连接；第三运算放大器OP4的正向输出端V_OP与反向输出端V_ON共同作为三阶低通滤波器202的输出端；其中，第一运算放大器OP2、第二运算放大器OP3及第三运算放大器OP4均采用前述任一实施例中的运算放大器100。通过改变第四电阻调节器R_Qa和第六电阻调节器R_Qb可改变滤波器的Q值。

请参考图9，在一些实施例中，第一电阻调节器R_1a包括第一电阻块R11、第二电阻块R12及第三电阻块R13，第一电阻块R11被配置为：第一端与正向电流输入端连接，第二端经由第一子开关S11与跨阻放大器201的正向输入端连接；第二电阻块R12被配置为：第一端与正向电流输入端连接，第二端经由第二子开关S12与跨阻放大器201的正向输入端连接；第三电阻块R13被配置为：第一端与正向电流输入端连接，第二端经由第三子开关S13与跨阻放大器201的正向输入端连接；第二电阻块R12与第一电阻块R11的比值、第三电阻块R13与第二电阻块R12的比值均等于m，m＞0，例如可以设置m＝2，第一电阻块R11的电阻值为0.8K欧姆。

请继续参考图9，在一些实施例中，可以设置第二电阻调节器R_1b的结构与第一电阻调节器R_1a的结构相同。

请参考图10，在一些实施例中，第三电阻调节器R_I2a包括并联的多个通断电阻单元102，例如可以设置第三电阻调节器R_I2a包括并联的5个通断电阻单元102，每个通断电阻单元102包括串联的电阻R21及开关S21。

请参考图11，在一些实施例中，可以设置第七电阻调节器R_4b、第八电阻调节器R_4a、第九电阻调节器R_3a、第十电阻调节器R_3b、第十三电阻调节器R_5a、第十四电阻调节器R_5b的结构相同，例如，可以设置第九电阻调节器R_3a包括并联的多个通断支路103。

请继续参考图11，在一些实施例中，可以设置第九电阻调节器R_3a包括并联的3个通断电阻单元103，每个通断电阻单元103包括串联的电阻R31及开关S31。

请参考图12，在一些实施例中，可以设置第四电阻调节器R_Qa与第六电阻调节器R_Qb的结构相同，例如，可以设置第四电阻调节器R_Qa包括并联的至少两条可调电阻支路104，其中，每条可调电阻支路104包括串联的可调电阻器RV11及对应的通断器SV11。

请继续参考图12，在一些实施例中，可以设置第四电阻调节器R_Qa包括并联的3条可调电阻支路104，每条可调电阻支路104包括串联的可调电阻器RV11及对应的通断器SV11。

请参考图13，在一些实施例中，可调电阻器RV11可以包括与电阻R0串联的多个通断单元111，例如，可以设置可调电阻器RV11包括与电阻R0串联的5个通断单元111，每个通断单元111包括并联的电阻R10及开关S10。

请参考图14，在一些实施例中，可以设置第十一电阻调节器R_I3a与第十二电阻调节器R_I3b的结构相同，例如，可以设置第十一电阻调节器R_I3a包括并联的多个通断单元104。

请继续参考图14，在一些实施例中，可以设置第十一电阻调节器R_I3a包括并联的3个通断单元104，每个通断单元104包括串联的可调电阻器RV21及开关SV21。

请参考图15，在一些实施例中，可调电阻器RV21包括并联的多条通断支路105，例如，可以设置通断支路105包括串联的电阻R20及开关S20。

请参考图16，在一些实施例中，可以设置第一电容调节器C_1a与第二电容调节器C_1b的结构相同，例如，可以设置第一电容调节器C_1a包括并联的多条电容支路301。

请继续参考图16，在一些实施例中，可以设置第一电容调节器C_1a包括并联的7条电容支路301，可以设置每条电容支路301包括串联的电容C31及开关S31，其中，每条电容支路301的电容值不同，例如，可以设置一电容支路301的电容值为C₀，其余电容支路301的电容值为NC₀，N为偶数，C₀为10fF。

请参考图17，在一些实施例中，可以设置第三电容调节器C_2a、第四电容调节器C_2b、第五电容调节器C_3a及第六电容调节器C_3b的结构相同。例如，可以设置第三电容调节器C_2a包括并联的多条电容支路401。

请继续参考图17，在一些实施例中，可以设置第三电容调节器C_2a包括并联的9条电容支路401，每条电容支路401包括串联的电容C41及开关S41，其中，每条电容支路401的电容值不同，例如，可以一电容支路401的电容值为C₀，其余电容支路401的电容值为NC₀，N为偶数，C₀为10fF。

关于上述实施例中的模拟基带电路的具体限定可以参见上文中对于运算放大器的限定，在此不再赘述。

请继续参考图8-图17，通过在第二级放大电路40中设置可以进行相位补偿调节的电阻和电容，与米勒补偿共同进行相位补偿，使得运算放大器的稳定性更易调节。补偿的电阻和电容可以设置成简单的阵列，方便更好地进行稳定性调节。

请继续参考图8，当第六开关S_2a和第八开关S_2b打开，第五开关S_1a和第七开关S_1b闭合时，为电压输入模式；当第六开关S_2a和第八开关S_2b闭合，第五开关S_1a和第七开关S_1b打开时，为电流输入模式。通过改变第一电阻调节器R_1a和第二电阻调节器R_1b可改变跨阻放大器201的跨阻增益，通过改变第一电容调节器C_1a和第二电容调节器C_1b可改变跨阻放大器201的带宽。

请继续参考图8，采用先进的12nm工艺实现，电源电压为1V，图18为模拟基带电路中低通滤波器模块的直流小信号分析(ac)仿真结果，在输入为电压模式时，仅有低通滤波器工作，跨阻放大器201关闭；低通滤波器的带宽在0.2MHz～100MHz可调(图中仅显示部分带宽)，增益在0dB～36dB，其中，以1dB步进。

请继续参考图8，采用先进的12nm工艺实现，电源电压为1V，图19为跨阻放大器201的ac仿真结果，跨阻增益为0.8千欧/1.6千欧/3.2千欧，在前级提供跨导为20mS时，电压增益为24dB/30dB/36dB，带宽大于低通滤波器带宽。

请继续参考图8，采用先进的12nm工艺实现，电源电压为1V，图20为模拟基带电路的ac仿真结果，在输入为电流模式时，跨阻放大器201和低通滤波器同时工作，同时提供跨阻增益、电压增益和频带选择。

采用先进的12nm工艺实现，电源电压为1V，如图21和图22分别为低通滤波器在带宽为100MHz时的三阶交调失真度IMD3和噪声系数仿真结果，低通滤波器功耗仅为4.2mW。

采用先进的12nm工艺实现，电源电压为1V，图23为模拟基带电路在带宽为100MHz的快速傅里叶变换分析结果，整个模拟基带电路功耗仅为6mW。

上述实施例中的模拟基带电路，可实现电压或者电流输入、带宽在宽频内可调，增益可调、Q值可调、功耗可调等功能，能够适用于多标准、低功耗的场景；得益于本申请实施例提出的运算放大器，模拟基带电路在较低的电源电压和较低的功耗下，拥有良好的噪声、线性度性能。

在一些实施例中，提供了一种电子设备，包括任一本申请实施例中所述的模拟基带电路，在较低的电源电压和较低的功耗下，拥有良好的噪声、线性度性能，能够适用于多标准、低功耗的场景。

请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种运算放大器，其特征在于，包括：

偏置电路，用于根据输入偏置信号生成目标偏置信号；

共模反馈电路，与所述偏置电路相连，用于根据接收的参考电压及所述目标偏置信号生成共模反馈信号；

第一级放大电路，采用非共源共栅的折叠式结构，与所述偏置电路、所述共模反馈电路均相连，用于根据接收的输入电压、所述目标偏置信号、所述共模反馈信号，生成一级放大信号；

第二级放大电路，采用Class AB结构，与所述第一级放大电路连接，用于根据接收的所述一级放大信号生成运算放大信号。

2.根据权利要求1所述的运算放大器，其特征在于，还包括：

频率补偿电路，与所述共模反馈电路及所述第一级放大电路均相连，用于提供频率补偿信号，调节所述共模反馈电路及所述第一级放大电路的稳定性。

3.根据权利要求1所述的运算放大器，其特征在于，所述输入偏置信号包括第一偏置信号及第二偏置信号；所述偏置电路包括：

第一子偏置电路，用于根据接收的补偿偏置信号、第一选择信号及所述第一偏置信号生成所述目标偏置信号；

第二子偏置电路，与所述第一子偏置电路相连，用于根据接收的第二选择信号及所述第一偏置信号生成所述补偿偏置信号。

4.根据权利要求1-3任一项所述的运算放大器，其特征在于，所述第一级放大电路包括：

差分输入电路，被配置为：第一输入端作为所述运算放大器的正向电压输入端，第二输入端作为所述运算放大器的反向电压输入端，用于根据接收的输入电压生成差分电流信号；

第一级输出管，与所述差分输入电路、所述偏置电路、所述共模反馈电路均相连，用于根据接收的所述差分电流信号、所述目标偏置信号及所述共模反馈信号，生成所述一级放大信号。

5.根据权利要求4所述的运算放大器，其特征在于，所述第二级放大电路包括：

桥接电路，与所述第一级输出管相连，用于根据所述一级放大信号生成中间信号；以及

第二级输出管，与所述桥接电路相连，用于根据所述中间信号生成所述运算放大信号。

6.一种模拟基带电路，其特征在于，包括：

初级运算放大器，被配置为：正向输入端经由第一电阻器与正向电流输入端连接，且分别经由第一电阻调节器、第一电容调节器与所述初级运算放大器的反向输出端连接，反向输入端经由第二电阻器与反向电流输入端连接，且分别经由第二电阻调节器、第二电容调节器与所述初级运算放大器的正向输出端连接；

三阶低通滤波器，被配置为：正向输入端经由第五开关与反向电压输入端连接，且所述正向输入端经由第六开关与所述初级运算放大器的反向输出端连接；反向输入端经由第七开关与正向电压输入端连接，且所述反向输入端经由第八开关与所述初级运算放大器的正向输出端连接；所述三阶低通滤波器的输出端用于输出位于目标带宽内的基带信号；

其中，所述初级运算放大器及所述三阶低通滤波器中的运算放大器均采用权利要求1-5任一项所述的运算放大器。

7.根据权利要求6所述的模拟基带电路，其特征在于，所述三阶低通滤波器包括：

第一运算放大器，被配置为：正向输入端经由第三电阻调节器引出并作为所述三阶低通滤波器的正向输入端，所述第一运算放大器的正向输入端还分别经由第四电阻调节器、第三电容调节器与所述第一运算放大器的反向输出端连接；所述第一运算放大器的反向输入端经由第五电阻调节器引出并作为所述三阶低通滤波器的反向输入端，所述第一运算放大器的反向输入端还分别经由第六电阻调节器、第四电容调节器与所述第一运算放大器的反向输出端连接；

第二运算放大器，被配置为：正向输入端经由第七电阻调节器与所述第一运算放大器的正向输出端连接，反向输入端经由第八电阻调节器与所述第一运算放大器的反向输出端连接，所述第二运算放大器的正向输入端还经由第五电容调节器与所述第二运算放大器的反向输出端连接，所述第二运算放大器的反向输入端还经由第六电容调节器与所述第二运算放大器的正向输出端连接；其中，所述第一运算放大器的正向输入端经由第九电阻调节器与所述第二运算放大器的反向输出端连接，所述第一运算放大器的反向输入端经由第十电阻调节器与所述第二运算放大器的正向输出端连接；

第三运算放大器，被配置为：正向输入端经由第十一电阻调节器与所述第二运算放大器的反向输出端连接，反向输入端经由第十二电阻调节器与所述第二运算放大器的正向输出端连接，所述第三运算放大器的正向输入端还分别经由第十三电阻调节器、第七电容调节器与所述第三运算放大器的反向输出端连接，所述第三运算放大器的反向输入端还分别经由第十四电阻调节器、第八电容调节器与所述第三运算放大器的正向输出端连接；所述第三运算放大器的输出端作为所述三阶低通滤波器的输出端。

8.根据权利要求6或7所述的模拟基带电路，其特征在于，所述第一电阻调节器包括：

第一电阻块，被配置为：第一端与所述正向电流输入端连接，第二端经由第一子开关与所述初级运算放大器的正向输入端连接；

第二电阻块，被配置为：第一端与所述正向电流输入端连接，第二端经由第二子开关与所述初级运算放大器的正向输入端连接；

第三电阻块，被配置为：第一端与所述正向电流输入端连接，第二端经由第三子开关与所述初级运算放大器的正向输入端连接；所述第二电阻块与所述第一电阻块的比值、所述第三电阻块与所述第二电阻块的比值均等于m，m>0。

9.根据权利要求6或7所述的模拟基带电路，其特征在于，所述第四电阻调节器包括并联的至少两条可调电阻支路；

所述并联的至少两条可调电阻支路中每条可调电阻支路包括串联的可调电阻器及对应的通断器。

10.一种电子设备，其特征在于，包括：

权利要求6-9任一项所述的模拟基带电路。