CN117879746A - 一种高精度多域时间同步实现系统和方法 - Google Patents

一种高精度多域时间同步实现系统和方法 Download PDF

Info

Publication number
CN117879746A
CN117879746A CN202311822858.1A CN202311822858A CN117879746A CN 117879746 A CN117879746 A CN 117879746A CN 202311822858 A CN202311822858 A CN 202311822858A CN 117879746 A CN117879746 A CN 117879746A
Authority
CN
China
Prior art keywords
message
time
type
module
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311822858.1A
Other languages
English (en)
Inventor
许勇兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yutaiwei Shanghai Electronics Co ltd
Original Assignee
Yutaiwei Shanghai Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yutaiwei Shanghai Electronics Co ltd filed Critical Yutaiwei Shanghai Electronics Co ltd
Priority to CN202311822858.1A priority Critical patent/CN117879746A/zh
Publication of CN117879746A publication Critical patent/CN117879746A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种高精度多域时间同步实现系统和方法，第一接口模块检测进入的报文的起始状态位；报文解析模块解析报文携带的域名；实时时钟模块对每个实时时钟进行拍照操作以及查找出域名与报文携带的域名相同的实时时钟；报文编辑模块根据拍照时间产生时间戳，且针对接收类型的报文将时间戳写入报文中；或者针对发送类型的报文将时间戳写入先进先出存储模块，以供目标芯片的处理器获取时间戳。通过增加报文解析和报文编辑能力，在不影响原有交换芯片机构的基础上高效灵活的实现多时钟域Multi‑Domain PTP功能。

Description

一种高精度多域时间同步实现系统和方法
技术领域
本发明涉及数据通信技术领域，尤其涉及一种高精度多域时间同步实现系统和方法。
背景技术
目前TSN协议广泛应用于车载交换芯片，PTP是从传统交换芯片到车载交换芯片升级的重要部分。目前比较主流的PTP解决方案主要在MAC的报文接口打时戳，也有直接在MAC和PHY之间的XMII接口上对报文进行打时戳，但没有支持多个时间域的处理。在MAC实现PTP功能会损失一些精度，PHY接口上实现PTP没有实现支持Multi-Domain。因此现有技术无法在保持原有传统以太交换芯片的架构基础上，快速高效的实现PTP功能。
发明内容
基于上述记载，本发明提供一种高精度多域时间同步实现系统和方法，旨在解决现有技术中无法实现Multi-Domain PTP功能的技术问题。
一种高精度多域时间同步实现系统，位于目标芯片的接口处包括：
第一接口模块，用于检测进入的报文的起始状态位；
报文解析模块，连接第一接口模块，用于解析报文携带的域名；
实时时钟模块，分别连接报文解析模块和第一接口模块，用于：
当第一接口模块检测到报文的起始状态位时，对每个实时时钟进行拍照操作，每个实时时钟的拍照时间；以及
查找出域名与报文携带的域名相同的实时时钟，并将查找出的实时时钟的拍照时间发送给报文编辑模块；
报文编辑模块，分别连接实时时钟模块和报文解析模块，用于：根据拍照时间产生时间戳，且针对接收类型的报文将时间戳写入报文中；或者针对发送类型的报文将时间戳写入先进先出存储模块，以供目标芯片的处理器获取时间戳；
第二接口模块，连接报文编辑模块，用于：将接收类型的报文传给目标芯片的处理器；或者将发送类型的报文从目标芯片发送出去。
进一步的，对于接收类型的报文，时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。
进一步的，对于发送类型的报文，时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。
进一步的，报文编辑模块还用于：针对发收类型的报文将时间戳写入报文中。
进一步的，进入第一接口模块的报文为MII接口类型或者GMII接口类型时，第一接口模块将MII接口类型或者GMII接口类型时序转换成XGMII接口类型，之后发送给报文解析模块。
进一步的，进入第一接口模块的报文的原始接口类型为MII接口类型或者GMII接口类型时，第二接口模块将为XGMII接口类型时序转换成报文的原始接口类型。
一种高精度多域时间同步实现方法，使用前述的一种高精度多域时间同步实现系统，包括：
步骤A1，检测进入的报文的起始状态位时，对每个实时时钟进行拍照操作，每个实时时钟的拍照时间；
步骤A2，解析报文携带的域名；
步骤A3，查找出域名与报文携带的域名相同的实时时钟，并根据查找出的实时时钟的拍照时间产生时间戳；
步骤A4，针对接收类型的报文将时间戳写入报文中；或者针对发送类型的报文将时间戳写入先进先出存储模块，以供目标芯片的处理器获取时间戳；
步骤A5，将接收类型的报文传给目标芯片的处理器；或者将发送类型的报文从目标芯片发送出去。
进一步的，在步骤A3中，对于接收类型的报文，时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。
进一步的，在步骤A3中，对于发送类型的报文，时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。
进一步的，在步骤A4中，针对发收类型的报文，还将时间戳写入报文中。
本发明的有益技术效果在于：通过增加报文解析和报文编辑能力，在不影响原有交换芯片机构的基础上高效灵活的实现多时钟域Multi-Domain PTP功能。
附图说明
图1为本发明一种高精度多域时间同步实现系统的模块示意图；
图2为本发明一种高精度多域时间同步实现系统在PHY和MAC之间的位置示意图；
图3为本发明一种高精度多域时间同步实现系统延迟时间示意图；
图4为本发明一种高精度多域时间同步实现系统位于MAC接口处的收发示意图；
图5为本发明一种高精度多域时间同步实现方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参见图1、图2和图3，本发明提供一种高精度多域时间同步实现系统，位于目标芯片的接口处，包括：
第一接口模块(1)，用于检测进入的报文的起始状态位；
报文解析模块(2)，连接第一接口模块(1)，用于解析报文携带的域名；
实时时钟模块(3)，分别连接报文解析模块(2)和第一接口模块(1)，用于：
当第一接口模块(1)检测到报文的起始状态位时，对每个实时时钟进行拍照操作，每个实时时钟的拍照时间；以及
查找出域名与报文携带的域名相同的实时时钟，并将查找出的实时时钟的拍照时间发送给报文编辑模块；
报文编辑模块(4)，分别连接实时时钟模块(3)和报文解析模块(2)，用于：根据拍照时间产生时间戳，且针对接收类型的报文将时间戳写入报文中，或者针对发送类型的报文将时间戳写入先进先出存储模块，以供目标芯片的处理器获取时间戳；
第二接口模块(5)，连接报文编辑模块(4)，用于：将接收类型的报文传给目标芯片的处理器；或者将发送类型的报文从目标芯片发送出去。
PTP实现方案在PHY和MAC的XMII接口上，通过增加报文解析和报文编辑能力，在不影响原有交换芯片机构的基础上更加方便的增加时间戳功能，可以在保证时间精度的基础上，也兼顾了独立性和灵活性，高效灵活的实现多时钟域Multi-Domain PTP功能。
目标芯片可以是物理层芯片即PHY芯片或者数据链路层芯片即MAC芯片。当第一接口模块从PHY或者MAC接收到数据后，首先解析以太帧的起始状态位SFD或者SMD-S。检查SMD-S可以让系统支持802.3Br协议里的Preemptable Mac frame。实时时钟模块RTC Group中包好所有RTC(实时时钟)的时间，实时时钟模块在检测到第一接口模块检测到以太帧的起始状态位后，发起拍照操作，锁存RTC Group里所有RTC的时间。报文解析模块解析XGMII接口上的以太网报文，如果发现是PTP报文，将PTP报文携带的Domain Number即时钟域名发送给实时时钟模块，实时时钟模块根据查找时钟域名与解析到的时钟域名相同的实时时钟。报文编辑模块基于该实时时钟的拍照时间产生时间戳，给接收类型的报文打上时间戳，对发送类型的报文写入FIFO存储器以便处理器获取。
进一步的，对于接收类型的报文，时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。即Arrive Timestamp＝Snapshot Time-Async Compensation。
进一步的，对于发送类型的报文，时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。即DepartTimestamp＝Snapshot Time-Async Compensation+Delay Compensation。
由于Timestamp产生的时间存在偏差，所以时需要进行补偿操作。The AsyncCompensation is for async process，it’s about 2RTC clock。即拍照时间和实际接收的时间存在一个时间差，因此非同步补偿时间为估算出来的一个时间差。例如，The DelayCompensation is the delay cycle*the PHY clock period based on PHY Speed。即延迟补偿时间时延时周期数以及PHY时钟周期的乘积。例如如图4所示，对于MAC TX即数据链路层要发送出去的报文，第一接口模块接收到报文解析模块、报文编辑模块再到第二接口模块出去之间存在一定的延迟，实际发送出去的时间戳需要在拍照时间-非同步补偿时间的基础上加上这个延迟补偿时间才是实际发送的时间戳。
进一步的，报文编辑模块(4)还用于：针对发收类型的报文将时间戳写入报文中。
报文编辑模块主要负责时间戳timestamp的写入。Ingress方向(报文接收方向)Timestamp可以写入到PTP报文的1B Reserved域段(correction后面)。Egress方向(报文发送方向)可以采样FIFO存储的方式提供给处理器。Correction按理协议要求处理，也可以在发送类型的报文中贴上时间戳。
进一步的，进入第一接口模块(1)的报文为MII接口类型或者GMII接口类型时，第一接口模块(1)将MII接口类型或者GMII接口类型时序转换成XGMII接口类型，之后发送给报文解析模块(2)。
为了方便后级模块的报文解析，首先将4bit的MII接口和8bit的GMII接口归一化到32bit的XGMII接口，然后再送到PTP报文解析模块。
进一步的，进入第一接口模块(1)的报文的原始接口类型为MII接口类型或者GMII接口类型时，第二接口模块(5)将为XGMII接口类型时序转换成报文的原始接口类型。
报文经报文编辑模块重新编辑之后，需要根据端口模式，将XGMII接口重新转换为对应的MII/GMII/XGMII接口模式，然后再发送给对应进行处理，例如发送给数据链路层处理。
本方案可以支持10M、100M的MII接口，1G和2.5G的GMII接口，5G和10G的XGMII接口。
此外，考虑PTP协议栈的处理能力，32Bit的Timestamp格式可以做成可配置，如下表所示：
Mode Reserved[31:0]Define Description
0 {RTC Second[1:0],nanosecond[29:0]} The min unit is 1ns,The max is 4s
1 {RTC Second[2:0],nanosecond[29:1]} The min unit is 2ns,The max is 8s
2 {RTC Second[3:0],nanosecond[29:2]} The min unit is 4ns,The max is 16s
3 {RTC Second[4:0],nanosecond[29:3]} The min unit is 8ns,The max is 32s
通常情况下，本系统靠近于数据链路层接口。Timestamp在MAC组报文之前写入PTP报文，更加接近物理层，具有较小的误差。通过PTP报文的解析，支持Multi-Domain的PTP设计，一个物理端口可以支持多个PTP Domain。PTP模块插入在PHY和MAC接口之间，配合系统维护的多个RTC，保持了原有的接口和架构的同时，可以实现高精度的Multi-Domain的PTP。
参见图5，本发明提供一种高精度多域时间同步实现方法，使用前述的一种高精度多域时间同步实现系统，包括：
步骤A1，检测进入的报文的起始状态位时，对每个实时时钟进行拍照操作，每个实时时钟的拍照时间；
步骤A2，解析报文携带的域名；
步骤A3，查找出域名与报文携带的域名相同的实时时钟，并根据查找出的实时时钟的拍照时间产生时间戳；
步骤A4，针对接收类型的报文将时间戳写入报文中；或者针对发送类型的报文将时间戳写入先进先出存储模块，以供目标芯片的处理器获取时间戳；
步骤A5，将接收类型的报文传给目标芯片的处理器；或者将发送类型的报文从目标芯片发送出去。
PTP实现方案在PHY和MAC的XMII接口上，通过增加报文解析和报文编辑能力，在不影响原有交换芯片机构的基础上更加方便的增加时间戳功能，可以在保证时间精度的基础上，也兼顾了独立性和灵活性，高效灵活的实现多时钟域Multi-Domain PTP功能。
进一步的，在步骤A3中，对于接收类型的报文，时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。即Arrive Timestamp＝Snapshot Time-Async Compensation。
进一步的，在步骤A3中，对于发送类型的报文，时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。即DepartTimestamp＝Snapshot Time-Async Compensation+Delay Compensation。
由于Timestamp产生的时间存在偏差，所以时需要进行补偿操作。The AsyncCompensation is for async process，it’s about 2RTC clock。即拍照时间和实际接收的时间存在一个时间差，因此非同步补偿时间为估算出来的一个时间差。例如，The DelayCompensation is the delay cycle*the PHY clock period based on PHY Speed。即延迟补偿时间时延时周期数以及PHY时钟周期的乘积。例如，对于MAC TX即数据链路层要发送出去的报文，接收到报文解析模块、报文编辑再到出去之间存在一定的延迟，实际发送出去的时间戳需要在拍照时间-非同步补偿时间的基础上加上这个延迟补偿时间才是实际发送的时间戳。
进一步的，在步骤A4中，针对发收类型的报文，还将时间戳写入报文中。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种高精度多域时间同步实现系统，其特征在于，位于目标芯片的接口处包括：
第一接口模块，用于检测进入的报文的起始状态位；
报文解析模块，连接所述第一接口模块，用于解析所述报文携带的域名；
实时时钟模块，分别连接所述报文解析模块和所述第一接口模块，用于：
当所述第一接口模块检测到所述报文的起始状态位时，对每个所述实时时钟进行拍照操作，每个实时时钟的拍照时间；以及
查找出域名与所述报文携带的域名相同的实时时钟，并将查找出的所述实时时钟的拍照时间发送给报文编辑模块；
报文编辑模块，分别连接所述实时时钟模块和报文解析模块，用于：根据所述拍照时间产生时间戳，且针对接收类型的报文将所述时间戳写入所述报文中，或者针对发送类型的报文将所述时间戳写入先进先出存储模块，以供所述目标芯片的处理器获取所述时间戳；
第二接口模块，连接所述报文编辑模块，用于：将接收类型的所述报文传给目标芯片的处理器；或者将发送类型的所述报文从所述目标芯片发送出去。
2.如权利要求1所述的一种高精度多域时间同步实现系统，其特征在于，对于接收类型的报文，所述时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。
3.如权利要求1所述的一种高精度多域时间同步实现系统，其特征在于，对于发送类型的报文，所述时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。
4.如权利要求1所述的一种高精度多域时间同步实现系统，其特征在于，所述报文编辑模块还用于：针对发收类型的报文将所述时间戳写入所述报文中。
5.如权利要求1所述的一种高精度多域时间同步实现系统，其特征在于，进入所述第一接口模块的报文为MII接口类型或者GMII接口类型时，所述第一接口模块将所述MII接口类型或者GMII接口类型时序转换成XGMII接口类型，之后发送给所述报文解析模块。
6.如权利要求1所述的一种高精度多域时间同步实现系统，其特征在于，进入所述第一接口模块的报文的原始接口类型为MII接口类型或者GMII接口类型时，所述第二接口模块将为XGMII接口类型时序转换成报文的原始接口类型。
7.一种高精度多域时间同步实现方法，其特征在于，使用如权利要求1-6任意一项所述的一种高精度多域时间同步实现系统，包括：
步骤A1，检测进入的报文的起始状态位时，对每个所述实时时钟进行拍照操作，每个实时时钟的拍照时间；
步骤A2，解析所述报文携带的域名；
步骤A3，查找出域名与所述报文携带的域名相同的实时时钟，并根据查找出的所述实时时钟的拍照时间产生时间戳；
步骤A4，针对接收类型的报文将所述时间戳写入所述报文中；或者针对发送类型的报文将所述时间戳写入先进先出存储模块，以供所述目标芯片的处理器获取所述时间戳；
步骤A5，将接收类型的所述报文传给所述目标芯片的处理器；或者将发送类型的所述报文从所述目标芯片发送出去。
8.如权利要求7所述的一种高精度多域时间同步实现系统，其特征在于，在所述步骤A3中，对于接收类型的报文，所述时间戳的计算公式如下：
接收报文的时间戳＝拍照时间-非同步补偿时间。
9.如权利要求7所述的一种高精度多域时间同步实现系统，其特征在于，在所述步骤A3中，对于发送类型的报文，所述时间戳的计算公式如下：
发送报文的时间戳＝拍照时间-非同步补偿时间+延迟补偿时间。
10.如权利要求7所述的一种高精度多域时间同步实现系统，其特征在于，在所述步骤A4中，针对发收类型的报文，还将所述时间戳写入所述报文中。
CN202311822858.1A 2023-12-27 2023-12-27 一种高精度多域时间同步实现系统和方法 Pending CN117879746A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311822858.1A CN117879746A (zh) 2023-12-27 2023-12-27 一种高精度多域时间同步实现系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311822858.1A CN117879746A (zh) 2023-12-27 2023-12-27 一种高精度多域时间同步实现系统和方法

Publications (1)

Publication Number Publication Date
CN117879746A true CN117879746A (zh) 2024-04-12

Family

ID=90585813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311822858.1A Pending CN117879746A (zh) 2023-12-27 2023-12-27 一种高精度多域时间同步实现系统和方法

Country Status (1)

Country Link
CN (1) CN117879746A (zh)

Similar Documents

Publication Publication Date Title
US11818241B2 (en) One-step timestamping in network devices
US9742514B2 (en) Method, apparatus, and system for generating timestamp
US8018971B2 (en) System and method for insertion of time stamp into real time data within a communications network
US8458364B2 (en) Method for receiving and processing frames and a device having frame receiving and processing capabilities
US7860125B2 (en) Flexible time stamping
CN101977104B (zh) 基于ieee1588精确时钟同步协议系统及其同步方法
US7835402B2 (en) Synchronization module
CN108650051B (zh) 通用全硬件一步式1588的时钟同步装置及方法
WO2019165965A1 (zh) 时间信息确定的方法、装置及设备
CN100486143C (zh) 异步数字家庭网络中的多媒体抖动消除装置和方法
WO2019055196A1 (en) SYSTEM AND METHOD FOR CLASSIFYING AND HORODATING PACKETS
US8036202B2 (en) Physical layer transceiver with integrated time synchronization
EP2262158A1 (en) Processing method and system for correction field information
US20080025344A1 (en) Maintaining consistency among multiple timestamp counters distributed among multiple devices
EP2288070A1 (en) Time synchronizing method, device and system of master clock side and slave clock side in synchronous network
WO2019036943A1 (zh) 一种报文处理的方法和网络设备
CN117879746A (zh) 一种高精度多域时间同步实现系统和方法
CN114553356A (zh) 一种透传时钟在无线hub中的实现装置和方法
Oh et al. The Time Synchronization of CAN-FD and Ethernet for Zonal E/E Architecture
WO2019134607A1 (zh) 信息处理方法和装置、通信设备及计算机可读存储介质
TWI847415B (zh) 網路裝置與網路封包處理方法
CN115833988B (zh) 授时单元、时统控制板及时统设备
CN115499083B (zh) 卫星通信网络中的高精度时间同步方法及系统
CN117938292A (zh) Ptp报文处理系统、方法和电子设备
KR20010057825A (ko) 이더넷 정합 장치의 패킷 전송 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination