CN117877789A - 导电膜与测试组件 - Google Patents

Abstract

本揭露提供一种导电膜与测试组件。导电膜包括支撑层、线路层以及保护层。支撑层具有第一表面以及与第一表面相对的第二表面。支撑层支撑线路层。线路层包括第一突出部、第二突出部以及连接部。第一突出部设置在第一表面上。第二突出部设置在第二表面上。连接部设置在第一突出部与第二突出部之间。第一突出部通过连接部连接第二突出部。保护层覆盖第一突出部。本揭露实施例的导电膜与测试组件可具有缓冲效果或可增加使用寿命。

Description

导电膜与测试组件

技术领域

本揭露涉及一种导电膜与测试组件，尤其涉及一种可具有缓冲效果或可增加使用寿命的导电膜与测试组件。

背景技术

电子装置或拼接电子装置已广泛地应用于通讯、显示、车用或航空等不同领域中。随电子装置蓬勃发展，电子装置朝向轻薄化开发，因此对于电子装置的可靠度或质量要求越高。

发明内容

本揭露是提供一种导电膜与测试组件，其可具有缓冲效果或可增加使用寿命。

根据本揭露的实施例，导电膜包括支撑层、线路层以及保护层。支撑层具有第一表面以及与第一表面相对的第二表面。支撑层支撑线路层。线路层包括第一突出部、第二突出部以及连接部。第一突出部设置在第一表面上。

第二突出部设置在第二表面上。连接部设置在第一突出部与第二突出部之间。

第一突出部通过连接部连接第二突出部。保护层覆盖第一突出部。

根据本揭露的实施例，测试组件包括电路板、接合垫以及导电膜。导电膜通过接合垫电性连接电路板。导电膜包括支撑层、线路层以及保护层。支撑层具有第一表面以及与第一表面相对的第二表面。支撑层支撑线路层。线路层包括第一突出部、第二突出部以及连接部。第一突出部设置在第一表面上。第二突出部设置在第二表面上。连接部设置在第一突出部与第二突出部之间。第一突出部通过连接部连接第二突出部。保护层覆盖第一突出部。

附图说明

包括附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。

图1A至图1C为本揭露一实施例的测试组件的制造方法的剖面示意图；

图2至图7为本揭露多个实施例的测试组件的剖面示意图；

图8A为本揭露另一实施例的测试组件的上视示意图；

图8B为图8A的测试组件沿剖面线I-I’的的剖面示意图；

图9A至图9B为本揭露另一实施例的测试组件的制造方法的剖面示意图；

图10至图12为本揭露多个实施例的测试组件的剖面示意图。

附图标号说明

10、10a、10b、10c、10d、10e、10f、10g、10h、10i、10j、10k：测试组件；

100、100h：导电膜；

101：电路板；

102：接合垫；

103：驱动元件；

110、110b、110c、110k：支撑层；

111：第一表面；

112：第二表面；

120、120h、120j、120k：第一突出部；

121、131、SUB1a：上表面；

122、132、SUB1b：侧表面；

130、130c、130f、130h、130i、130k：第二突出部；

140、140b、140f、140g、140k：连接部；

150、155：保护层；

160、160k：沟槽；

170：缓冲层；

200：研磨工具；

CL：线路层；

H1、H2、H3、H4、H5：高度；

IL1、IL1a：第一绝缘层；

IL2：第二绝缘层；

IL3：第三绝缘层；

M1：第一金属层；

M2、M2’：第二金属层；

M3、M3k：第三金属层；

M31：表面；

O1、O2、O2’、O3、O4、O5：开口；

O2a：侧壁；

OL1：第一重叠区域；

OL2：第二重叠区域；

R：凹槽；

RL1：离型层；

RL2：牺牲层；

SL：种子层；

SUB1、SUB2：承载基板；

SUB1c：下表面；

Z：方向；

θ：夹角。

具体实施方式

通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。

在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。

应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。

虽然术语“第一”、“第二”、“第三”…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其它组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。

于文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10％内、或5％内、或3％之内、或2％之内、或1％之内、或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。

在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。

在本揭露一些实施例中，可使用光学显微镜(optical microscopy，OM)、扫描式电子显微镜(scanning electron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪、或其他合适的方式测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。详细而言，根据一些实施例，可使用扫描式电子显微镜取得包括欲测量的元件的剖面结构图像，并测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。

本揭露的导电膜与测试组件可应用于电子装置。电子装置可包括显示设备、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括液晶(liquid crystal)发光二极管；发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot，QD，可例如为QLED、QDLED)，荧光(fluorescence)、磷光(phosphor)或其他适合的材且其材料可任意排列组合，但不以此为限。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。下文将以导电膜与测试组件说明本揭露内容，但本揭露不以此为限。

须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图1A至图1C为本揭露一实施例的测试组件的制造方法的剖面示意图。请先参照图1C，本实施例的测试组件10包括电路板101、接合垫102以及导电膜100。导电膜100通过接合垫102电性连接电路板101。导电膜100包括支撑层110、线路层CL以及保护层150。支撑层110具有第一表面111以及与第一表面111相对的第二表面112。支撑层110支撑线路层CL。线路层CL包括第一突出部120、第二突出部130以及连接部140。第一突出部120设置在第一表面111上。第二突出部130设置在第二表面112上。连接部140设置在第一突出部120与第二突出部130之间。第一突出部120通过连接部140连接第二突出部130。保护层150覆盖第一突出部120。根据一些实施例，线路层CL可设置在支撑层110的第一表面111上或者第二表面112上，但不以此为限。根据一些实施例，导电膜100可为一导电线路分布的导电膜，以用以电性连接至少两者以上电子元件，例如用以电性连接芯片与电路板，其中，至少两者以上电子元件可设置在导电膜100的相对两侧，或者，至少两者以上电子元件可设置在导电膜100的同一侧，但不以此为限。

在本实施例中，测试组件10可用来对待测物(未示出)进行开路测试(opencircuit test)和/或短路测试(short circuit test)等电性检测(circuit test)。支撑层110可用来乘载或支撑线路层CL。第一突出部120可作为探测针头，以用来接触待测物。第二突出部130可用来接合至电路板101。连接部140可用来电性连接第一突出部120与第二突出部130。

接着，将针对本实施例的测试组件10的制造方法进行说明。在本实施例中，测试组件10的制造方法可包括以下步骤：

首先，请参照图1A至图1B，形成导电膜100。在本实施例中，形成导电膜100的步骤可包括：形成支撑层110、形成线路层CL以及形成保护层150。

具体来说，请先参照图1A，提供承载基板SUB1，形成离型层(release layer)RL1于承载基板SUB1上，形成第一金属层M1于离型层RL1上，并形成第一绝缘层IL1于第一金属层M1上。在本实施例中，承载基板SUB1可以包括硬性基板、软性基板或前述的组合，举例来说，承载基板SUB1的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、树脂(epoxy)、其它合适的基板材料或前述的组合，但不限于此。当承载基板SUB1为硬性基板(例如玻璃)时，可以使形成在承载基板SUB1上的第一金属层M1的表面平整且不会有凹凸的情形，以提高后续进行电性检测的效果。

在本实施例中，离型层RL1设置于第一金属层M1与承载基板SUB1之间，离型层RL1可与承载基板SUB1一起在后续的步骤中被移除。离型层RL1的材料可包括在受热时或被紫外光照射时会失去黏着特性的黏着材料，但不限于此。在一些实施例中，在第一金属层与承载基板之间也可以视需求而不额外设置离型层。根据一些实施例(如图4所示)，导电膜100可包含至少部分承载基板SUB1，进一步而言，当导电膜100包含至少部分承载基板SUB1时，承载基板SUB1与第一金属层之间不具有离型层。

在本实施例中，第一金属层M1的材料可包括铜、钛、镍、金、其它合适的导电材料或前述的组合，但不限于此。

在本实施例中，第一绝缘层IL1具有开口O1。开口O1可暴露出部分的第一金属层M1。第一绝缘层IL1可以为单层结构或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不限于此。开口O1形成的方法包括黄光制程、雷射制程、机械钻孔和其他合适的制程或前述的组合，但不限于此。

接着，请继续参照图1A，形成第二金属层M2于部分的第一绝缘层IL1上，填入第二金属材料于开口O1内，并形成第二绝缘层IL2于第二金属层M2上。在本实施例中，第二绝缘层IL2具有开口O2。开口O2可暴露出部分的第二金属层M2。在支撑层110的法线方向(即，方向Z)上，开口O2与开口O1可以错位设置，且开口O2可以不重叠开口O1，但不限于此。在本实施例中，第二金属层M2的材料以及第二金属材料可包括铜、钛、镍、金、其它合适的导电材料或前述的组合，但不限于此。第二绝缘层IL2可以为单层结构或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不限于此。

根据一些实施例，形成第一绝缘层IL1与第二绝缘层IL2的方法包括表面处理步骤，举例而言，表面处理包括热处理、化学处理、机械处理和其他合适的制程或前述的组合，但不以此为限。通过表面处理步骤可以提升绝缘层之间的接着能力、提升绝缘层稳定度或降低翘曲，但不以此为限。

根据一些实施例，形成金属层的方法包括表面电镀、化镀和其他合适的制程或前述的组合，但不以此为限。形成金属层的步骤中可能会使用干膜光致抗蚀剂、湿膜光致抗蚀剂和其他合适的材料或前述的组合，但不以此为限。

在一些实施例中，方向Z也可以是第一绝缘层IL1与第二绝缘层IL2的堆栈方向。

在本实施例中，第一绝缘层IL1与第二绝缘层IL2的组合可作为本实施例的支撑层110。因此，至此已形成支撑层110于承载基板SUB1上。其中，支撑层110的第一表面111为第二绝缘层IL2背向第一金属层M1的表面，且支撑层110的第二表面112为第一绝缘层IL1面向第一金属层M1的表面。在本实施例中，虽然支撑层110可以为两层的结构，但本揭露并不对支撑层的层数加以限制。在一些实施例中，支撑层110也可以是单层结构或多层(即，两层以上)结构。

在本实施例中，靠近第一突出部120的第二绝缘层IL2的拉伸率(elongation)可以大于靠近第二突出部130的第一绝缘层IL1的拉伸率，以在探测针头(第一突出部120)因待测物下压时可提供缓冲或释放应力的效果。其中，第二绝缘层IL2的拉伸率可例如是50％至180％，但不限于此。在本实施例中，靠近第一突出部120的第二绝缘层IL2的杨氏系数(Young's modulus)可以小于靠近第二突出部130的第一绝缘层IL1的杨氏系数，以在探测针头(第一突出部120)因待测物下压时可提供缓冲或释放应力的效果，但不限于此。在本实施例中，第一绝缘层IL1与第二绝缘层IL2的材料可以相同或不同。其中，第二绝缘层IL2的材料可以是具有缓冲效果的有机材料，以在探测针头(第一突出部120)因待测物下压时可提供缓冲或释放应力的效果。举例来说，第二绝缘层IL2的材料可例如是聚合物、聚酰亚胺、感光型聚酰亚胺(photosensitive polyimide，PSPI)、硅橡胶(silicone Rubber)、树脂(epoxy)、增层材料(build up film)、其它具有缓冲效果的有机材料或前述的组合，但不限于此。本文所提到的拉伸率或杨氏系数可通过万能试验机或对应相关标准测试方法获得。

在本实施例中，在支撑层110的法线方向(即，方向Z)上，第一绝缘层IL1具有高度H1，且第二绝缘层IL2具有高度H2。其中，高度H1例如是第一绝缘层IL1沿着方向Z进行测量到的高度，且高度H2例如是第二绝缘层IL2沿着方向Z进行测量到的高度。在本实施例中，高度H2可例如是大于高度H1且小于或等于5倍的高度H1(即H1<H2≤5×H1)，以在探测针头(第一突出部120)因待测物下压时可提供较佳的缓冲或释放应力的效果，但不限于此。

接着，请继续参照图1A，形成第三金属层M3于第二绝缘层IL2上，填入第三金属材料于开口O2内，并对第三金属层M3进行平坦化制程。在本实施例中，平坦化制程例如是使用研磨工具200进行研磨(grinding)，以使第三金属层M3远离第二绝缘层IL2的表面M31可以平整且不会有凹凸的情形，以提高后续进行电性检测的效果。在本实施例中，第三金属层M3的材料以及第三金属材料可包括铜、钛、镍、金、其它合适的导电材料或前述的组合，但不限于此。

在本实施例中，开口O2、第二金属层M2以及开口O1的组合可作为本实施例的连接部140。因此，至此已形成线路层CL的连接部140于承载基板SUB1上。在本实施例中，虽然连接部140可以为开口O2、第二金属层M2以及开口O1的组合，但本揭露并不对连接部140的结构加以限制。在一些实施例中，连接部也可以为开口O1、第二金属层M2或开口O2，只要连接部可用来连接第一突出部120与第二突出部130即可。

然后，请参照图1B，对第三金属层M3进行第一蚀刻制程(例如湿蚀刻)，以形成第一突出部120于支撑层110的第一表面111上。其中，第一突出部120在支撑层110的法线方向(即，方向Z)上可以重叠开口O2。第一突出部120可通过开口O2电性连接至第二金属层M2。第一突出部120的形状可以为矩形，但不限于此。在一些实施例中，第一突出部的形状也可以为锥形、弧形或半圆形。

接着，请继续参照图1B，形成保护层150于第一突出部120上。在本实施例中，例如是以电镀、化镀、溅镀或其它合适的方法来形成保护层150。其中，保护层150可覆盖第一突出部120的上表面121与侧表面122，以降低第一突出部120发生氧化的机率。保护层150包括导电材料，举例而言，保护层150可包含镍、金、银、铜、其它合适的导电材料或前述的组合，但不限于此。

接着，请继续参照图1B，对第二绝缘层IL2进行第二蚀刻制程(例如电浆蚀刻)或钻孔制程(例如雷射钻孔)，以形成支撑层110的沟槽160。其中，沟槽160可设置于两个相邻的开口O2之间或两个相邻的第一突出部120之间。沟槽160在支撑层110的法线方向(即，方向Z)上可以不重叠开口O2、第二金属层M2以及开口O1。沟槽160可暴露出部分的第一绝缘层IL1，但不限于此。

在本实施例中，在支撑层110的法线方向(即，方向Z)上，沟槽160具有高度H3。其中，高度H3例如是沟槽160沿着方向Z进行测量到的高度。在一些实施例中，高度H3可例如是大于或等于1/3倍的第二绝缘层IL2的高度H2且小于或等于第二绝缘层IL2的高度H2(即1/3×H2≤H1≤H2)，但不限于此。

相较于一般的导电膜容易因为探测针头的老化或磨损而需要时常更换的情况，由于本实施例的沟槽160的设计(包括沟槽160的位置以及高度)可以降低导电膜100发生翘曲的机率，或可以在探测针头(第一突出部120)因待测物下压而溃缩时提供缓冲的空间，因而可以增加探测针头与导电膜100的使用寿命或利用率，进而达到节省成本或提升操作便利性的效果。

接着，请继续参照图1B，移除离型层RL1与承载基板SUB1，上下翻转，并对第一金属层M1进行第三蚀刻制程(例如湿蚀刻)，以形成第二突出部130于支撑层110的第二表面112上。其中，第二突出部130在支撑层110的法线方向(即，方向Z)上可以重叠开口O1。第二突出部130可通过开口O1电性连接至第二金属层M2。

在本实施例中，在支撑层110的法线方向(即，方向Z)上，第一突出部120具有高度H4，且第二突出部130具有高度H5。其中，高度H4例如是第一突出部120沿着方向Z进行测量到的高度，且高度H5例如是第二突出部130沿着方向Z进行测量到的高度。在本实施例中，第一突出部120的高度H4可例如是大于第二突出部130的高度H5(即H5<H4)，以在探测针头(第一突出部120)因待测物下压时可提供缓冲或释放应力的效果，但不限于此。

在本实施例中，在支撑层110的法线方向(即，方向Z)上，第一突出部120可重叠第一表面111而形成第一重叠区域OL1，第二突出部130可重叠第二表面112而形成第二重叠区域OL2，且第二重叠区域OL2可例如是大于第一重叠区域OL1，但不限于此。根据一些实施例，第二重叠区域OL2可例如是大于第一重叠区域OL1(即OL1<OL2)，以在第二突出部130与接合垫102接合时可提供缓冲或释放应力的效果，但不限于此。

接着，请继续参照图1B，形成保护层155于第二突出部130上。在本实施例中，例如是以电镀、化镀或溅镀的方法来形成保护层155。其中，保护层155可覆盖第二突出部130的上表面131与侧表面132，以降低第二突出部130发生氧化的机率。保护层155可例如是镍金镀膜，但不限于此。在一些实施例中，也可以视需求而不额外设置保护层于第二突出部上。至此，已制造完成导电膜100。

然后，请参照图1C，通过接合垫102电性连接导电膜100至电路板101。在本实施例中，接合垫102设置于第二突出部130的上表面131与电路板101之间。导电膜100的第二突出部130可通过接合垫102接合至电路板101上。其中，接合垫102可例如是锡球(solderball)，但不限于此。至此，已制造完成测试组件10。

以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2至图7为本揭露多个实施例的测试组件的剖面示意图。

首先，请同时参照图2与图1C，本实施例的测试组件10a与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10a中，第一绝缘层IL1a具有凹槽R，且第一绝缘层IL1a可接触电路板101。具体来说，请参照图2，在本实施例中，凹槽R的底面为支撑层110的第二表面112，且第二突出部130、保护层155以及接合垫102可设置于凹槽R内。

然后，请同时参照图3与图1C，本实施例的测试组件10b与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10b中，支撑层110b为单层的第一绝缘层或第二绝缘层，连接部140b为开口O2，且第二突出部130上可不额外设置保护层。此外，在本实施例中，开口O2(或连接部140b)的侧壁O2a与支撑层110b的第二表面112的夹角θ可以为锐角，且夹角θ的角度可例如是50度至85度，但不限于此。通过上述夹角设计，可以提升金属层与绝缘层之间的接着力或提供缓冲能力，避免因反复使用而使得测试组件或导电膜老化，但不以此为限。

然后，请同时参照图4与图3，本实施例的测试组件10c与图3的测试组件10b相似，惟二者差异之处在于：本实施例的测试组件10c还包括缓冲层170、承载基板SUB1以及驱动元件103。

具体来说，缓冲层170设置于支撑层110b的第一表面111上，且缓冲层170可覆盖部分的第一突出部120的侧表面122。缓冲层170可用以提供缓冲或释放应力的效果。缓冲层170的材料可以是具有缓冲效果的有机材料，例如聚合物、聚酰亚胺、感光型聚酰亚胺、硅橡胶、树脂、其它具有缓冲效果的有机材料或前述的组合，但不限于此。

承载基板SUB1具有上表面SUB1a、侧表面SUB1b以及下表面SUB1c。上表面SUB1a与下表面SUB1c彼此相对，且侧表面SUB1b可连接上表面SUB1a与下表面SUB1c。

第二突出部130c与支撑层110c设置于承载基板SUB1的上表面SUB1a上。第二突出部130c可内埋于支撑层110c中且不突出于支撑层110c的第二表面112。在一些实施例中，第二突出部130c的上表面131可大致上切齐支撑层110c的第二表面112，但不限于此。

电路板101设置于承载基板SUB1的下表面SUB1c上，且驱动元件103设置于承载基板SUB1的下表面SUB1c与侧表面SUB1b上。电路板101可通过驱动元件103电性连接至第二突出部130c。在一些实施例中，驱动元件103可连接电路板101并接触第二突出部130c的侧表面，但不限于此。在一些实施例中，驱动元件103可以为覆晶薄膜(chip-on-film，COF)，但不限于此。

然后，请同时参照图5与图3，本实施例的测试组件10d与图3的测试组件10b相似，惟二者差异之处在于：在本实施例的测试组件10d中，开口O2(或连接部140b)的侧壁O2a与支撑层110b的第二表面112b的夹角θ的角度为60度至75度，以提供缓冲或释放应力的效果。

然后，请同时参照图6与图5，本实施例的测试组件10e与图5的测试组件10d相似，惟二者差异之处在于：本实施例的测试组件10e还包括缓冲层170，以提供缓冲或释放应力的效果。具体来说，缓冲层170设置于支撑层110b的第一表面111上，且缓冲层170可覆盖部分的第一突出部120的侧表面122。缓冲层170的材料可以是具有缓冲效果的有机材料，例如聚合物、聚酰亚胺、感光型聚酰亚胺、硅橡胶、其它具有缓冲效果的有机材料或前述的组合，但不限于此。

然后，请同时参照图7与图1C，本实施例的测试组件10f与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10f中，连接部140f为同时贯穿第二绝缘层IL2与第一绝缘层IL1的开口O3，且第二突出部130f可部分内埋于第一绝缘层IL1中。其中，由于开口O3属于细长型的结构，因而在待测物下压探测针头(第一突出部120)时，细长型的开口O3的设计也可以提供缓冲或释放应力的效果。

图8A为本揭露另一实施例的测试组件的上视示意图。图8B为图8A的测试组件沿剖面线I-I’的的剖面示意图。为了附图清楚及方便说明，图8A省略示出测试组件10g中的若干元件。请同时参照图8A、图8B以及图1C，本实施例的测试组件10g与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10g中，第二绝缘层IL2还具有开口O2’，且连接部140g还包括第二金属层M2’以及填入第三金属材料的开口O2’。

具体来说，请同时参照图8A与图8B，第二金属层M2与第二金属层M2’相邻设置于开口O1上，且第二金属层M2与第二金属层M2’在支撑层110的法线方向(即，方向Z)上可以重叠同一个开口O1。开口O2’与开口O2可相邻设置，且开口O2’可重叠对应于第二金属层M2’。

在本实施例中，由于开口O2与开口O2’(或第二金属层M2与第二金属层M2’)可对应于同一个第一突出部120，因而在待测物下压探测针头(第一突出部120)时，2个开口(即，开口O2与开口O2’)或2个金属层(即，第二金属层M2与第二金属层M2’)的设计可用来提供缓冲或释放应力的效果。

此外，在本实施例中，在第一突出部120与第二绝缘层IL2的交接处、开口O2与第二绝缘层IL2的交接处、开口O2’与第二绝缘层IL2的交接处、第二金属层M2与开口O1的交接处、第二金属层M2’与开口O1的交接处以及开口O1与第一绝缘层IL1的交接处还具有种子层SL，但不限于此。在一些实施例中，也可以视需求而不额外设置种子层。

另外，在图8A的测试组件10g的上视图中，第二金属层M2与第二金属层M2’的形状可以为圆形或方形，但不限于此。

图9A至图9B为本揭露另一实施例的测试组件的制造方法的剖面示意图。图9A至图9B所示的实施例与图1A至图1C所示的实施例类似，因此，相同或相类似的构件得以采用相同的材料或方法来进行，下文对于两实施例中相同与相似的描述将不再赘述，且主要针对两实施例之间的差异处进行说明。

在本实施例中，测试组件10h的制造方法可包括以下步骤：

具体来说，请参照图9A，提供承载基板SUB1，形成牺牲层RL2于承载基板SUB1上，形成第一突出部120h于牺牲层RL2上以及牺牲层RL2的开口O4内，形成第一绝缘层IL1于第一突出部120h上，填入第二金属材料于第一绝缘层IL1的开口O1内，形成第二金属层M2于部分的第一绝缘层IL1上，形成第二绝缘层IL2于第二金属层M2与第一绝缘层IL1上，填入第三金属材料于第二绝缘层IL2的开口O2内，并形成第二突出部130h于第二绝缘层IL2上。其中，牺牲层RL2可与承载基板SUB1一起在后续的步骤中被移除。牺牲层RL2的材料可包括氮化硅或氧化硅等容易移除的材料，但不限于此。开口O2在支撑层110的法线方向(即，方向Z)上可以重叠开口O1。

接着，请继续参照图9A，移除牺牲层RL2与承载基板SUB1，上下翻转，并设置于另一承载基板SUB2与离型层RL1上。其中，第一突出部120h可部分内埋于第二绝缘层IL2中，且第二突出部130h可部分内埋于离型层RL1中。

然后，请参照图9B，形成保护层150于第一突出部120h上。至此，已制造完成导电膜100h。

接着，请继续参照图9B，移除离型层RL1与另一承载基板SUB2，并通过接合垫102电性连接导电膜100h至电路板101。其中，接合垫102可设置于第二突出部130的上表面131与电路板101之间，且接合垫102还可覆盖第二突出部130的侧表面132，藉此可增加接合垫102与第二突出部130之间的接触面积。

图10至图12为本揭露多个实施例的测试组件的剖面示意图。

首先，请同时参照图10与图1C，本实施例的测试组件10i与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10i中，沟槽160i未暴露出第一绝缘层IL1，开口O2在支撑层110的法线方向(即，方向Z)上可以重叠开口O1。第二突出部130i可内埋于第一绝缘层IL1中且不突出于支撑层110的第二表面112。在一些实施例中，第二突出部130i的上表面131可大致上切齐支撑层110的第二表面112，但不限于此。

然后，请同时参照图11与图10，本实施例的测试组件10j与图10的测试组件10i相似，惟二者差异之处在于：在本实施例的测试组件10j中，第一突出部120j的形状为锥形。因此，当待侧物的表面有氧化层时，锥形的第一突出部120j则可用来刺破氧化层，以使第一突出部120j可接触待测物而进行电性检测。此外，在本实施例中，沟槽160可暴露出第一绝缘层IL1。

然后，请同时参照图12与图1C，本实施例的测试组件10k与图1C的测试组件10相似，惟二者差异之处在于：在本实施例的测试组件10k中，支撑层110k还包括第三绝缘层IL3，且连接部140k还包括第三金属层M3k以及填入第四金属材料的开口O5。

具体来说，请参照图12，第三金属层M3k设置于部分的第二绝缘层IL2上，第三绝缘层IL3设置于第三金属层M3k与第二绝缘层IL2上，且第三绝缘层IL3具有开口O5与沟槽160k。开口O5可暴露出部分的第三金属层M3k。沟槽160k与开口O5相邻设置，且沟槽160k可暴露出部分的第二绝缘层IL2。第一突出部120k设置于第三绝缘层IL3上，且第一突出部120k可通过填入有第四金属材料的开口O5电性连接至第三金属层M3k。第一突出部120k的形状为倒锥形。在本实施例中，第四金属材料可包括铜、钛、镍、金、其它合适的导电材料或前述的组合，但不限于此。

第二突出部130k可内埋于第一绝缘层IL1中且不突出于支撑层110k的第二表面112。在一些实施例中，第二突出部130的上表面131可大致上切齐支撑层110k的第二表面112，但不限于此。

综上所述，在本揭露实施例的导电膜与测试组件中，由于第一突出部的高度可大于第二突出部的高度，因而在第一突出部被待测物下压时可提供缓冲或释放应力的效果。由于本实施例的沟槽的设计(包括沟槽的位置以及高度)可以降低导电膜发生翘曲的机率，或可以在探测针头(第一突出部)因待测物下压而溃缩时提供缓冲的空间，因而可以增加探测针头与导电膜100的使用寿命或利用率，进而达到节省成本或提升操作便利性的效果。由于第二绝缘层的拉伸率可以大于第一绝缘层的拉伸率、第二绝缘层的杨氏系数可以小于第一绝缘层的杨氏系数、第二绝缘层的材料可以是具有缓冲效果的有机材料)、或第二绝缘层的高度可大于第一绝缘层的高度且小于或等于5倍的第一绝缘层的高度，因而在第一突出部被待测物下压时可提供缓冲或释放应力的效果。由于连接部的侧壁与支撑层的第二表面的夹角的角度为60度至75度，因而在第一突出部被待测物下压时可提供缓冲或释放应力的效果。

最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (10)

1.一种导电膜，其特征在于，包括：

支撑层，具有第一表面以及与所述第一表面相对的第二表面；

线路层，所述支撑层支撑所述线路层，且所述线路层包括：

第一突出部，设置在所述第一表面上；

第二突出部，设置在所述第二表面上；以及

连接部，设置在所述第一突出部与所述第二突出部之间，且所述第一突出部通过所述连接部连接所述第二突出部；以及

保护层，覆盖所述第一突出部。

2.根据权利要求1所述的导电膜，其特征在于，在所述支撑层的法线方向上，所述第一突出部的高度大于所述第二突出部的高度。

3.根据权利要求1所述的导电膜，其特征在于，所述第一突出部重叠所述第一表面而形成第一重叠区域，所述第二突出部重叠所述第二表面而形成第二重叠区域，所述第二重叠区域大于所述第一重叠区域。

4.根据权利要求1所述的导电膜，其特征在于，所述支撑层具有沟槽。

5.根据权利要求1所述的导电膜，其特征在于，所述支撑层为单层或多层。

6.一种测试组件，其特征在于，包括：

电路板；

接合垫；以及

导电膜，通过所述接合垫电性连接所述电路板，且所述导电膜包括：

支撑层，具有第一表面以及与所述第一表面相对的第二表面；

线路层，所述支撑层支撑所述线路层，且所述线路层包括：

第一突出部，设置在所述第一表面上；

第二突出部，设置在所述第二表面上；以及

连接部，设置在所述第一突出部与所述第二突出部之间，且所述第一突出部通过所述连接部连接所述第二突出部；以及

保护层，覆盖所述第一突出部。

7.根据权利要求6所述的测试组件，其特征在于，在所述支撑层的法线方向上，所述第一突出部的高度大于所述第二突出部的高度。

8.根据权利要求6所述的测试组件，其特征在于，所述第一突出部重叠所述第一表面而形成第一重叠区域，所述第二突出部重叠所述第二表面而形成第二重叠区域，所述第二重叠区域大于所述第一重叠区域。

9.根据权利要求6所述的测试组件，其特征在于，所述支撑层具有沟槽。

10.根据权利要求6所述的测试组件，其特征在于，所述支撑层为单层或多层。