CN117858343A - 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺 - Google Patents

基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺 Download PDF

Info

Publication number
CN117858343A
CN117858343A CN202410162680.0A CN202410162680A CN117858343A CN 117858343 A CN117858343 A CN 117858343A CN 202410162680 A CN202410162680 A CN 202410162680A CN 117858343 A CN117858343 A CN 117858343A
Authority
CN
China
Prior art keywords
phased array
wiring
glass substrate
chips
power management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410162680.0A
Other languages
English (en)
Inventor
刘子玉
张卫
巨玉迪
闫娜
孙清清
陈琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202410162680.0A priority Critical patent/CN117858343A/zh
Publication of CN117858343A publication Critical patent/CN117858343A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺，所述封装结构包括：玻璃基板，其具有相对的第一面、第二面，及若干贯穿所述第一面和所述第二面的通孔；至少两个相控阵芯片设于所述第一面，至少两个电源管理芯片设于所述第一面及所述第二面，若干无源器件设于所述第二面；设于所述第一面、所述第二面上及所述通孔内的布线层，用于电性连接所述相控阵芯片、所述电源管理芯片及所述无源器件。本发明将多波束多通道相控阵芯片所需的多个电源管理芯片及无源器件进行统一布线及阻抗匹配，不仅可显著降低整体的传输距离，减小传输损耗，提高封装结构的性能和稳定性，还可减小封装面积，增大集成密度。

Description

基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺
技术领域
本发明涉及半导体技术领域，特别涉及一种基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺。
背景技术
在相关技术中，相控阵芯片封装是通过引线键合实现每个芯片的单独封装，再将多个相同的相控阵芯片与电源管理芯片、电阻、电容等共同焊接到封装基板(例如PCB板)上。
其中，有机基板和硅基板是广泛使用的封装基板，有机基板成本较低，绝缘性能好，但是集成密度低；硅基板可以做到较高的集成密度，但是会带来较高的互连损耗。引线键合封装是一种常见的集成电路封装技术，它通过使用金属线将芯片与封装底座连接起来。这种封装方式的优点是成本较低，工艺简单；缺点是随着芯片尺寸的增加，金属线的数量和长度也会增加，明显增大了互连距离，应用于高频芯片的封装时，容易产生较大的串扰和损耗，从而影响信号的传输，进而影响芯片的性能。另外，多通道芯片采用单独封装的方式增大了芯片所占的面积，使得芯片的集成密度变小。
发明内容
本发明的目的在于提供一种基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺，以提高该封装结构的性能及集成密度。
为解决上述技术问题，本发明提供的基于玻璃基板的多波束多通道相控阵芯片封装结构，包括：
玻璃基板，其具有相对的第一面、第二面，及若干贯穿所述第一面和所述第二面的通孔；
至少两个相控阵芯片设于所述第一面，至少两个电源管理芯片设于所述第一面及所述第二面，若干无源器件设于所述第二面；及，
设于所述第一面、所述第二面上及所述通孔内的布线层，用于电性连接所述相控阵芯片、所述电源管理芯片及所述无源器件。
可选的，所述相控阵芯片的数量为大于或等于2的偶数，且所述相控阵芯片在所述第一面布置成轴对称图形。
可选的，位于所述第一面的电源管理芯片，设于所述轴对称图形的对称轴上，或者，沿所述对称轴对称布置。
可选的，所述电源管理芯片为LDO芯片，所述LDO芯片的数量均为大于或等于2的偶数，且所述LDO芯片两两相对设于所述第一面及所述第二面。
可选的，所述电源管理芯片设于远离所述相控阵芯片的输出引脚一侧。
可选的，所述布线层包括沿所述第一面及所述第二面设置的横向布线，及沿设于所述通孔中的纵向布线，调整所述横向布线和/或所述纵向布线的尺寸，对所述相控阵芯片的输入输出进行阻抗匹配。
可选的，所述无源器件包括电容及电阻，至少部分所述电容靠近于所述相控阵芯片的电源引脚设置。
可选的，还包括测试焊盘设于所述第二面，和/或，引出焊盘设于所述第二面。
基于本发明的另一方面，还提供一种基于玻璃基板的多波束多通道相控阵芯片封装工艺，包括：
提供玻璃基板，其具有相对的第一面及第二面；
在所述第一面形成若干通孔，并在所述通孔内填充布线材料层；
研磨所述第二面，直至暴露所述通孔中的布线材料层；
分别在所述第一面及所述第二面形成所述布线材料层，并执行图形化工艺，以所述第一面、所述第二面上及所述通孔中的布线材料层作为布线层；
将至少两个相控阵芯片连接至所述第一面的布线层，至少两个电源管理芯片连接至所述第一面及所述第二面，及将无源器件连接至所述第二面。
可选的，在形成所述布线层后，还形成第一钝化层覆盖所述第一面及所述第二面，并暴露所述布线层的焊盘；
在所述玻璃基板上连接所述相控阵芯片、所述电源管理芯片及所述无源器件后，还形成第二钝化层覆盖所述第一面及所述第二面，并暴露所述布线层的部分焊盘。
综上所述，本发明采用玻璃基板作为中介层，在玻璃基板中设置通孔以形成位于其第一面、第二面及通孔内的布线层，利用该布线层将至少两个相控阵芯片连接于第一面、至少两个电源管理芯片连接于第一面及第二面及若干无源器件连接于第二面，以形成多波束多通道相控阵芯片封装结构。其中，玻璃基板具有较佳的物理化学特性、较高的电阻率、较佳的绝缘性能，对信号隔离度好，有利于减小信号之间的串扰，特别是对高频信号的传输有着得天独厚的优势，特别的，玻璃的介电常数不到硅材料的一半，使得封装载体的损耗和寄生效应显著减小，从而有利于提高信号传输的完整性。而且，本发明将多波束多通道相控阵芯片所需的多个电源管理芯片及无源器件进行统一布线及阻抗匹配，不仅可显著降低整体的传输距离，减小传输损耗，提高封装结构的性能和稳定性，还可减小封装面积，增大集成密度。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1a是实施例一提供的封装结构第一面的俯视示意图；
图1b是实施例一提供的封装结构第二面的俯视示意图；
图1c是实施例一提供的封装结构的剖视示意图；
图2a是实施例一提供的另一种封装结构第一面的俯视示意图；
图2b是实施例一提供的另一种封装结构第二面的俯视示意图；
图3是实施例二提供的一种基于玻璃基板的多波束多通道相控阵芯片封装工艺的流程图；
图4a～图4i为实施例二提供的基于玻璃基板的多波束多通道相控阵芯片封装工艺的相应步骤对应的结构示意图。
附图中：
10-玻璃基板；10a-第一面；10b-第二面；11-通孔；21-布线材料层；22-纵向布线；23a-第一图形化的光刻胶层；24a-第一横向布线；23b-第二图形化的光刻胶层；24b-第二横向布线；24-横向布线；25-第一钝化层；26-键合金属层；27-焊球；31-相控阵芯片；311-输出引脚；32-电源管理芯片；33-无源器件；33a-电阻；33b-电容。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
实施例一
实施例一提供了一种基于玻璃基板的多波束多通道相控阵芯片封装结构。
图1a是实施例一提供的封装结构第一面的示意图；图1b是实施例一提供的封装结构第二面的示意图；图1c是实施例一提供的封装结构的剖视示意图。
如图1a～图1c所示，本实施例提供的基于玻璃基板的多波束多通道相控阵芯片封装结构，包括玻璃基板10、两个相控阵芯片31、至少两个电源管理芯片32、若干无源器件33及布线层。玻璃基板10具有相对的第一面10a、第二面10b，及若干贯穿第一面10a和第二面10b的通孔11。至少两个相控阵芯片31设于玻璃基板10的第一面10a，至少两个电源管理芯片32设于玻璃基板10的第一面10a及第二面10b，若干无源器件33设于玻璃基板10的第二面10b。布线层设于第一面10a、第二面10b上及通孔11内，用于电性连接相控阵芯片31、电源管理芯片32及无源器件33。
本实施例封装结构的封装载体为玻璃基板10，其材质可为石英玻璃、硼酸玻璃等，且玻璃基板10可优选采用与带封装的相控阵芯片31的力学参数(例如热膨胀系数)匹配的玻璃材质，通过减少热失配的风险以提高封装的良率及可靠性。对比于相关技术中的硅基板(或含硅材料的基板)，玻璃作为绝缘材质，其具有较高的电阻率及较佳的绝缘性能，对信号隔离度好，有利于减小信号之间的串扰，特别是对高频信号的传输有着得天独厚的优势。而且，玻璃的介电常数不到硅材料的一半，使得封装载体的损耗和寄生效应显著减小，从而有利于提高信号传输的完整性。
本实施例的封装结构采用玻璃基板10作为中介层的2.5D封装形式，将至少两个相控阵芯片31、至少两个电源管理芯片32及若干无源器件33合并封装，以形成多波束多通道相控阵芯片封装结构。在上述封装结构中，至少两个相控阵芯片31设于玻璃基板10的第一面10a，至少两个电源管理芯片32设于第一面10a及第二面10b，无源器件33设于第二面10b，并通过设于第一面10a、第二面10b及通孔11中的布线层实现上述相控阵芯片31、电源管理芯片32和无源器件33的连接及封装结构的输入输出布线。应理解，相较于将每个相控阵芯片采用引线键合实现单独封装后与电源管理芯片及无源器件组装的结构，本实施例的封装结构采用沿玻璃基板10表面及贯穿玻璃基板10的通孔11的布线，通过缩短传输距离，提高了封装结构性能及可靠性，并且有利于提高封装结构的集成度。
其中，上述相控阵芯片31均为相同的芯片，一个相控阵芯片31可代表一个波束的一个通道，上述封装结构的相控阵芯片31可为波束的数量*通道的数量，每个相控阵芯片31具有多个电源引脚及输出引脚311，可采用至少两个电源管理芯片32向相控阵芯片31供电以提供不同供电电压。当然，至少两个电源管理芯片32还可同时向不止一个相控阵芯片31供电。在一些示例中，可采用至少两个电源管理芯片32向七个以下的相控阵芯片31供电，采用至少四个电源管理芯片32向七个及以上的相控阵芯片31供电。
在一优选示例中，多个电源管理芯片32可两两相对设于玻璃基板10的第一面10a及第二面10b，且尽量靠近其供电的相控阵芯片31，从而减小封装面积，并同时缩短封装结构内的布线长度，降低信号传输的功耗，且提高信号传输速率。值得一提的是，在布置LDO芯片的位置时，还可使LDO芯片远离相控阵芯片31的输出引脚311一侧，从而减少电源对输出的干扰。在本实施例中，电源管理芯片32可为LDO芯片(低压差线性稳压器)，并采用两个LDO芯片同时向两个相控阵芯片31供电。不难理解，如图1a所示，LDO芯片的尺寸较相控阵芯片31的尺寸更大，在采用两个或两个LDO芯片向相控阵芯片31供电时，若两个或两个LDO芯片与相控阵芯片31处于同一面(例如第一面10a)，该三者(或多者)之间的布线长度将远大于本实施例的方法，并且以此将产生更大的传输损耗及干扰。
具体的，本实施例的布线层可包括横向布线24和纵向布线22，横向布线24设于第一面10a及第二面10b的表面上，纵向布线22设于贯穿玻璃基板10的通孔11中，横向布线24和纵向布线22可包括相同的布线材料层21，例如金属铜。横向布线24还可包括第一横向布线24a及第二横向布线24b，第一横向布线24a用于与纵向布线22连接并以此完成整个封装结构的整体布线，第二横向布线24b位于第一横向布线24a上，以形成向外引出的焊盘，用于测试或电性连接，其可包括用于测试的测试焊盘、用于电性引出整个封装结构的引出焊盘及用于封装结构内的器件连接的互连焊盘。其中，测试焊盘及引出焊盘均可优选设于第二面10b以减小封装面积，而且，设于第二面10b的引出焊盘还可有利于后续将本实施例的封装结构倒装至其他基板(例如PCB)上。当然，玻璃基板10及横向布线24的表面上覆盖有第一钝化层25，且第一钝化层25暴露上述各焊盘。
其中，布线层与上述相控阵芯片31、电源管理芯片32及无源器件33的连接可采用任意合适的方式进行电性连接，在本实施例中，上述相控阵芯片31、电源管理芯片32及无源器件33可采用激光植球的方式进行焊接连接，并在完成上述焊接连接后，形成第二钝化层覆盖封装结构的外壁，仅暴露测试焊盘及引出焊盘。
另外，在玻璃基板10的第二面10b布置无源器件33时，还可将去耦电容33b设置在靠近相控阵芯片31的电源布线(电源引脚)处，以进一步提高电源的供电质量。此外，上述布线层中不同位置横向布线24(第一横向布线24a)的宽度还可不同，以通过调整第一横向布线24a的宽度，并结合电阻33a(外接电阻)及电容33b，对各相控阵芯片31的各处布线进行近距离的阻抗匹配，确保有效传输。当然，还可调整第一横向布线24a的长度，和/或，调整通孔11的孔径(宽度)，以进一步配合阻抗匹配。
特别的，在玻璃基板10上布线、安置相控制芯片及电源管理芯片32时，还可通过各芯片及对应布线的对称设置，尽量降低各芯片之间的相互干扰以及各布线之间的干扰。
在如图1a所示的示例中，相控阵芯片31的及电源管理芯片32的数量均为两个，两个相控阵芯片31对称布置(构成对称图形)，第一面10a的电源管理芯片32设于上述对称图形的对称轴上，第二面10b和第一面10a的电源管理芯片32相对设置。
在图2a所示的示例中，相控阵芯片31的及电源管理芯片32的数量均为八个，八个相控阵芯片31的朝向相同且排列成线性对称图形，第一面10a的四个电源管理芯片32沿上述线性对称图形的对称轴对称排列成另一线性对称图形，第二面10b和第一面10a的电源管理芯片32相对设置。在图2b所示的示例中，相控阵芯片31的及电源管理芯片32的数量均为八个，八个相控阵芯片31排列成4*2(四行*两列)的矩形对称图形，第一列和第二列的四个相控阵芯片31的朝向相反，第一面10a的四个电源管理芯片32排列成2*2(两行*两列)的另一矩形对称图形，且每列各自位于一列相控阵芯片31附近。当然，若将图1a的两个相控阵芯片31和两个电源管理芯片32的布置视为一个基本单元，图2a及图2b的示例也可近似为上述四个基本单元的对称组合。
实施例二
实施例二提供了一种基于玻璃基板的多波束多通道相控阵芯片封装工艺。
图3为实施例二提供的基于玻璃基板的多波束多通道相控阵芯片封装工艺的流程图。
如图3所示，本实施例提供的基于玻璃基板的多波束多通道相控阵芯片封装工艺，包括以下步骤：
S01：提供玻璃基板，其具有相对的第一面及第二面；
S02：在所述第一面形成若干通孔，并在所述通孔内填充布线材料层；
S03：研磨所述第二面，直至暴露所述通孔中的布线材料层；
S04：分别在所述第一面及所述第二面形成所述布线材料层，并执行图形化工艺，以所述第一面、所述第二面上及所述通孔中的布线材料层作为布线层；
S05：将至少两个相控阵芯片连接至所述第一面的布线层，至少两个电源管理芯片连接至所述第一面及所述第二面，及将无源器件连接至所述第二面。
图4a～图4i为本实施例提供的基于玻璃基板的多波束多通道相控阵芯片封装工艺的相应步骤对应的结构示意图，接下来，将结合图4a～图4i对所述基于玻璃基板的多波束多通道相控阵芯片封装工艺进行详细说明。
首先，请参照图4a，执行步骤S01，提供玻璃基板10，其具有相对的第一面10a及第二面10b。
玻璃基板10可为任意合适的玻璃材质，并且优选与待封装的相控阵芯片31的材质相匹配的玻璃材质。可以理解的是，对比于相关技术中的有机材质(有机基板)及硅材质，玻璃具有更优异的物理性能，例如高硬度、高耐热、低热膨胀系数等，还具有较高的化学稳定性，能够耐受多种化学物质的腐蚀。这些特性使得玻璃基板10可以在封装工艺中及封装工艺后保持较长时间的稳定性。
接着，请参照图4b，执行步骤S02，在第一面10a形成若干通孔11，并在通孔11内填充布线材料层21。
具体的，可首先在玻璃基板10的第一面10a上形成图形化的光刻胶层，图形化的光刻胶层的开口暴露部分第一面10a的表面用于形成通孔11，接着，可利用上述图形化的光刻胶层，例如采用激光刻蚀工艺在开口处刻蚀形成通孔11。其中，此处的通孔11并不需要贯穿玻璃基板10，其深度大于或等于后续封装结构中的玻璃基板10的厚度即可。接着，去除图形化的光刻胶层，并在通孔11内填充满布线材料层21。当然，布线材料层21还顺形地覆盖第一面10a的表面。
在本实施例中，通孔11的尺寸(例如直径)可为10微米～30微米，通孔11的深度可为50微米～150微米；布线材料层21的材质可为铜或铜合金，其可采用化学电镀工艺形成铜填充通孔11，当然，在化学电镀铜之前，还可先依次溅射形成钛层及铜金属种子层顺形地覆盖第一面10a的表面及通孔11的内壁。
需要说明的是，相较于硅材质，由于玻璃本身即是较佳的绝缘材质，并不需要在其表面或通孔11内壁另外形成绝缘层(例如氧化硅)，因此，采用玻璃基板10还可简化甚至省略隔离工艺，以简化工序。
接着，请参照图4c，执行步骤S03，研磨第二面10b，直至暴露通孔11中的布线材料层21。
具体的，可采用化学机械研磨工艺研磨第二面10b，以去除部分厚度的玻璃基板10，直至暴露通孔11及其中的布线材料层21，并以通孔11中剩余的布线材料层21作为纵向布线22。当然，在研磨第二面10b之前，还可先研磨去除第一面10a上多余的布线材料层21。
接着，执行步骤S04，分别在第一面10a及第二面10b形成布线材料层21，并执行图形化工艺，以第一面10a、第二面10b上及通孔11中的布线材料层21作为布线层。
具体的，请参照图4d，可形成第一图形化的光刻胶层23a覆盖第一面10a的表面，第一图形化的光刻胶层23a的开口暴露通孔11中的布线材料层21及部分第一面10a；接着，以布线材料层21的材质包括铜为例，可先依次溅射形成钛层及铜金属种子层(未示出)，再化学电镀铜覆盖第一面10a；接着，去除第一图形化的光刻胶层23a及其上的布线材料层21，并以第一面10a剩余的布线材料层21作为第一横向布线24a。
接着，请参照图4e，同理，在第一面10a上形成第二图形化的光刻胶层23b，再形成布线材料层21，再去除第二图形化的光刻胶层23b及其上的布线材料层21，并以第一面10a剩余的布线材料层21作为第二横向布线24b。
接着，请参照图4f，在玻璃基板10的第二面10b同理依次形成第一横向布线24a及第二横向布线24b，并以第一面10a及第二面10b的第一横向布线24a及第二横向布线24b作为封装结构的横向布线24，横向布线24与对应的纵向布线22电性连接。
接着，请参照图4g，形成第一钝化层25覆盖第一面10a、第二面10b及其上的横向布线24，并暴露横向布线24的部分表面，用于后续连接各种芯片及无源器件33。第一钝化层25的材质可例如包括但不限于聚酰亚胺。
接着，执行步骤S05，将至少两个相控阵芯片31连接至第一面10a的布线层，至少两个电源管理芯片32连接至第一面10a及第二面10b，及将无源器件33连接至第二面10b。
在本实施例中，以采用激光植球的方式将相控阵芯片31、电源管理芯片32及无源器件33连接至玻璃基板10上的布线层，以形成封装结构。
具体的，请参照图4h，对玻璃基板10执行清洗工艺，形成键合金属层26覆盖第一钝化层25及暴露的横向布线24的表面，并对键合金属层26执行图形化工艺，保留用于第一钝化层25开口处的键合金属层26，去除其余的键合金属层26其中，键合金属层26可为凸点下金属层，其材质可例如为铬铜合金，并可采用蒸镀工艺形成。
请参照图4i，采用激光植球的方式在键合金属层26上形成焊球27，并与至少两个相控阵芯片31、至少两个电源管理芯片32及若干无源器件33进行连接。
综上所述，本发明采用玻璃基板作为中介层，在玻璃基板中设置通孔以形成位于其第一面、第二面及通孔内的布线层，利用该布线层将至少两个相控阵芯片连接于第一面、至少两个电源管理芯片连接于第一面及第二面及若干无源器件连接于第二面，以形成多波束多通道相控阵芯片封装结构。其中，玻璃基板具有较佳的物理化学特性、较高的电阻率、较佳的绝缘性能，对信号隔离度好，有利于减小信号之间的串扰，特别是对高频信号的传输有着得天独厚的优势，特别的，玻璃的介电常数不到硅材料的一半，使得封装载体的损耗和寄生效应显著减小，从而有利于提高信号传输的完整性。而且，本发明将多波束多通道相控阵芯片所需的多个电源管理芯片及无源器件进行统一布线及阻抗匹配，不仅可显著降低整体的传输距离，减小传输损耗，提高封装结构的性能和稳定性，还可减小封装面积，增大集成密度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种基于玻璃基板的多波束多通道相控阵芯片封装结构，其特征在于，包括：
玻璃基板，其具有相对的第一面、第二面，及若干贯穿所述第一面和所述第二面的通孔；
至少两个相控阵芯片设于所述第一面，至少两个电源管理芯片设于所述第一面及所述第二面，若干无源器件设于所述第二面；及，
设于所述第一面、所述第二面上及所述通孔内的布线层，用于电性连接所述相控阵芯片、所述电源管理芯片及所述无源器件。
2.根据权利要求1所述的封装结构，其特征在于，所述相控阵芯片的数量为大于或等于2的偶数，且所述相控阵芯片在所述第一面布置成轴对称图形。
3.根据权利要求2所述的封装结构，其特征在于，位于所述第一面的电源管理芯片，设于所述轴对称图形的对称轴上，或者，沿所述对称轴对称布置。
4.根据权利要求1所述的封装结构，其特征在于，所述电源管理芯片为LDO芯片，所述LDO芯片的数量均为大于或等于2的偶数，且所述LDO芯片两两相对设于所述第一面及所述第二面。
5.根据权利要求4所述的封装结构，其特征在于，所述电源管理芯片设于远离所述相控阵芯片的输出引脚一侧。
6.根据权利要求1所述的封装结构，其特征在于，所述布线层包括沿所述第一面及所述第二面设置的横向布线，及沿设于所述通孔中的纵向布线，调整所述横向布线和/或所述纵向布线的尺寸，对所述相控阵芯片的输入输出进行阻抗匹配。
7.根据权利要求1所述的封装结构，其特征在于，所述无源器件包括电容及电阻，至少部分所述电容靠近于所述相控阵芯片的电源引脚设置。
8.根据权利要求1所述的封装结构，其特征在于，还包括测试焊盘设于所述第二面，和/或，引出焊盘设于所述第二面。
9.一种基于玻璃基板的多波束多通道相控阵芯片封装工艺，其特征在于，包括：
提供玻璃基板，其具有相对的第一面及第二面；
在所述第一面形成若干通孔，并在所述通孔内填充布线材料层；
研磨所述第二面，直至暴露所述通孔中的布线材料层；
分别在所述第一面及所述第二面形成所述布线材料层，并执行图形化工艺，以所述第一面、所述第二面上及所述通孔中的布线材料层作为布线层；
将至少两个相控阵芯片连接至所述第一面的布线层，至少两个电源管理芯片连接至所述第一面及所述第二面，及将无源器件连接至所述第二面。
10.根据权利要求9所述的封装工艺，其特征在于，在形成所述布线层后，还形成第一钝化层覆盖所述第一面及所述第二面，并暴露所述布线层的焊盘；
在所述玻璃基板上连接所述相控阵芯片、所述电源管理芯片及所述无源器件后，还形成第二钝化层覆盖所述第一面及所述第二面，并暴露所述布线层的部分焊盘。
CN202410162680.0A 2024-02-05 2024-02-05 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺 Pending CN117858343A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410162680.0A CN117858343A (zh) 2024-02-05 2024-02-05 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410162680.0A CN117858343A (zh) 2024-02-05 2024-02-05 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺

Publications (1)

Publication Number Publication Date
CN117858343A true CN117858343A (zh) 2024-04-09

Family

ID=90532660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410162680.0A Pending CN117858343A (zh) 2024-02-05 2024-02-05 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺

Country Status (1)

Country Link
CN (1) CN117858343A (zh)

Similar Documents

Publication Publication Date Title
US4926241A (en) Flip substrate for chip mount
US6867501B2 (en) Semiconductor device and method for manufacturing same
US5039628A (en) Flip substrate for chip mount
US6611052B2 (en) Wafer level stackable semiconductor package
KR100656218B1 (ko) 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템
US5189505A (en) Flexible attachment flip-chip assembly
US9030029B2 (en) Chip package with die and substrate
US4446477A (en) Multichip thin film module
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US6235554B1 (en) Method for fabricating stackable chip scale semiconductor package
US7226809B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
CN1964077B (zh) 电容器及其制造方法、以及包含该电容器的半导体器件
US8535976B2 (en) Method for fabricating chip package with die and substrate
EP0622847A2 (en) Three dimensional package and architecture for high performance computer
US6332782B1 (en) Spatial transformation interposer for electronic packaging
US5744383A (en) Integrated circuit package fabrication method
US20020070446A1 (en) Semiconductor device and method for the production thereof
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
CN117858343A (zh) 基于玻璃基板的多波束多通道相控阵芯片封装结构及工艺
US6384477B2 (en) Multiple line grid array package
CN117858342A (zh) 含玻璃中介层的多波束多通道相控阵芯片封装结构及工艺
EP0529503A1 (en) Flexible attachment flip-chip assembly
JPH05335475A (ja) 回路チップ実装装置
WO1985003804A1 (en) Wafer scale package system and header and method of manufacture thereof
JPH0576771B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination