CN117837293A - 半导体装置结构和制造半导体装置结构的方法 - Google Patents

半导体装置结构和制造半导体装置结构的方法 Download PDF

Info

Publication number
CN117837293A
CN117837293A CN202280043112.8A CN202280043112A CN117837293A CN 117837293 A CN117837293 A CN 117837293A CN 202280043112 A CN202280043112 A CN 202280043112A CN 117837293 A CN117837293 A CN 117837293A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
terminal
distance
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043112.8A
Other languages
English (en)
Inventor
何义
游政昇
杜卫星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN117837293A publication Critical patent/CN117837293A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种半导体装置结构和制造半导体装置结构的方法。半导体装置结构包括衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层和第四氮化物半导体层。衬底具有第一区域和第二区域。第二氮化物半导体层设置在第一氮化物半导体层上并且具有比第一氮化物半导体层的带隙大的带隙。第三氮化物半导体层掺杂有杂质并且设置在第一区域上。第四氮化物半导体层掺杂有杂质并且设置在第二区域上。第三氮化物半导体层的第一宽度不同于第四氮化物半导体层的第二宽度。

Description

半导体装置结构和制造半导体装置结构的方法
技术领域
本公开涉及一种半导体装置结构,并且更具体地,涉及一种包括静电放电(ESD)保护装置的半导体装置结构。
背景技术
包括直接带隙半导体的组件,例如,包括III-V族材料或III-V族化合物(类别:III-V化合物)的半导体组件可以在各种条件下或在各种环境中(例如,在不同的电压和频率下)操作或工作。
半导体组件可以包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
根据本公开的一些实施例,一种半导体装置结构包括:衬底、第一氮化物半导体层、第二氮化物半导体层、阻挡层、第三氮化物半导体层、第四氮化物半导体层、第一栅极结构和第二栅极结构。衬底具有第一区域和第二区域。第一氮化物半导体层设置在衬底的第一区域和第二区域上。第二氮化物半导体层设置在第一氮化物半导体层上并且具有比第一氮化物半导体层的带隙大的带隙。第三氮化物半导体层掺杂有杂质并且设置在第二氮化物半导体层和衬底的第一区域上。第一栅极结构设置在第三氮化物半导体层上。第四氮化物半导体层掺杂有杂质并且设置在第二氮化物半导体层和衬底的第二区域上。第二栅极结构设置在第四氮化物半导体层上。第三氮化物半导体层的第一宽度不同于第四氮化物半导体层的第二宽度。
根据本公开的一些实施例,一种制造半导体装置结构的方法包括:设置衬底,衬底具有第一区域和第二区域;在衬底的第一区域和第二区域上形成第一氮化物半导体层;在第一氮化物半导体层上形成第二氮化物半导体层,其中,第二氮化物半导体层具有比第一氮化物半导体层的带隙大的带隙;在第二氮化物半导体层和衬底的第一区域上形成第三氮化物半导体层,其中,第三氮化物半导体层掺杂有杂质;以及在第二氮化物半导体层和衬底的第二区域上形成第四氮化物半导体层,其中,第四氮化物半导体层掺杂有杂质,其中,第三氮化物半导体层的第一宽度不同于第四氮化物半导体层的第二宽度。
本公开提供了一种包括被配置为保护工作装置免受ESD的影响的ESD保护装置的半导体装置。ESD装置具有与工作装置相比相对较小的尺寸。当施加到半导体装置的电压超过预定值时,信号可以通过ESD保护装置,从而防止工作装置被击穿(punch-through)。
附图说明
当结合附图阅读时,从以下详细描述中可以容易地理解本公开的各方面。应当注意的是,各种特征可能未按比例绘制。事实上,为了清楚地进行讨论,各种特征的大小可以任意增大或减小。
图1是根据本公开的一些实施例的电路的示意性视图。
图2A是根据本公开的一些实施例的半导体装置结构的截面图。
图2B是根据本公开的一些实施例的半导体装置结构的截面图。
图2C是根据本公开的一些实施例的半导体装置结构的截面图。
图2D是根据本公开的一些实施例的半导体装置结构的截面图。
图3示出根据本公开的一些实施例的电路的信号路径。
图4是根据本公开的一些实施例的电路的示意性视图。
在全部附图和详细说明书中使用了共同的附图标记来指示相同或相似的组件。通过结合附图的以下描述,本公开将更加明显。
具体实施方式
下面的公开内容提供了用于实施所提供的主题的不同特征的许多不同的实施例或示例。在下文中,描述了组件和布置的具体示例。当然,这些仅仅是示例,并不是限制性的。在本公开中,在下面的描述中提及的在第二特征上方或之上形成或设置第一特征不仅可以包括第一特征和第二特征直接接触地形成或设置的实施例,还可以包括其他特征可以形成或设置在第一特征与第二特征之间使得第一特征和第二特征可以不直接接触的实施例。此外,本公开可在多个示例中重复附图标记和/或字母。这种重复是为了简单和清楚地表述,其本身并不规定所讨论的多种实施例和/或配置之间的关系。
在下文中,将详细讨论本公开的实施例。然而,应当理解的是,本公开提供许多可应用的概念,这些概念可以在各种各样的特定背景下实施。所讨论的具体实施例仅仅是说明性的,而不限制本公开的范围。
本公开提供一种包括ESD保护装置的半导体装置结构。ESD保护装置的尺寸可以小于工作装置的尺寸,从而防止工作装置被击穿。ESD保护装置和工作装置可以是HEMT,使得ESD保护装置和工作装置之间的距离路径相对较短,从而改进保护效果。
图1是根据本公开的一些实施例的电路1的示意性视图。本公开的电路1可以应用于HEMT装置、特别是低压HEMT装置、高压HEMT装置以及射频(RF)HEMT装置中,但是不限于此。
电路1可以包括装置11和装置12。
装置11可以包括工作装置。装置11可以被配置为发送数据信号。数据信号可以包括模拟信号。数据信号可以包括数字信号。数据信号可以包括射频(RF)信号。装置11可以被配置为发送功率信号。装置11可以是HEMT。装置11可以是HBT。装置11可以是HFET。装置11可以是MODFET。
装置11可以包括端子111、端子112和端子113。
端子111可以对应于半导体装置结构的栅极。端子111可以电联接到端子V1。端子111可以可以电联接到装置12的端子(例如,端子123)。端子V1可以联接到电源。端子V1可以联接到有源装置。有源装置可以包括晶体管。有源装置可以包括二极管。端子V1可以联接到无源装置。无源装置可以包括电容器。无源装置可以包括电阻器。无源装置可以包括电感器。
端子112可以对应于半导体装置结构的源电极。端子112可以电联接到端子V2。端子112可以电联接到装置12的端子(例如,端子122)。端子V2可以联接到外部装置。外部装置可以包括有源装置。装置可以包括无源装置。
端子113可以对应于半导体装置结构的漏电极。端子113可以电联接到端子V3。端子V3可以联接到外部装置。
装置12可以包括静电放电(ESD)保护装置。装置12可以电联接到装置11。装置12可以被配置为保护装置11免受静电放电的影响。装置12可以是HEMT。装置12可以是HBT。装置12可以是HFET。装置12可以是MODFET。
装置12可以包括端子121、端子122和端子123。
端子121可以对应于半导体装置结构的栅极。端子121可以电联接到端子V4。端子V4可以电连接到地。端子V4可以浮置。
端子122可以对应于半导体装置结构的源电极。端子122可以电联接到端子V2。端子122可以电联接到装置11的端子112。
端子123可以对应于半导体装置结构的漏电极。端子123可以电联接到端子V1。端子123可以联接到装置11的端子111。
图2A是根据本公开的一些实施例的半导体装置结构2a的截面图。
半导体装置结构2a可以包括衬底20、缓冲层21、氮化物半导体层22、氮化物半导体层23和氮化物半导体层24a、氮化物半导体层24b以及电极25a、25b、26a、26b、27a和27b。
衬底20可以包括但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其他半导体材料。衬底20可以包括但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。衬底20可以包括区域20a。在区域20a中所示的结构可以对应于电路1的装置11。区域20a中所示的结构可以对应于图1中所示的装置11。衬底20可以包括区域20b。区域20b中所示的结构可以对应于电路1的装置12。区域20b中所示的结构可以对应于图1中所示的装置12。
缓冲层21可以设置在衬底20上。缓冲层21可以被配置为减少由于衬底20和氮化物半导体层22之间的位错引起的缺陷。缓冲层21可以包括但不限于诸如AlN、AlGaN等的氮化物。
氮化物半导体层22可以设置在缓冲层21上。氮化物半导体层22可以包括III-V族层。氮化物半导体层22可以包括但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中a+b≤1。III族氮化物进一步包括但不限于,例如化合物AlaGa(1-a)N,其中a≤1。氮化物半导体层22可以包括氮化镓(GaN)层。GaN具有约3.4eV的带隙。氮化物半导体层22的范围可以是但不限于从约0.5μm至约10μm。
氮化物半导体层23可以设置在氮化物半导体层22上。氮化物半导体层23可以包括III-V族层。氮化物半导体层23可以包括但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中a+b≤1。III族氮化物可以进一步包括但不限于,例如化合物AlaGa(1-a)N,其中a≤1。氮化物半导体层23可以具有大于氮化物半导体层22的带隙的带隙。氮化物半导体层23可以包括氮化铝镓(AlGaN)层。AlGaN的带隙约为4.0eV。氮化物半导体层23的厚度范围可以是但不限于,约10nm至约100nm。
在氮化物半导体层23和氮化物半导体层22之间形成异质结,并且异质结的极化形成氮化物半导体层22中的二维电子气(2DEG)。2DEG可以形成在氮化物半导体层22中并且与氮化物半导体层23相邻。
氮化物半导体层24a(或耗尽层)可以设置在氮化物半导体层23上。氮化物半导体层24a可以设置在衬底20的区域20a上。氮化物半导体层24a可以与氮化物半导体层23直接接触。氮化物半导体层24a可以掺杂有杂质。氮化物半导体层24a可以包括p型掺杂剂。可以设想的是,氮化物半导体层24a可以包括p掺杂的GaN层、p掺杂的AlGaN层、p掺杂的AlN层或其它合适的III-V族层。p型掺杂剂可以包括镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层24a可以被配置为控制氮化物半导体层22中的2DEG的浓度。氮化物半导体层24a可以用于耗尽氮化物半导体层24a下方的2DEG。
氮化物半导体层24b(或耗尽层)可以设置在氮化物半导体层23上。氮化物半导体层24b可以设置在衬底20的区域20b上。氮化物半导体层24b可以与氮化物半导体层23直接接触。氮化物半导体层24a和氮化物半导体层24b可以位于相同的水平高度。氮化物半导体层24b可以掺杂有杂质。氮化物半导体层24b可以包括p型掺杂剂。可以设想的是,氮化物半导体层24b可以包括p掺杂的GaN层、p掺杂的AlGaN层、p掺杂的AlN层或其它合适的III-V族层。p型掺杂剂可以包括镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层24b可被配置为控制氮化物半导体层22中的2DEG的浓度。氮化物半导体层24b可以用于耗尽氮化物半导体层24b下方的2DEG.
电极25a可以设置在氮化物半导体层24a上。电极25a可以设置在衬底20的区域20a上。电极25a可以包括栅极结构。电极25a可以包括栅极导电结构。栅极导电结构可以包括钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和它们的化合物(例如但不限于,氮化钛(TiN)、氮化钽(TaN)、其他导电氮化物或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其它合适的材料。电极25a可以对应于装置11的端子111。电极25a可以对应于图1中所示的端子111。
电极25b可以设置在氮化物半导体层24b上。电极25b可以包括栅极结构。电极25b可以设置在衬底20的区域20b上。电极25a和电极25b可以位于相同的水平高度。电极25b可以包括栅极导电结构。电极25b可以对应于装置12的端子121。电极25b可以对应于图1中所示的端子121。
电极26a(或源电极或源极结构)可以设置在氮化物半导体层23上。电极26a可以设置在衬底20的区域20a上。电极26a可以与氮化物半导体层23接触。电极26a可以包括例如但不限于导电材料。导电材料可以包括金属、合金、掺杂的半导体材料(例如,掺杂的晶体硅)或诸如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN的其它合适的导电材料、或者其它合适的材料。电极26a可以对应于装置11的端子112。电极26a可以对应于图1中所示的端子112。
电极26b(或源电极或源极结构)可以设置在氮化物半导体层23上。电极26b可以设置在衬底20的区域20b上。电极26b可以与氮化物半导体层23接触。电极26b可以包括例如但不限于导电材料。电极26a和电极26b可以位于相同的水平高度。电极26b可以对应于装置12的端子122。电极26b可以对应于图1所示的端子122。
电极27a(或漏电极或漏极结构)可以设置在氮化物半导体层23上。电极27a可以设置在衬底20的区域20a上。电极27a可以与氮化物半导体层23接触。电极27a可以包括例如但不限于导电材料。电极27a可以对应于装置11的端子113。电极27a可以对应于图1所示的端子113。
电极27b(或漏电极或漏极结构)可以设置在氮化物半导体层23上。电极27b可以设置在衬底20的区域20b上。电极27b可以与氮化物半导体层23接触。电极27b可以包括例如但不限于导电材料。电极27a和电极27b可以位于相同的水平高度。电极27b可以对应于装置12的端子123。电极27b可以对应于图1所示的端子123。
电极26a和电极27a可以设置在电极25a的相对的两侧。电极25a可以设置在电极26a和电极27a之间。尽管在图2A中电极26a和电极27a设置在电极25a的相对的两侧,但根据设计要求,电极25a、电极26a和电极27a在本公开的其他实施例中还可以具有不同的配置。
尽管在图2A中未示出,但可以设想的是,电极26a可以在本申请的一些其它实施例中变化或改变。尽管在图2A中未示出,但可以设想的是,电极26b的结构可以在本申请的一些其它实施例中变化或改变。尽管在图2A中未示出,但可以设想的是,电极27a的结构可以在本申请的一些其它实施例中变化或改变。尽管未在图2A中示出,但可以设想的是,电极27b的结构可以在本申请的一些其它实施例中变化或改变。例如,电极26a的一部分可以位于氮化物半导体层22中或在氮化物半导体层22中延伸。电极26b的一部分可以位于氮化物半导体层22中或在氮化物半导体层22中延伸。电极27a的一部分可以位于氮化物半导体层22中或在氮化物半导体层22中延伸。电极27b的一部分可以位于氮化物半导体层22中或在氮化物半导体层22中延伸。电极26a可以设置在氮化物半导体层22上。电极26b可以设置在氮化物半导体层22上。电极27a可以设置在氮化物半导体层22上。电极27b可以设置在氮化物半导体层22上。电极26a可以穿透氮化物半导体层23以接触氮化物半导体层22。电极26b可以穿透氮化物半导体层23以接触氮化物半导体层22。电极27a可以穿透氮化物半导体层23以接触氮化物半导体层22。电极27b可以穿透氮化物半导体层23以接触氮化物半导体层22。
装置11的尺寸可以与装置12的尺寸不同。装置11的尺寸(例如,宽度、长度或表面积)可以大于装置12的尺寸。例如,装置11的端子111的尺寸可以大于装置12的端子121的尺寸。如图2A所示,电极25a可以具有尺寸W1。电极25b可以具有尺寸W2。尺寸W1可以大于尺寸W2。尺寸W1和尺寸W2之间的比率可以在约2至约10的范围内,例如2、3、4、5、6、7、8、9或10。如本文中所使用的,尺寸可指宽度、长度、表面积或体积。
氮化物半导体层24a可以具有尺寸W3。氮化物半导体层24b可以具有尺寸W4。尺寸W3可以大于尺寸W4。尺寸W3和尺寸W4之间的比率可以在约2至约10的范围内,例如2、3、4、5、6、7、8、9或10。装置(例如11)的击穿电压可以取决于氮化物半导体层24a的尺寸W3。装置(例如12)的击穿电压可以取决于氮化物半导体层24b的尺寸W4。装置11的击穿电压可以不同于装置12的击穿电压。装置11的击穿电压可以超过装置12的击穿电压。
电极26a和氮化物半导体层24a可以具有距离D1。电极27a和氮化物半导体层24a可以具有距离D2。电极26b和氮化物半导体层24b可以具有距离D3。电极27b和氮化物半导体层24b可以具有距离D4。
在一些情况下,氮化物半导体层24a、电极25a、26a和27a可以应用于高压装置中。距离D1可以不同于距离D2。距离D1可以小于距离D2。距离D2和距离D1之间的比率可以在约5至约15的范围内,例如5、6、7、8、9、10、11、12、13、14或15。
距离D1可以大于距离D3。距离D1和距离D3之间的比率可以在约1.1至约5的范围内,例如1.1、2、3、4或5。距离D1可以基本上等于距离D3。
距离D2可以大于距离D4。
在一些情况下,氮化物半导体层24b、电极25b、26b和27b可以被配置为用作ESD保护装置。距离D3可以基本上等于距离D4。
电极26a和电极27a之间可以具有距离D5。电极26b和电极27b之间可以具有距离D6。距离D5可以大于距离D6。距离D5和距离D6之间的比率可以在约5至约10的范围内,例如5、6、7、8、9或10。
由于装置12的尺寸小于装置11的尺寸。装置12可以具有较小的击穿电压。当施加到装置11的电压超过预定值时,信号可以通过装置12。在这种情况下,信号路径可以不通过装置11。因此,装置12可以用作ESD保护装置。装置11和装置12两者可以集成到包括GaN/AlGaN的半导体装置结构中,从而增强ESD保护装置的性能。在比较性示例中,工作装置是HEMT,并且ESD保护装置是通过电路板联接到工作装置的外部装置,从而导致相对较长的传输路径。相对较长的传输路径可能对ESD保护装置的性能产生不利影响,从而降低半导体装置结构的性能。当装置11和装置12的尺寸的比例处于所述范围内时,可以优化半导体装置结构1a的电气特性。
图2B是根据本公开的一些实施例的半导体装置结构2b的截面图。除了距离D2可以与距离D1基本上相同之外,半导体装置结构2b可以具有与半导体装置结构2a的结构类似的结构。电极25a和电极26a可以之间的距离D1可以等于电极25a和电极27a之间的距离D2。
图2C是根据本公开的一些实施例的半导体装置结构2c的截面图。除了距离D3可以大于距离D1之外,半导体装置结构2c可以具有与半导体装置结构2a的结构类似的结构。距离D3可以小于距离D2。距离D3可以与距离D4基本上相同。电极25b和电极26b之间的距离D3可以等于电极25b和电极27b之间的距离D4。距离D4可以大于距离D1。距离D5可以大于距离D6。
图2D是根据本公开的一些实施例的半导体装置结构2d的截面图。除了距离D3可以小于距离D4之外,半导体装置结构2d可以具有与半导体装置结构2a的结构类似的结构。电极25b和电极27b之间的距离D4可以大于电极25b和电极26b之间的距离D3。距离D4可以大于距离D1。距离D4可以小于距离D2。
图3是根据本公开的一些实施例的电路3和信号路径的示意性视图。电路3可以与电路1相同或类似。
电路3可以提供信号路径C。信号路径C可以从端子V1传递到端子V3。信号路径C可以通过装置11。信号路径C可以通过装置11的端子111。信号路径C可以通过端子113。
电路3可以提供信号路径D。信号路径D可以从端子V1传递到端子V2。信号路径D可以通过装置12。信号路径D可以通过装置12的端子123。信号路径D可以通过装置12的端子122。信号路径D可以不通过装置11。
当施加到装置11的电压低于预定值时,电路3可以提供信号路径C。信号路径C可以不通过装置12。信号路径C可以便于装置11的操作。
当施加到装置11的电压超过预定值时,电路3可以提供可以防止装置11被击穿的的信号路径D。
图4是根据本公开的一些实施例的电路4的示意性视图。
电路4可以包括装置41和装置42。装置41可以用作工作装置。装置42可以用作ESD保护装置。装置42可以包括两个或更多个HEMT。装置42可以包括HEMT 421、422、423、424、425和426。HEMT 421、422、423、424和425可以电串联连接。HEMT 426可以并联电连接到HEMT421、422、423、424和425。装置42可以包括电阻器427。电阻器427可以电连接到HEMT 425的漏极端子(或源极端子)。电阻器427可以是电连接到HEMT 426的漏极端子(或源极端子)。装置42可被配置为保护装置41免受静电放电的影响。HEMT 421、422、423、424、425和426中的每一个的尺寸可以基本上等于装置41的尺寸。与装置12相比,装置42可以具有相对较大的尺寸。
如本文所使用的,为了便于描述,如附图中所示,本文中可以使用诸如“之下”、“下方”、“下部”、“之上”、“上部”、“上方”、“左侧”和“右侧”等空间相对术语来描述一个元件或特征相对于另一元件或特征的关系。除了附图中所示的方向之外,这些空间相对术语旨在涵盖在使用或操作中的装置的不同方向。设备可以以其他方式(旋转80度或其他方式)被定向,并且相应地,在本文中使用的空间相对描述项可以被同样地解释。应当理解的是,当一个元件被指“连接到”或“联接到”另一元件时,该元件可以直接连接到或联接到另一元件,或者可以存在中间元件。
如本文所使用的,术语“近似”、“大体上”、“基本”和“约”用于描述和说明微小的变化。当与事件或环境相关联时,这些术语可以指事件或环境精确出现的情况,也可以指事件和环境近似出现的情况。如本文中所使用的,关于给定值或范围,术语“约”通常指在给定值或范围的±10%、±5%、±1%或±0.5%内。范围在此可以表示为从一个端点到另一端点或在两个端点之间。除非另有规定,本文公开的所有范围均包括端点。术语“基本共面”可以指两个表面沿同一平面的距离在微米(μm)以内,例如沿同一平面的距离在10μm、5μm、1μm或0.5μm以内。当提及数值或特性“基本”相同时,该术语可以指数值在平均值的±10%、±5%、±1%或±0.5%的范围内。
在上文中,简要描述了本公开的几个实施例的特征和细节方面。本公开中描述的实施例可以容易地用作设计或修改其他过程和结构的基础,以实现本文引入的实施例的相同或相似的目的和/或获得相同或相似的优点。这样的等效构造不脱离本公开的精神和范围,并且可以在不脱离本公开的精神和范围的情况下进行各种变化、替换和修改。

Claims (28)

1.一种半导体装置结构,包括:
衬底,具有第一区域和第二区域;
第一氮化物半导体层,设置在所述衬底的第一区域和第二区域上;
第二氮化物半导体层,设置在所述第一氮化物半导体层上并且具有比所述第一氮化物半导体层的带隙大的带隙;
第三氮化物半导体层,掺杂有杂质并且设置在所述第二氮化物半导体层和所述衬底的第一区域上;
第一栅极结构,设置在所述第三氮化物半导体层上;
第四氮化物半导体层,掺杂有杂质并且设置在所述第二氮化物半导体层和所述衬底的第二区域上;
第二栅极结构,设置在所述第四氮化物半导体层上,
其中,所述第三氮化物半导体层的第一宽度不同于所述第四氮化物半导体层的第二宽度。
2.根据权利要求1所述的半导体装置结构,其中,所述第一氮化物半导体层、所述第二氮化物半导体层、所述第三氮化物半导体层和所述第一栅极结构包括在工作装置中,所述第一氮化物半导体层、所述第二氮化物半导体层、所述第三氮化物半导体层和所述第二栅极结构包括在静电放电(ESD)保护装置中,并且其中,所述ESD保护装置电联接到所述工作装置。
3.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第一宽度大于所述第二宽度。
4.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述工作装置进一步包括第一端子和第二端子,并且所述第一栅极结构和所述第一端子之间的第一距离不同于所述第一栅极结构和所述第二端子之间的第二距离。
5.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD保护装置进一步包括第三端子和第四端子,所述第二栅极结构和所述第三端子之间的第三距离基本上等于所述第二栅极结构和所述第四端子之间的第四距离。
6.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第三距离小于所述第一距离和所述第二距离。
7.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD保护装置的第三端子电联接到所述工作装置的第一栅极结构。
8.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD保护装置的第四端子电联接到所述工作装置的第一端子。
9.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第一距离小于所述第二距离。
10.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD保护装置进一步包括第三端子和第四端子,所述第二栅极结构和所述第三端子之间的第三距离不同于所述第二栅极结构和所述第四端子之间的第四距离。
11.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第一栅极结构的第三宽度不同于所述第二栅极结构的第四宽度。
12.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD保护装置进一步包括第三端子和第四端子,所述第一端子和所述第二端子之间的第五距离大于所述第三端子和所述第四端子之间的第六距离。
13.一种制造半导体装置结构的方法,包括:
设置衬底,所述衬底具有第一区域和第二区域;
在所述衬底的第一区域和第二区域上形成第一氮化物半导体层;
在所述第一氮化物半导体层上形成第二氮化物半导体层,其中,所述第二氮化物半导体层具有比所述第一氮化物的带隙大的带隙;
在所述第二氮化物半导体层和所述衬底的第一区域上形成第三氮化物半导体层,其中,所述第三氮化物半导体层掺杂有杂质;以及
在所述第二氮化物半导体层和所述衬底的第二区域上形成第四氮化物半导体层,其中,所述第四氮化物半导体层掺杂有杂质,
其中,所述第三氮化物半导体层的第一宽度不同于所述第四氮化物半导体层的第二宽度。
14.根据权利要求13所述的方法,进一步包括:
在所述第三氮化物半导体层上形成第一栅极结构;以及
在所述第四氮化物半导体层上形成第二栅极结构,其中,所述第一栅极结构的第三宽度不同于所述第二栅极结构的第四宽度。
15.根据前述权利要求中的任一项所述的方法,其中,所述第一氮化物半导体层、所述第二氮化物半导体层和所述第三氮化物半导体层和所述第一栅极结构包括在工作装置中,所述第一氮化物半导体层、所述第二氮化物半导体层、所述第三氮化物半导体层和所述第二栅极结构包括在静电放电(ESD)保护装置中,并且其中,所述ESD保护装置电联接到所述工作装置。
16.根据前述权利要求中的任一项所述的方法,进一步包括:
形成所述工作装置的第一端子和第二端子,其中,所述第一栅极结构和所述第一端子之间的第一距离不同于所述第一栅极结构和所述第二端子之间的第二距离。
17.根据前述权利要求中的任一项所述的方法,进一步包括:
形成所述工作装置的第一端子和第二端子,其中所述第一栅极结构和所述第一端子之间的第一距离基本上等于所述第一栅极结构和所述第二端子之间的第二距离。
18.根据前述权利要求中的任一项所述的方法,进一步包括:
形成所述ESD保护装置的第三端子和第四端子,其中,所述第二栅极结构和所述第三端子之间的第三距离基本上等于所述第二栅极结构与所述第四端子之间的第四距离。
19.根据前述权利要求中的任一项所述的方法,进一步包括:
形成所述ESD保护装置的第三端子和第四端子,其中,所述第二栅极结构和所述第三端子之间的第三距离不同于所述第二栅极结构和所述第四端子之间的第四距离。
20.根据前述权利要求中的任一项所述的方法,进一步包括:
形成所述工作装置的第一端子和第二端子;以及
形成所述ESD保护装置的第三端子和第四端子,其中,所述第一端子和所述第二端子之间的第五距离大于所述第三端子和所述第四端子之间的第六距离。
21.一种半导体装置结构,包括:
工作装置;
静电放电(ESD)保护装置,电联接到所述工作装置并且被配置为保护所述工作装置免受静电放电的影响,其中,所述ESD保护装置包括:
衬底;
第一氮化物半导体层,设置在所述衬底上;
第二氮化物半导体层,设置在所述第一氮化物半导体层上并且具有比所述第一氮化物半导体层的带隙大的带隙;
第三氮化物半导体层,掺杂有杂质并且设置在所述第二氮化物半导体层上;
第一栅极结构,设置在所述第三氮化物半导体层上。
22.根据权利要求21所述的半导体装置结构,其中,所述工作装置包括掺杂有杂质并设置在所述第二氮化物半导体层上的第四氮化物半导体层以及位于所述第四氮化物半导体层上的第二栅极结构。
23.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第三氮化物半导体层的第一宽度小于所述第四氮化物半导体层的第二宽度。
24.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第一栅极结构的第三宽度小于所述第二栅极结构的第四宽度。
25.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述ESD装置进一步包括第一端子,所述第一端子电联接到所述工作装置的第二栅极结构。
26.根据前述权利要求中的任一项所述的半导体装置结构,其中,ESD装置进一步包括第二端子,所述第二端子电联接到所述工作装置的第三端子。
27.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述第一栅极结构和所述第一端子之间的第一距离基本上等于所述第一栅极结构和所述第二端子之间的第二距离。
28.根据前述权利要求中的任一项所述的半导体装置结构,其中,所述工作装置进一步包括第四端子,并且所述第二栅极结构之间和所述第三端子之间的第三距离小于所述第二栅极结构和所述第四端子之间的第四距离。
CN202280043112.8A 2022-08-26 2022-08-26 半导体装置结构和制造半导体装置结构的方法 Pending CN117837293A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/115086 WO2024040563A1 (en) 2022-08-26 2022-08-26 Semiconductor device structures and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN117837293A true CN117837293A (zh) 2024-04-05

Family

ID=90012105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043112.8A Pending CN117837293A (zh) 2022-08-26 2022-08-26 半导体装置结构和制造半导体装置结构的方法

Country Status (2)

Country Link
CN (1) CN117837293A (zh)
WO (1) WO2024040563A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6055799B2 (ja) * 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2024040563A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US11764210B2 (en) Electrostatic protection circuit and electronic device
CN112204751B (zh) 半导体装置结构和其制造方法
US11869887B2 (en) Semiconductor device and manufacturing method thereof
CN111509041A (zh) 半导体器件及其制造方法
US20220375925A1 (en) Semiconductor device and manufacturing method thereof
WO2022126308A1 (en) Semiconductor device and fabrication method thereof
WO2022000472A1 (en) Semiconductor device and fabrication method thereof
WO2020033431A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
US20220399444A1 (en) Semiconductor device and fabrication method thereof
CN115602715A (zh) 一种半导体装置及其形成方法
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
WO2024040563A1 (en) Semiconductor device structures and methods of manufacturing the same
US20220375927A1 (en) Semiconductor device and manufacturing method thereof
CN111613666B (zh) 半导体组件及其制造方法
US20220376097A1 (en) Semiconductor device structures and methods of manufacturing the same
WO2022051932A1 (en) Semiconductor device structures and methods of manufacturing the same
CN112768419A (zh) 一种半导体装置封装
WO2024103247A1 (en) Semiconductor device structure and method of manufacturing the same
WO2024016151A1 (en) Semiconductor device and manufacturing method thereof
CN112368842B (zh) 半导体装置结构和其制造方法
US20220376070A1 (en) Semiconductor device and fabrication method thereof
US20220376101A1 (en) Semiconductor device and fabrication method thereof
WO2024113097A1 (en) Semiconductor device and method for manufacturing the same
WO2024103252A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
CN215496684U (zh) 一种半导体装置封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination