CN117833867A - 非整数倍下采cic滤波器 - Google Patents

非整数倍下采cic滤波器 Download PDF

Info

Publication number
CN117833867A
CN117833867A CN202211185795.9A CN202211185795A CN117833867A CN 117833867 A CN117833867 A CN 117833867A CN 202211185795 A CN202211185795 A CN 202211185795A CN 117833867 A CN117833867 A CN 117833867A
Authority
CN
China
Prior art keywords
stage
integrator
order
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211185795.9A
Other languages
English (en)
Inventor
赵怡波
潘宇
李云
袁逍宇
张震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Juquan Microelectronics Shanghai Co ltd
Original Assignee
Juquan Microelectronics Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juquan Microelectronics Shanghai Co ltd filed Critical Juquan Microelectronics Shanghai Co ltd
Priority to CN202211185795.9A priority Critical patent/CN117833867A/zh
Publication of CN117833867A publication Critical patent/CN117833867A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请涉及数字信号处理，公开了一种非整数倍下采CIC滤波器，基于对CIC积分器的数学推导，将内插升采样后的数据在低频下进行并行计算，实现了在不提高CIC时钟频率的情况下，达到了数据非整数倍下采的需求。本申请通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，并且，并未增加计算复杂度。

Description

非整数倍下采CIC滤波器
技术领域
本申请涉及数字信号处理，特别涉及数字信号多抽样率CIC(Cascade IntegratorComb，级联积分梳状滤波器，简称“CIC”)转换技术。
背景技术
在数字信号处理中，CIC滤波器使用了积分，梳状滤波器级联的方式。CIC滤波器由一对或多对积分-梳状滤波器组成，在抽取CIC中，输入信号依次经过积分，降采样，以及与积分环节数目相同的梳状滤波器。在内插CIC中，输入信号依次经过梳状滤波器，升采样，以及与梳状数目相同的积分环节
然而，现有的下采CIC的基本架构为“积分-下采-微分”，只能实现对数据的整数倍下采滤波，为了实现非整数倍下采的功能，需要对原始数据进行插0处理，然后将插0后的数据送入CIC进行滤波，此时的CIC时钟频率也要跟着插0的倍数进行提高，当上采的倍数超过CIC时钟能提高的上限时，该方法将不再适用。
另一方面，如图1所示，现有的CIC下采技术如下图所示，CIC结构为先积分，然后下采，最后微分。该结构只能实现对数据x(n)的整数倍下采。如果需要实现非整数倍下采，则需要对x(n)先进行插0的上采操作，再进入CIC，那么与此同时，CIC的时钟频率也要相应提高，才能对插0后的更高采样率的数据进行处理。
因此，目前需要一种能够在不需要提高时钟频率就可以实现非整数倍下采CIC的技术。
发明内容
本申请的目的在于提供一种非整数倍下采CIC滤波器，能够不需要提高时钟频率就可以实现非整数倍下采CIC，并且，通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，并且，并未增加计算复杂度。
本申请公开了一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、上采积分器、下采器和微分器，其特征在于，所述P阶积分器包含第一级至第P级积分器,P为大于2的整数，并且，P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)作为P阶积分器的输出,其中，2<L<P，并行输入到所述上采积分器中，所述上采积分器根据P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)直接计算出ML0(n)，ML1(n)，…，ML(I-1)(n)。
在一个优选例中，所述上采积分器中，
x(n)为输入序列：x(0),x(1),x(2),…,x(n)，
S1(n)表示x(n)经过一阶积分后的数据序列，S2(n)表示x(n)经过二阶积分后的数据序列，…，SL(n)表示x(n)经过P阶积分后的数据序列，
M10(n)表示xup(m)一阶积分后的序列的第I×n+1个点，M11(n)表示xup(m)一阶积分后的序列的第I×n+2个点，…，M1(I-1)(n)表示xup(m)一阶积分后的序列的第I×n+I个点，
M20(n)表示xup(m)二阶积分后的序列的第I×n+1个点，M21(n)表示xup(m)二阶积分后的序列的第I×n+2个点，…，M2(I-1)(n)表示xup(m)二阶积分后的序列的第I×n+I个点，
M30(n)表示xup(m)三阶积分后的序列的第I×n+1个点，M31(n)表示xup(m)三阶积分后的序列的第I×n+2个点，…，M3(I-1)(n)表示xup(m)三阶积分后的序列的第I×n+I个点，
则，xup(m)L阶积分后的序列:ML0(n),为xup(m)L阶积分后的序列的第I×n+1个点，ML1(n)表示xup(m)L阶积分后的序列的第I×n+2个点，…，ML(I-1)(n)表示xup(m)L阶积分后的序列的第I×n+I个点，则，递推关系为：
……
通过所述递推关系，将ML0(n)、ML1(n)……ML(I-2)(n)、ML(I-1)(n)用S1(n)、S2(n)……SL-1(n)、SL(n)表示，每当输入一个序列值x(n)，同时算出内插I-1个零后，该I点的L阶积分，从而不需要通过增加时钟进行插零计算。
在一个优选例中，所述上采积分器对积分部分进行变换，将内插升采样后的数据在低频下进行并行计算，以不提高CIC时钟频率的情况下进行数据非整数倍下采。
本申请还公开了一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、下采器和微分器,P为大于2的整数，其特征在于，每一级积分器与对应的分路并延时单元连接，并且，输入序列x(n)，从第一级积分器一阶积分后分支出I个支路，对第一级积分器结果延时，从而以低时钟获取所有第一级积分器输出，将所有第一级积分器输相加后的结果作为第二级一阶积分器的输入，再对第二级一阶积分器后的结果进行延时相加，从而以低时钟获取所有第二级一阶积分器输出，同时作为第三级一阶积分器输入，依次类推至L级一阶积分器，获得最终输出。
在一个优选例中，因插0的性质，第1至I路的一阶积分的输出均为S1(n)，
对第一级积分器一阶积分进行延迟处理相加：
第一路第二级一阶积分器的输入为：
M20(n)＝S1(n)+S1(n-1)+…+S1(n-1)＝1·S1(n)+(I-1)·S1(n-1)
第一路第二级一阶积分器的输入M20(n)经第二级一阶积分器后的输出记为S20(n)
第二路第二级一阶积分器的输入为：
M21(n)＝S1(n)+S1(n)+S1(n-1)…+S1(n-1)
＝2·S1(n)+(I-2)·S1(n-1)
第二路第二级一阶积分器的输入M21(n)经第二级一阶积分器后的输出记为S21(n)
第j路第二级一阶积分器的输入为：
M2(j-1)(n)＝j·S1(n)+(I-j)·S1(n-1)
第j路第二级一阶积分器的输入M2(j-1)(n)经第二级一阶积分器后的输出记为S2(j-1)(n)
对第二级一阶积分器的输出进行延迟处理相加：
第一路第三级一阶积分器的输入为：
M30(n)＝S20(n)+S21(n-1)…+S2(I-1)(n-1)
第一路第三级一阶积分器的输入M30(n)经第三级一阶积分器后的输出记为S30(n)
第二路第三级一阶积分器的输入为：
M31(n)＝S20(n)+S21(n)+S22(n-1)…+S2(I-1)(n-1)
第二路第三级一阶积分器的输入M31(n)经第三级一阶积分器后的输出记为S31(n)
第j路第三级一阶积分器的输入为：
M3(j-1)(n)＝S20(n)+…+S2(j-1)(n)+S2(j)(n-1)+S2(j+1)(n-1)…+S2(I-1)(n-1)
第j路第三级一阶积分器的输入M3(j-1)(n)经第三级一阶积分器后的输出记为S3(j-1)(n)
对第(m-1)级一阶积分器的输出进行延迟处理相加：
第一路第m级一阶积分器的输入为：
Mm0(n)＝S(m-1)0(n)+S(m-1)1(n-1)…+S(m-1)(I-1)(n-1)
第一路第m级一阶积分器的输入Mm0(n)经第m级一阶积分器后的输出记为Sm0(n)
第二路第m级一阶积分器的输入为：
Mm1(n)＝S(m-1)0(n)+S(m-1)1(n)…+S(m-1)(I-1)(n-1)
第二路第m级一阶积分器的输入Mm1(n)经第m级一阶积分器后的输出记为Sm1(n)
则，第j路第m级一阶积分器的输入为：
Mm(j-1)(n)＝S(m-1)0(n)+…+S(m-1)(j-1)(n)+S(m-1)(j)(n-1)+…+S(m-1)(I-1)(n-1)
第j路第m级一阶积分器的输入Mm(j-1)(n)经第m级一阶积分器后的输出记为Sm(j-1)(n)，
其中，各路L级积分的输出即为x(n)内插I-1零值后，经过L级积分的输出值，假设各路L级积分的输出为SLi(n)，(i＝0,1,2,…,I-1)，则推导出SLi(n)与x(n)间的传递函数；并且，
通过所述传递函数，输入x(n)就能计算出各路L级积分的输出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n)。
在一个优选例中，从各路L级积分的输出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n)中确定抽取点进行后续P阶微分运算。
在一个优选例中，抽取点位置根据设计时选取的下采系数确定，并且与通过增加时钟抽取的值一致。
本申请实施方式具有以下技术效果：
能够不需要提高时钟频率就可以实现非整数倍下采CIC，并且，通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，并且，并未增加计算复杂度。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是现有的CIC下采技术示意图；
图2是根据本申请第二实施方式的非整数倍下采CIC滤波器的各个积分器示意图；
图3是根据本申请第三实施方式的非整数倍下采CIC的方法中得到的改进的多抽样率转换器示意图；
图4根据本申请的非整数倍下采CIC滤波器的另一个例子的示意图；
图5根据本申请的非整数倍下采CIC滤波器的另一个例子的示意图；
图6是传统分数抽样率CIC滤波结构示意图；
图7是本申请的非整数倍下采CIC滤波器与现有技术的输出序列波形对比示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
下面概要说明本申请的部分创新点：
本申请的发明人通过多年的深入研究发现，在数字信号处理中，经常要用到CIC滤波器实现变速率采样技术，一般思路为，对原始数据进行插0操作，达到上采的目的，然后使用CIC滤波器下采，这样就实现了变速率采样。其中上采操作，导致原数据采样率成倍提升，那么CIC滤波器的时钟频率也要相应提升，才能实现对更高采样率的数据的处理。但是当CIC滤波器的时钟频率由于某些限制，无法提高时候，上述方法将无法直接实现。基于该需求，本申请的发明人创造性地提出了新的非整数倍下采CIC的实现方法，并且不需要提高CIC的时钟频率。其中，基于对CIC积分器的数学推导，将内插升采样后的数据在低频下进行并行计算，实现了在不提高CIC时钟频率的情况下，达到了数据非整数倍下采的需求。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
第一实施例
本申请的第一实施方式涉及一种非整数倍下采CIC滤波器，该非整数倍下采CIC滤波器包括：依次相连的P阶积分器、上采积分器、下采器和微分器,P为大于2的整数。其中，对于积分器，其基本技术构思在于：将内插升采样后的数据在低频下进行并行计算，以在不提高CIC时钟频率的情况下进行数据非整数倍下采。
上述“低频”是相对于插0后的速率而言的，将插0后的数据定义为“高频”，那么插0前的数据，就是“低频”。并不是指某一个特定频率点或频率段。
下面将对积分器的实现手段进行详细的解释说明。
如图2所示，将图1中P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)作为P阶积分器的输出,其中，2<L<P，并行输入到上采积分器中，上采积分器为本方案提出的核心方法，能够根据S1(n),S2(n),…,SL(n)直接计算出ML0(n)，ML1(n)，…，ML(I-1)(n)。
接下来介绍该上采积分器实现方法，对CIC滤波器的积分部分进行推导：
假设x(n)为输入序列：x(0),x(1),x(2),…,x(n)，S1(n)表示x(n)经过一阶积分后的数据序列，S2(n)表示x(n)经过二阶积分后的数据序列，…，SL(n)表示x(n)经过L阶积分后的数据序列。x(n)各阶积分序列之间的关系如下：
……
x(n)内插I-1个0后新序列xup(m)如下：x(0),0,0,…,0,x(1),0,0,…,0,…,x(n),0,0,…,0。
M10(n)表示xup(m)一阶积分后的序列的第I×n+1个点，M11(n)表示xup(m)一阶积分后的序列的第I×n+2个点，…，M1(I-1)(n)表示xup(m)一阶积分后的序列的第I×n+I个点，各序列与SL(n)关系是：
M10(n)＝M11(n)＝M12(n)＝…＝M1(I-1)(n)＝S1(n)
M20(n)表示xup(m)二阶积分后的序列的第I×n+1个点，M21(n)表示xup(m)二阶积分后的序列的第I×n+2个点，…，M2(I-1)(n)表示xup(m)二阶积分后的序列的第I×n+I个点，各序列与SL(n)关系是：
……
M30(n)表示xup(m)三阶积分后的序列的第I×n+1个点，M31(n)表示xup(m)三阶积分后的序列的第I×n+2个点，…，M3(I-1)(n)表示xup(m)三阶积分后的序列的第I×n+I个点，各序列与SL(n)关系是：
……
依次类推，可以推出xup(m)L阶积分后的序列:ML0(n),为xup(m)L阶积分后的序列的第I×n+1个点，ML1(n)表示xup(m)L阶积分后的序列的第I×n+2个点，…，ML(I-1)(n)表示xup(m)L阶积分后的序列的第I×n+I个点，那么
……
通过递推关系，可以将ML0(n)、ML1(n)……ML(I-2)(n)、ML(I-1)(n)用S1(n)、S2(n)……SL-1(n)SL(n)表示，每当输入一个序列值x(n)，就可以同时算出内插I-1个零后，这I点的L阶积分，不需要通过增加时钟进行插零计算。
得到插零后I点的L阶积分值ML0(n)、ML1(n)……ML(I-2)(n)、ML(I-1)(n)，参考方案一种所述的下采器，实现D倍下采，进而进行后续微分运算。
为了能够更好地理解本申请的技术方案，下面结合一个具体的例子来进行说明，该例子中罗列的细节主要是为了便于理解，不作为对本申请保护范围的限制。
在本例子的积分器中，以输入序列x(n)的采样频率1.6384MHz，内插因子I＝3，抽取因子D＝320为例，介绍基于方法二实现变分数抽样率CIC滤波的方法。x(n)经过一阶积分后的数据序列x(n)经过二阶积分后的数据序列/>x(n)经过三阶积分后的数据序列/>
由前文所述，可以推导出：
M30(n)＝9S3(n-2)+9S2(n-1)+S1(n)
M31(n)＝9S3(n-2)+12S2(n-1)+3S1(n)
M32(n)＝9S3(n-1)+6S2(n)
按照推导出三阶积分后的各点序列表达式，得到改进的多抽样率转换器的原理图，如图4所示。
根据上述实施例的CIC滤波器，能够不需要提高时钟频率就可以实现非整数倍下采CIC，并且，通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，并且，并未增加计算复杂度。
第二实施例
本申请的第二实施方式涉及一种非整数倍下采CIC的方法，如图2所示，该非整数倍下采CIC滤波器包括：依次相连的P阶积分器、下采器和微分器,P为大于2的整数，每一级积分器与对应的分路并延时单元连接。其中，对于积分器，其基本技术构思在于：将内插升采样后的数据在低频下进行并行计算，以在不提高CIC时钟频率的情况下进行数据非整数倍下采，进一步的，在积分器中，将输入序列x(n)、内插因子为I的内插器、P阶积分器进行重构。
下面将对积分器的实现手段进行详细的解释说明。
第三实施方式的技术构思如下：将输入序列x(n)、内插因子为I的内插器、L级积分器进行重构。
输入序列x(n)，从第一级积分器一阶积分后分支出I个支路，对第一级积分器结果延时，以此能以低时钟获取所有第一级积分器输出。将相加后的结果作为第二级一阶积分器的输入，再对第二级一阶积分器后的结果进行延时相加，能以低时钟获取所有第二级一阶积分器输出，同时作为第三级一阶积分器输入，依次类推至P级一阶积分器，,其中，2<L<P获得最终输出。
本实施方式提出的结构如图3所示。
因插0的性质，第1至I路的一阶积分的输出均为S1(n)。
对第一级积分器一阶积分进行延迟处理相加：
第一路第二级一阶积分器的输入为：
M20(n)＝S1(n)+S1(n-1)+…+S1(n-1)＝1·S1(n)+(I-1)·S1(n-1)
M20(n)经第二级一阶积分器后的输出记为S20(n)
第二路第二级一阶积分器的输入为：
M21(n)＝S1(n)+S1(n)+S1(n-1)…+S1(n-1)
＝2·S1(n)+(I-2)·S1(n-1)
M21(n)经第二级一阶积分器后的输出记为S21(n)
第j路第二级一阶积分器的输入为：
M2(j-1)(n)＝j·S1(n)+(I-j)·S1(n-1)
M2(j-1)(n)经第二级一阶积分器后的输出记为S2(j-1)(n)
对第二级一阶积分器的输出进行延迟处理相加：
第一路第三级一阶积分器的输入为：
M30(n)＝S20(n)+S21(n-1)…+S2(I-1)(n-1)
M30(n)经第三级一阶积分器后的输出记为S30(n)
第二路第三级一阶积分器的输入为：
M31(n)＝S20(n)+S21(n)+S22(n-1)…+S2(I-1)(n-1)
M31(n)经第三级一阶积分器后的输出记为S31(n)
第j路第三级一阶积分器的输入为：
M3(j-1)(n)＝S20(n)+…+S2(j-1)(n)+S2(j)(n-1)+S2(j+1)(n-1)…+S2(I-1)(n-1)
M3(j-1)(n)经第三级一阶积分器后的输出记为S3(j-1)(n)
对第(m-1)级一阶积分器的输出进行延迟处理相加：
第一路第m级一阶积分器的输入为：
Mm0(n)＝S(m-1)0(n)+S(m-1)1(n-1)…+S(m-1)(I-1)(n-1)
Mm0(n)经第m级一阶积分器后的输出记为Sm0(n)
第二路第m级一阶积分器的输入为：
Mm1(n)＝S(m-1)0(n)+S(m-1)1(n)…+S(m-1)(I-1)(n-1)
Mm1(n)经第m级一阶积分器后的输出记为Sm1(n)
第j路第m级一阶积分器的输入为：
Mm(j-1)(n)＝S(m-1)0(n)+…+S(m-1)(j-1)(n)+S(m-1)(j)(n-1)+…+S(m-1)(I-1)(n-1)
Mm(j-1)(n)经第m级一阶积分器后的输出记为Sm(j-1)(n)
各路L级积分的输出即为x(n)内插I-1零值后，经过L级积分的输出值，假设各路L级积分的输出为SLi(n)，(i＝0,1,2,…,I-1)，可推导出SLi(n)与x(n)间的传递函数。
通过传递函数，输入x(n)就能计算出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n),从中确定抽取点进行后续P阶微分运算，具体抽取点位置结合设计时选取的下采系数进行确定，与通过增加时钟抽取的值一致即可。
为了能够更好地理解本申请的技术方案，下面结合一个具体的例子来进行说明，该例子中罗列的细节主要是为了便于理解，不作为对本申请保护范围的限制。
在本例子中，以内插因子I＝3，抽取因子D＝320，CIC抽取滤波器为3阶级联为例，介绍基于特殊多相结构实现变分数抽样率CIC滤波。
根据前述步骤，现对内插器和积分器进行重构，根据关系式，第一路第二级积分器的输入M20(n)＝S1(n)+S1(n-1)+S1(n-1)＝S1(n)+2·S1(n-1)，第二路第二级积分器的输入M21(n)＝2S1(n)+S1(n-1)，第三路第二级积分的输入M22(n)＝3S1(n)；第一路第二级积分器的输出为S20(n)，第二路第二级积分器的输出S21(n)，第三路第二级积分的输出S22(n)；
第一路第三级积分器的输入M30(n)＝S20(n)+S21(n-1)+S22(n-1)，第二路第三级积分器的输入M31(n)＝S20(n)+S21(n)+S22(n-1)，第三路第三级积分的输入M32(n)＝S20(n)+S21(n)+S22(n)，第一路第三级积分器的输出为S30(n)，第二路第三级积分器的输入S31(n)，第三路第三级积分的输入S32(n)，重构后结构如图5所示。
根据图5，推导出S30(n)、S31(n)、S32(n)分别与x(n)传递函数用于计算：
那么S30(n)＝x(n)+7x(n-1)+x(n-2)+3S30(n-1)-3S30(n-2)+S30(n-3)；
那么S31(n)＝3x(n)+6x(n-1)+3S31(n-1)-3S31(n-2)+S31(n-3)；
那么S32(n)＝6x(n)+3x(n-1)+3S32(n-1)-3S32(n-2)+S32(n-3)；
第一实施方式是与本实施方式相对应的方法实施方式，第一实施方式中的技术细节，例如下采方法，可以应用于本实施方式，本实施方式中的技术细节也可以应用于第一实施方式。
根据上述实施例的CIC滤波器，能够不需要提高时钟频率就可以实现非整数倍下采CIC，并且，通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，并且，并未增加计算复杂度。
第一和第二实施例具有的有益效果：
通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系数的可变性，另外并未增加计算复杂度，因为最终的目的是推导出SLi(n)与x(n)的传递函数，根据上图结构可知，计算的复杂度最终还是取决于积分的次数。
需指出，在第一和第二实施例中，在数学上完全等价，因此输入输出也一样，因此，仅以第一实施例进行测试。
以1.6384MHz作为采样频率，60Hz基波信号叠加0.2％的直流信号和20％的3次谐波作为输入序列，分别通过图6所示的传统分数抽样率CIC滤波结构和本发明实现的非整数倍下采CIC滤波器结构，得到两组输出序列，图7是输出序列波形对比，二者结果完全一致。
第一和第二实施例中，通过将内插器和积分器重构，避免了插零操作，从而避免需要增加额外的时钟，其次保留了下采系的可变性，另外并未增加计算复杂度，因为最终的目的是推导出SLi(n)与x(n)的传递函数，根据上图结构可知，计算的复杂度最终还是取决于积分的次数。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本申请提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，在阅读了本申请的上述公开内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。

Claims (7)

1.一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、上采积分器、下采器和微分器，其特征在于，所述P阶积分器包含第一级至第P级积分器,P为大于2的整数，并且，P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)作为P阶积分器的输出,其中，2<L<P，并行输入到所述上采积分器中，所述上采积分器根据P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)直接计算出ML0(n)，ML1(n)，…，ML(I-1)(n)。
2.如权利权要1所述的非整数倍下采CIC滤波器，其特征在于，所述上采积分器中，
x(n)为输入序列：x(0),x(1),x(2),…,x(n)，
S1(n)表示x(n)经过一阶积分后的数据序列，S2(n)表示x(n)经过二阶积分后的数据序列，…，SL(n)表示x(n)经过P阶积分后的数据序列，
M10(n)表示xup(m)一阶积分后的序列的第I×n+1个点，M11(n)表示xup(m)一阶积分后的序列的第I×n+2个点，…，M1(I-1)(n)表示xup(m)一阶积分后的序列的第I×n+I个点，
M20(n)表示xup(m)二阶积分后的序列的第I×n+1个点，M21(n)表示xup(m)二阶积分后的序列的第I×n+2个点，…，M2(I-1)(n)表示xup(m)二阶积分后的序列的第I×n+I个点，
M30(n)表示xup(m)三阶积分后的序列的第I×n+1个点，M31(n)表示xup(m)三阶积分后的序列的第I×n+2个点，…，M3(I-1)(n)表示xup(m)三阶积分后的序列的第I×n+I个点，
则，xup(m)L阶积分后的序列:ML0(n),为xup(m)L阶积分后的序列的第I×n+1个点，ML1(n)表示xup(m)L阶积分后的序列的第I×n+2个点，…，ML(I-1)(n)表示xup(m)L阶积分后的序列的第I×n+I个点，则，递推关系为：
……
通过所述递推关系，将ML0(n)、ML1(n)……ML(I-2)(n)、ML(I-1)(n)用S1(n)、S2(n)……SL-1(n)、SL(n)表示，每当输入一个序列值x(n)，同时算出内插I-1个零后，该I点的L阶积分，从而不需要通过增加时钟进行插零计算。
3.如权利要求2所述的非整数倍下采CIC滤波器，其特征在于，所述上采积分器对积分部分进行变换，将内插升采样后的数据在低频下进行并行计算，以不提高CIC时钟频率的情况下进行数据非整数倍下采。
4.一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、下采器和微分器,P为大于2的整数，其特征在于，每一级积分器与对应的分路并延时单元连接，并且，输入序列x(n)，从第一级积分器一阶积分后分支出I个支路，对第一级积分器结果延时，从而以低时钟获取所有第一级积分器输出，将所有第一级积分器输相加后的结果作为第二级一阶积分器的输入，再对第二级一阶积分器后的结果进行延时相加，从而以低时钟获取所有第二级一阶积分器输出，同时作为第三级一阶积分器输入，依次类推至L级一阶积分器，获得最终输出。
5.如权利要求4所述的非整数倍下采CIC滤波器，其特征在于，因插0的性质，第1至I路的一阶积分的输出均为S1(n)，
对第一级积分器一阶积分进行延迟处理相加：
第一路第二级一阶积分器的输入为：
M20(n)＝S1(n)+S1(n-1)+…+S1(n-1)＝1·S1(n)+(I-1)·S1(n-1)
第一路第二级一阶积分器的输入M20(n)经第二级一阶积分器后的输出记为S20(n)
第二路第二级一阶积分器的输入为：
M21(n)＝S1(n)+S1(n)+S1(n-1)...+S1(n-1)
＝2·S1(n)+(I-2)·S1(n-1)
第二路第二级一阶积分器的输入M21(n)经第二级一阶积分器后的输出记为S21(n)
第j路第二级一阶积分器的输入为：
M2(j-1)(n)＝j·S1(n)+(I-j)·S1(n-1)
第j路第二级一阶积分器的输入M2(j-1)(n)经第二级一阶积分器后的输出记为S2(j-1)(n)
对第二级一阶积分器的输出进行延迟处理相加：
第一路第三级一阶积分器的输入为：
M30(n)＝S20(n)+S21(n-1)...+S2(I-1)(n-1)
第一路第三级一阶积分器的输入M30(n)经第三级一阶积分器后的输出记为S30(n)
第二路第三级一阶积分器的输入为：
M31(n)＝S20(n)+S21(n)+S22(n-1)...+S2(I-1)(n-1)
第二路第三级一阶积分器的输入M31(n)经第三级一阶积分器后的输出记为S31(n)
第j路第三级一阶积分器的输入为：
M3(j-1)(n)＝S20(n)+…+S2(j-1)(n)+S2(j)(n-1)+S2(j+1)(n-1)...+S2(I-1)(n-1)
第j路第三级一阶积分器的输入M3(j-1)(n)经第三级一阶积分器后的输出记为S3(j-1)(n)
对第(m-1)级一阶积分器的输出进行延迟处理相加：
第一路第m级一阶积分器的输入为：
Mm0(n)＝S(m-1)0(n)+S(m-1)1(n-1)...+S(m-1)(I-1)(n-1)
第一路第m级一阶积分器的输入Mm0(n)经第m级一阶积分器后的输出记为Sm0(n)
第二路第m级一阶积分器的输入为：
Mm1(n)＝S(m-1)0(n)+S(m-1)1(n)…+S(m-1)(I-1)(n-1)
第二路第m级一阶积分器的输入Mm1(n)经第m级一阶积分器后的输出记为Sm1(n)
则，第j路第m级一阶积分器的输入为：
Mm(j-1)(n)＝
S(m-1)0(n)+…+S(m-1)(j-1)(n)+S(m-1)(j)(n-1)+…+S(m-1)(I-1)(n-1)
第j路第m级一阶积分器的输入Mm(j-1)(n)经第m级一阶积分器后的输出记为Sm(j-1)(n)，
其中，各路L级积分的输出即为x(n)内插I-1零值后，经过L级积分的输出值，假设各路L级积分的输出为SLi(n)，(i＝0，1，2，…，I-1)，则推导出SLi(n)与x(n)间的传递函数；并且，
通过所述传递函数，输入x(n)就能计算出各路L级积分的输出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n)。
6.权利要求5所述的非整数倍下采CIC滤波器，其特征在于，从各路L级积分的输出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n)中确定抽取点进行后续P阶微分运算。
7.如权利要求6所述的非整数倍下采CIC滤波器，其特征在于，抽取点位置根据设计时选取的下采系数确定，并且与通过增加时钟抽取的值一致。
CN202211185795.9A 2022-09-27 2022-09-27 非整数倍下采cic滤波器 Pending CN117833867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211185795.9A CN117833867A (zh) 2022-09-27 2022-09-27 非整数倍下采cic滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211185795.9A CN117833867A (zh) 2022-09-27 2022-09-27 非整数倍下采cic滤波器

Publications (1)

Publication Number Publication Date
CN117833867A true CN117833867A (zh) 2024-04-05

Family

ID=90521379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211185795.9A Pending CN117833867A (zh) 2022-09-27 2022-09-27 非整数倍下采cic滤波器

Country Status (1)

Country Link
CN (1) CN117833867A (zh)

Similar Documents

Publication Publication Date Title
KR100893740B1 (ko) 데시메이션 필터
JP3066241B2 (ja) ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器
Elamaran et al. CIC for decimation and interpolation using Xilinx system generator
Babic et al. Decimation by irrational factor using CIC filter and linear interpolation
US6173302B1 (en) Decimation method and decimation filter
Coffey Optimizing multistage decimation and interpolation processing
CN117833867A (zh) 非整数倍下采cic滤波器
Kumar et al. Near perfect reconstruction quadrature mirror filter
Russell et al. Efficient arbitrary sampling rate conversion with recursive calculation of coefficients
CN115882820A (zh) 滤波器电路和模数转换器
Dolecek et al. Generalized CIC-cosine decimation filter
CN117833866A (zh) 非整数倍下采cic滤波器
US7242326B1 (en) Sample rate conversion combined with filter
JPH10509011A (ja) 改良されたディジタルフィルタ
EP2651033A1 (en) Filter system
CN105515548B (zh) 基于fpga的多路抽取复用滤波器的方法及装置
Mehra et al. Optimized design of decimator for alias removal in multirate DSP applications
Wei et al. Designing the fast filter bank with a minimum complexity criterion
Ghosh et al. Design and Implementation of a configurable Asynchronous Sample-Rate Converter for Digital Audio
Park et al. Efficient generation of 1/f/sup/spl alpha//noise using a multi-rate filter bank
CN107453732B (zh) 一种信号采样率转换方法及装置
US11075617B1 (en) DC-removing CIC filter
Rao et al. Design of Efficient Polyphase Interpolated-FIR Filter Using Coefficient Symmetry
JP2009302664A (ja) フィルタ、フィルタの設計システム及び設計方法及び設計プログラム
EP2528231B1 (en) Signal generation device and signal generation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination