CN117833620A - 开关控制电路、电源开关控制系统、方法和装置 - Google Patents

开关控制电路、电源开关控制系统、方法和装置 Download PDF

Info

Publication number
CN117833620A
CN117833620A CN202311708739.3A CN202311708739A CN117833620A CN 117833620 A CN117833620 A CN 117833620A CN 202311708739 A CN202311708739 A CN 202311708739A CN 117833620 A CN117833620 A CN 117833620A
Authority
CN
China
Prior art keywords
field effect
signal
sub
circuit
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311708739.3A
Other languages
English (en)
Inventor
刘新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202311708739.3A priority Critical patent/CN117833620A/zh
Publication of CN117833620A publication Critical patent/CN117833620A/zh
Pending legal-status Critical Current

Links

Abstract

本申请的实施例提供一种开关控制电路,开关具有控制端,电路包括:驱动调制模块,用于接收主动驱动脉冲信号,对主动驱动脉冲信号进行调制处理后,输出基准信号和调制信号;反相控制电路,连接在驱动调制模块与控制端之间,用于生成接通开关的接通信号,反相控制电路包括串联连接的上拉子电路和下拉子电路,上拉子电路用于接收基准信号和调制信号;下拉子电路用于接收基准信号。通过本实施例提供的开关控制电路可以兼顾开关的损耗,并且有效地抑制电磁干扰。

Description

开关控制电路、电源开关控制系统、方法和装置
技术领域
本申请的实施例涉及电子电路技术领域,具体地,涉及一种开关控制电路、电源开关控制系统、电源开关控制方法和电源开关控制装置。
背景技术
DC/DC电路中,尤其是对于工业、医疗以及车规中的敏感应用场合,更低的电磁辐射尤为重要。辐射干扰主要源自于高速的开关引起的di/dt电流变化,高速变化的电流形成磁偶极子天线向外辐射。
发明内容
本文中描述的实施例提供了一种开关控制电路、电源开关控制系统、电源开关控制方法以及电源开关控制装置。
根据本申请的第一方面,提供了一种开关控制电路,开关具有控制端,电路包括:驱动调制模块,用于接收主动驱动脉冲信号,对主动驱动脉冲信号进行调制处理后,,输出基准信号和调制信号;反相控制电路,连接在驱动调制模块与控制端之间,反相控制电路用于生成接通开关的接通信号,反相控制电路包括串联连接的上拉子电路和下拉子电路,上拉子电路用于接收基准信号和调制信号;下拉子电路用于接收基准信号。
在本申请的一些实施例中,上拉子电路包括:用于接收调制信号的至少两个第一场效应管、用于接收基准信号的第二场效应管;第一场效应管和第二场效应管的源极均与电源连接,第一场效应管和第二场效应管的漏极均与控制端连接;调制信号用于控制至少两个第一场效应管在基准信号的一个周期中全部接通后,在后续连续多个周期中,控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次不接通,在全部第一场效应管均不接通之后,再控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次接通。
在本申请的一些实施例中,第一场效应管和第二场效应管均为PMOS管;下拉子电路包括多个NMOS管。
在本申请的一些实施例中,上述基准信号与主动驱动信号具有互补的占空比,调制信号包括按序排布的至少两个子调制信号,各个子调制信号在每个调制周期中具有不同数目的正脉冲缺失,且相邻的子调制信号之间缺失的正脉冲数目差为两个;上拉子电路包括:至少两个第一场效应管、用于接收基准信号的第二场效应管,第一场效应管和第二场效应管的源极均与电源连接,第一场效应管和第二场效应管的漏极均与控制端连接;至少两个第一场效应管的每个第一场效应管的栅极用于接收不同的子调制信号,调制周期为基准信号的周期的指定倍数,指定倍数为子调制信号的数目的2倍。
在本申请的一些实施例中,驱动调制模块包括:驱动调制电路和分别与基准信号、各个子调制信号对应的反相器,驱动调制电路包括:第一D触发器、第二D触发器、第三D触发器、第一与门、第二与门、第三与门、第一非门、第二非门以及第三非门;第一D触发器的时钟输入端用于接收主动驱动脉冲信号,第一D触发器的数据输入端与第二D触发器的时钟输入端连接,第二D触发器的数据输入端与第三D触发器的时钟输入端连接;第二D触发器的输出端与第一非门的输入端连接,第一D触发器的输出端、第三D触发器的输出端、第一非门的输出端分别与第一与门的输入端连接,第一与门的输出端与第二非门的输入端连接,第二非门的输出端与基准信号一同输入到第二与门的输入端;第一D触发器的输出端与第三非门的输入端连接,第三非门的输出端、第三D触发器的输出端分别与第一与非门的输入端连接,第一与非门的输出端、第二与门的输出端分别与第三与门的输入端连接。
根据本申请的第二方面,提供了一种电源开关控制系统,该系统包括:如第一方面任一实现方式的开关控制电路;主动开关,包括:控制端、电源输入端以及输出端,控制端与开关控制电路连接,电源输入端用于接入电源;被动开关电路,包括信号端和接地端,接地端与地连接,信号端与主动开关的输出端共同连接在电感的一端;电感的另一端分别连接第一电容的一端、电阻的一端;第一电容的另一端、电阻的另一端分别与地连接。
在本申请的一些实施例中,被动开关电路包括:续流二极管或场效应管。
根据本申请的第三方面,提供了一种电源开关控制方法,该方法包括:接收主动驱动脉冲信号;对主动驱动脉冲信号进行调制处理,得到基准信号和调制信号;将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关的控制端输出接通信号。
在本申请的一些实施例中,调制信号包括按序排布的至少两个子调制信号,上拉子电路包括:用于接收调制信号的至少两个第一场效应管、用于接收基准信号的第二场效应管,至少两个第一场效应管的不同第一场效应管的栅极用于接收不同的子调制信号,第一场效应管和第二场效应管的源极均与电源连接,第一场效应管和第二场效应管的漏极均与控制端连接;将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关输出接通信号包括:
循环执行以下控制步骤:在主动驱动脉冲信号的一个周期中,向上拉子电路的第一场效应管发送各自相应子调制信号,以使控制上拉子电路的所有第一场效应管接通;在该周期后续的连续多个周期中,通过各个子调制信号控制各个的第一场效应管在各个周期中依次不接通;在全部第一场效应管不接通之后,通过各个子调制信号再控制各个第一场效应管在各个周期中依次接通;在所有周期中,持续向上拉子电路的第二场效应管发送基准信号。
根据本申请的第四方面,提供了一种电源开关控制装置,该装置包括:接收单元,被配置成接收主动驱动脉冲信号;调制单元,被配置成对主动驱动脉冲信号进行调制处理,得到基准信号和调制信号;发送单元,被配置成将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关的控制端输出接通信号。
本申请的实施例提供的开关控制电路,开关具有控制端,开关控制电路包括:驱动调制模块和反相控制电路,驱动调制模块用于接收主动驱动脉冲信号,对主动驱动脉冲信号进行调制处理,输出基准信号和调制信号;反相控制电路连接在驱动调制模块与控制端之间,用于生成接通开关的接通信号,反相控制电路包括串联连接的上拉子电路和下拉子电路,上拉子电路用于接收基准信号和调制信号;下拉子电路用于接收基准信号。通过向上拉子电路输入的调制信号,可以使调制信号对上拉子电路的输入频率进行控制,形成展频和降速的综合效果,可以起到很好的电磁干扰的抑制效果,同时兼顾了开关的效率。
附图说明
为了更清楚地说明本申请的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本申请的一些实施例,而非对本申请的限制,其中:
图1是根据本申请开关控制电路的一个实施例的结构示意图;
图2是根据本申请开关控制电路的另一个实施例的结构示意图;
图3是本申请开关控制电路中调制信号的输入时序图;
图4是本申请的驱动调制电路中第一D触发器、第二D触发器以及第三D触发器的连接关系示意图;
图5是本申请驱动调制电路的一种结构示意图;
图6是根据本申请电源开关控制系统的一个实施例的结构示意图;
图7是根据本申请电源开关控制方法的一个实施例的流程图;
图8是根据本申请电源开关控制装置的一个实施例的结构示意图。
具体实施方式
为了使本申请的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本申请的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于所描述的本申请的实施例,本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例,也都属于本申请保护的范围。
除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本申请主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用的,将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
图1示出根据本申请开关控制电路100的一个实施例的结构示意图。
如图1所示,开关具有控制端K,开关控制电路100包括:
驱动调制模块101,用于接收主动驱动脉冲信号Q,对主动驱动脉冲信号Q进行调制处理,输出基准信号和调制信号,基准信号与主动驱动信号Q具有互补的占空比。
本实施例中,驱动调制模块是一种产生调制信号的模块,如驱动调制模块为产生三角形调制波的模块,或者驱动调制模块为产生正余弦调制波的模块。
本实施例中,驱动调制模块的逻辑部分电路可以是逻辑门电路,可选地,驱动调制模块还可以可编程逻辑门电路。
本实施例中,主动驱动脉冲信号Q是由电源控制电路产生的脉宽调制信号(PWM,Pulse Width Modulation)经过死区时间控制后产生调制信号和基准信号是Q经过调制模块进行调制处理之后得到的信号,相对于基准信号,调制信号在一些周期中可能缺少正脉冲。基准信号与主动驱动脉冲信号Q具有互补的占空比。
反相控制电路102,连接在驱动调制模块与控制端之间,用于生成接通开关的接通信号,反相控制电路102包括串联连接的上拉子电路1021和下拉子电路1022,上拉子电路用于接收基准信号J和调制信号T;下拉子电路用于接收基准信号。
本实施例中,上拉子电路1021和下拉子电路1022可以构成反相器,其中,上拉子电路1021为反相器的上拉部分,下拉子电路1022为反相器的下拉部分;上拉子电路包括至少两个PMOS管,至少两个PMOS管中的一部分PMOS管用于接收基准信号,至少两个PMOS管中的另一部分PMOS管用于接收调制信号。下拉子电路包括至少两个NMOS管,下拉子电路的NMOS管的数目与上拉子电路的PMOS管的数目可以相同。
本实施例中,开关是通过控制端的控制信号进行控制的开关,开关可以包括控制端、电源端以及接地端,开关的电源端与电源连接,接地端与地连接,通过向控制端输入的接通信号,可以使能开关,使开关接通。本实施例中,开关可以是晶体管或场效应管。
当降低对开关的驱动速度时,会增加对开关损耗,而本实施例提供的开关控制电路,采用调制信号控制开关可以降低开关的驱动速度,会比只采用基准信号控制开关的方法的速度更低,为此,本公开的开关控制电路的对开关的损耗较小,兼顾了开关损耗。
本申请的实施例提供的开关控制电路,开关具有控制端,开关控制电路包括:驱动调制模块和反相控制电路,驱动调制模块用于接收主动驱动脉冲信号,对主动驱动脉冲信号进行调制处理后,输出基准信号和调制信号;反相控制电路连接在驱动调制模块与控制端之间,用于生成接通开关的接通信号,反相控制电路包括串联连接的上拉子电路和下拉子电路,上拉子电路用于接收基准信号和调制信号;下拉子电路用于接收基准信号。通过向上拉子电路输入的调制信号,可以使调制信号对上拉子电路的输入频率进行控制,形成展频和降速的综合效果,可以起到很好的电磁干扰的抑制效果,同时兼顾了开关的效率。
在本申请的一些实施例中,上拉子电路包括:用于接收调制信号的至少两个第一场效应管、用于接收基准信号的第二场效应管;第一场效应管和第二场效应管的源极均与电源连接,第一场效应管和第二场效应管的漏极均与控制端连接;调制信号用于控制至少两个第一场效应管在基准信号的一个周期中全部接通后,在后续连续多个周期中,控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次不接通,在全部第一场效应管均不接通之后,再控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次接通。
本实施例中,调制信号为一个在同一个周期中同时控制至少两个第一场效应管的所有第一场效应管的信号,例如,在基准信号的一个周期中同时控制至少两个第一场效应管中所有第一场效应管接通。
本实施例中,调制信号用于周期控制至少两个第一场效应管,而调制信号的控制至少两个第一场效应管的调制周期由至少两个第一场效应管的数量确定,例如,第一场效应管的数量为4个,则调制信号的调制周期为8个基准信号的周期。
本实施例中,连续多个周期的数量与至少两个第一场效应管的数量相同,例如,至少两个第一场效应管的数量为4个,则连续多个周期为连续4个周期,上述在连续多个周期中,控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次不接通是指:在连续N(N>1)个周期的第一周期中,控制至少两个第一场效应管中的第一个场效应管不接通,在第二周期中,控制至少两个第一场效应管中的第一个、第二个场效应管不接通,在第三周期中,控制至少两个第一场效应管中的第一个、第二个、第三个场效应管不接通…,在第N周期中,控制所有第一场效应管全部第一场效应管均不接通。
本实施例中,上述控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次接通是指:在连续N(N>1)个周期的第一周期中,控制至少两个第一场效应管中的第N个场效应管接通,在第二周期中,控制至少两个第一场效应管中的第N个、第N-1个场效应管不接通,在第三周期中,控制至少两个第一场效应管中的第N个、第N-1个、第N-3个场效应管不接通…,在第N周期中,控制所有第一场效应管全部第一场效应管均接通。
本实施例中,基准信号是控制第二场效应管的信号,所有第二场效应管受控于基准信号,基准信号是与主动驱动脉冲信号Q占空比互补的信号。基准信号同时控制下拉子电路中的所有NMOS管。
本实施例提供的开关控制电路,调制信号控制至少两个第一场效应管在基准信号的第一个周期中全部接通,在该周期的后续多个周期中,调制信号控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次不接通,在全部第一场效应管均不接通之后,在控制至少两个第一场效应管中的各个第一场效应管在各个周期中依次接通。由此,通过一种调制信号直接控制至少两个第一场效应管,提高了对至少两个第一场效应管的控制效率。
在本申请的一些实施例中,上述第一场效应管和第二场效应管均为PMOS管,下拉子电路包括多个NMOS管。
本实施例中,为了实现对开关的控制平衡效果,下拉子电路的NMOS管的数目可以与上拉子电路的PMOS管的数目相同,例如,上拉子电路中PMOS管和下拉子电路中NMOS管的数目均为8个。
本实施例提供的开关控制电路,第一场效应管和第二场效应管均为P管,下拉子电路采用多个NMOS管,从而使上拉电路和下拉电路组成分别具有多个PNMOS管和多个NMOS管的反相器,为反相控制电路的实现提供了一种可靠实现方式。
图2示出根据本申请开关控制电路200的另一个实施例的结构示意图。如图2所示,开关具有控制端K,开关控制电路200中的上拉子电路包括:至少两个第一场效应管P1、用于接收基准信号的第二场效应管P2,第一场效应管P1和第二场效应管P2的源极均与电源连接,第一场效应管P1和第二场效应管P2的漏极均与控制端K连接;至少两个第一场效应管P1的每个第一场效应管的栅极用于接收不同的子调制信号。
本实施例中,如果被动开关是MOS管,主动驱动脉冲信号Q可以是脉宽调制信号经过死区时间控制之后得到的信号。死区时间是脉宽调制信号输出时,为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时段。
本实施例中,如图3所示,稳态工作下,驱动脉冲信号的各个周期占空比相同,基准信号(图3中H1)是主动驱动脉冲信号Q的占空比互补信号,因此基准信号的各个周期中占空比也相同,调制信号包括按序排布的至少两个子调制信号,在图3中至少两个子调制信号包括H2~H4,各个子调制信号以主动驱动脉冲信号为时钟。每8个时钟信号为一个调制周期,调制周期为基准信号的周期的指定倍数,指定倍数为子调制信号数目的2倍。如图3中,第2到第9个时钟为一个调制周期。每个调制周期中,各个子调制信号,有连续不同数目的正脉冲缺失,且相邻的子调制信号之间缺失的正脉冲数目差为两个,如图3中,子调制信号H2在一个调制周期中第四个时钟处有一个正脉冲缺失,子调制信号H3在一个调制周期中第三个时钟处有连续三个正脉冲缺失,子调制信号H4在一个周期中第二个时钟处有连续五个正脉冲缺失,子调制信号H5在一个周期中第一个时钟处有连续七个正脉冲缺失。
在图2中,第一场效应管和第二场效应管的个数相同均为4个,下拉子电路中的NMOS管为8个。
结合图2可知本申请的开关控制电路的信号和结构所示:
PWM信号经过死区时间控制(图2中D),产生主动驱动脉冲信号Q,主动驱动脉冲信号Q经过驱动调制电路,得到中间信号H_Drv1-H_Drv5,经过与各个中间信号对应的反相器F增强驱动能力后,产生基准信号H1和子调制信号H2-H5,子调制信号H1-H5送入最后一级反相控制电路,子调制信号H1-H5信号相比于驱动脉冲信号Q具有相同的延时。反相控制电路中的上拉子电路包括8个PMOS管,8个PMOS管分成两个部分。4个PMOS管为一部分,由基准信号H1驱动。另外4个PMOS管,分别有4个子调制信号H2、H3、H4、H5驱动。
结合图2和图3对本申请的开关控制电路的工作流程进行详细说明如下:
1)PWM信号经过驱动调制电路,生成中间信号H_Drv1-H_Drv5,中间信号H_Drv1-H_Drv5经过反相器F,得到基准信号H1和调制信号H2-H5,将基准信号H1和调制信号H2-H5输入给反相控制电路,反相控制电路包括上拉子电路和下拉子电路,其中上拉子电路为8个PMOS管,下拉子电路为8个NMOS管,从而控制开关K的接通。在图2中,开关K由电源V供电,开关K还用于与其他控制电路(图2中未示出)连接,用于控制其他控制电路的负载等。在图2中SW用于表征输出与其他控制电路相关的信号。
2)以主动驱动脉冲信号Q为时钟信号,第一个时钟信号,为上一个调制周期最后一个时钟,H1=H2=H3=H4=H5的正脉冲同时到来,即最后一级反相控制电路的上拉子电路中的8个PMOS管同时开通。
3)第二个时钟信号,H1=H2=H3=H4,H5=0,即最后一级反相控制电路的上拉子电路中的8个PMOS管中,同时开通7个,有1个不开通。
4)第三个时钟信号,H1=H2=H3,H4=H5=0,即最后一级反相控制电路的上拉子电路中的8个PMOS管中,同时开通6个,有2个不开通。
5)第四个时钟信号,H1=H2,H3=H4=H5=0,即最后一级反相控制电路的上拉子电路中的8个PMOS管中,同时开通5个,有3个不开通。
6)第五个时钟信号,H1,H2=H3=H4=H5=0,即最后一级反相控制电路的上拉子电路中的8个PMOS管中,同时开通4个,有4个不开通。
7)第六个时钟信号,H1=H2,H3=H4=H5=0,即最后一级反相控制电路的上拉子电路中的8个PMOS管中,同时开通5个,有3个不开通。
8)按照上面展示顺序,依次进行主动驱动脉冲信号Q的其他时钟信号。
本实施例提供的开关控制电路,基准信号与主动驱动脉冲信号Q的占空比互补,调制信号包括按序排布的至少两个子调制信号,各个子调制信号在每个调制周期中有连续奇数个不同数目的正脉冲缺失,且相邻的子调制信号之间缺失的正脉冲数目差为两个,由此,通过至少两个子调制信号分别控制各个第一场效应管,提高了开关控制的可靠性。
在本申请的一些实施例中,至少两个子调制信号包括:第一子调制信号和第二子调制信号;驱动调制模块包括:驱动调制电路和分别与所述基准信号、各个子调制信号对应的反相器,如图4所示,所述驱动调制电路包括:第一D触发器、第二D触发器、第三D触发器、第一与门、第二与门、第三与门、第一非门、第二非门、第三非门以及第一与非门;第一D触发器的时钟输入端用于接收主动驱动脉冲信号Q,第一D触发器的数据输入端与第二D触发器的时钟输入端连接,第二D触发器的数据输入端与第三D触发器的时钟输入端连接。
第二D触发器的输出端与第一非门的输入端连接,第一D触发器的输出端、第三D触发器的输出端、第一非门的输出端分别与第一与门的输入端连接,第一与门的输出端与第二非门的输入端连接,第二非门的输出端与主动驱动脉冲信号一同输入到第二与门的输入端,第二与门的输出端用于输出第一子调制信号对应的中间信号;
第一D触发器的输出端与第三非门的输入端连接,第三非门的输出端、第三D触发器的输出端分别与第一与非门的输入端连接,第一与非门的输出端、第二与门的输出端分别与第三与门的输入端连接,第三与门的输出端用于输出第二子调制信号对应的中间信号。
本实施例中,第一D触发器、第二D触发器、第三D触发器的输出端均为D触发器的Q端,第一D触发器、第二D触发器、第三D触发器还具有和Q端互补的/Q端,第一D触发器、第二D触发器、第三D触发器的/Q端均与各自的数据端连接。
参见图4所示,第一D触发器U1、第二D触发器U2和第三D触发器U3的工作流程如下:
D触发器初始状态为0,/Q为1,时钟信号为主动驱动脉冲信号Q,例如,主动驱动脉冲信号Q为占空比40%,频率500KHz的信号。
第一D触发器U1输出D0:在时钟信号的第一个周期上升沿到来时,第一D触发器输出为高,第二个周期上升沿到来时,第一D触发器输出为低,如此反复。
第二D触发器U2输出D1:在时钟信号的第二个周期上升沿到来时,第二D触发器输出为高,第四个周期上升沿到来时,第二D触发器输出为低,如此反复。
第三D触发器U3输出D3:在时钟信号的第四个周期上升沿到来时,第三D触发器输出为高,第八个周期上升沿到来时,第三D触发器输出为低,如此反复。
本实施例提供的驱动调制模块,包括第一D触发器、第二D触发器、第三D触发器、第一与门、第二与门、第三与门、第一非门、第二非门以及第三非门;由此,通过D触发器、与门、非门组成的逻辑门电路,可以有效地得到第一子调制信号和第二子调制信号。
可选地,如图5所示,至少两个子调制信号还可以包括:第一子调制信号和第二子调制信号、第三子调制信号,第四子调制信号。驱动调制电路包括:计数器、缓冲门C、第一与门Y1、第二与门Y2、第三与门Y3、第一非门N1、第二非门N2、第三非门N3、第一与非门M1、第二与非门M2、第四与门Y4、第五与门Y5。其中,第一D触发器、第二D触发器、第三D触发器、第一与门、第二与门、第三与门、第一非门、第二非门、第三非门以及第一与非门的连接关系上述实施例已经描述过,此处不再详述。在图5中,计数器由第一D触发器、第二D触发器、第三D触发器组成,并且图5中计数器的各个D触发器的连接关系与图4所示的连接关系相同。
在图5中,主动驱动脉冲信号Q输入缓冲门C的输入端,缓冲门C的输出端用于输出基准信号的中间信号H_Drv1。
在图5中,第二非门的输出端、缓冲门C的输出端一同输入到第二与门Y2的输入端,第二与门Y2的输出端用于输出第一子调制信号对应的中间信号H_Drv2;第三与门Y3的输出端用于输出第二子调制信号对应的中间信号H_Drv3。
第二D触发器的输出端D1、第一D触发器的输出端D0分别与第二与非门M2的输入端连接,第二与非门M2的输出端、第三与门Y3的输出端分别与第四与门Y4的输入端连接,第四与门Y4的输出端用于输出第三子调制信号对应的中间信号H_Drv4。
第一D触发器的输出端D0、第四与门Y4的输出端分别与第五与门Y5的输入端连接,第五与门的输出端用于输出第四子调制信号对应的中间信号H_Drv5。
本实施例中,结合图4、图5说明本申请的驱动调制模块工作原理:
当第一触发器U1输出为高,第二触发器U2输出为低,第三触发器U3输出为高同时满足时,第一与门Y1输出为高,经第二非门N2反向后,输出为低,与H_Drv1相与,即第5个周期H1到来时,H2输出为低。
同理,当第一触发器U1输出为低,第三触发器U3输出为高同时满足时,第一与非门M1输出为低,与H_Drv2相与,输出H_Drv3,即第4、5、6个周期H1到来时,H3输出为低(H2本身在第5个周期就是低)。
同理,当第一触发器U1输出为高,第二触发器U2输出为高同时满足时,第二与非门M2输出为低,与H_Drv 3相与,输出H_Drv 4,即第3、4、5、6、7个周期H1到来时,H4输出为低(H3本身在第4、5、6个周期就是低)。
同理,当第一触发器U1输出为高与H_Drv 4相与,输出H_Drv 5,即第2、3、4、5、6、7、8个周期H1到来时,H4输出为低(H4本身在第3、4、5、6、7个周期就是低)。
对于传统的电源开关控制系统中主动开关的控制,一般通过内部降低主动开关的驱动速度,或者通过外部串联电阻降低主动开关的驱动速度。但是传统技术一般只能单纯的降速,并且降速过大可能会造成效率的降低。
本申请提供了一种电源开关控制系统,通过可生成调制信号的开关控制电路,可以主动开关的降低驱动速度,并且降低主动开关。形成展频和降速的综合作用,达到更好的EM I抑制效果,同时兼顾效率。如图6所示是本申请电源开关控制系统的一个实施例的结构示意图,图6的电源开关控制系统600包括:开关控制电路、主动开关、被动开关电路。其中,
开关控制电路可以上述实施例中所示的开关控制电路。
主动开关,包括:控制端、电源输入端以及输出端,控制端与开关控制电路连接,电源输入端用于接入电源V。其中,主动开关可以是半导体功率器件(如功率晶体管或功率场效应管),主动开关可以不断地重复开启和关断,使得输入的电源(例如为直流电压)通过后变成方波。
被动开关电路,包括信号端和接地端,接地端与地连接,信号端与主动开关的输出端共同连接在电感L的一端;电感L的另一端分别连接第一电容C1的一端、电阻R的一端;第一电容C1的另一端、电阻R的另一端分别与地连接。
可选地,如图6所示,电源开关控制系统还可以包括第二电容C2和二极管D,二极管D的正极与电源D连接,二极管D的负极分别与开关控制电路、第二电容C2一端连接;第二电容C2另一端与被动开关电路的新号端连接。
本实施例提供的电源开关控制系统,包括:开关控制电路、主动开关以及被动开关电路,由于系统中采用了调制控制功率开关的驱动波形,可以形成展频和降速综合作用,从而使电源开关控制系统可以更好地抑制电磁干扰,同时兼顾了开关效率。
在本申请的一些实施例中,被动开关电路包括:续流二极管。
本实施例中,当被动开关电路为续流二极管时,续流二极管的正极(信号端)与电感的一端连接,续流二极管的负极(接地端)与地连接。
本实施例提供的电源开关控制系统,被动开关电路可以包括:续流二极管,通过续流二极管作为被动开关电路可以有效地保护电源开关控制系统中的器件,提高了电源开关控制系统控制的可靠性。
可选地,被动开关电路还可以由场效应管和控制场效应管的反相器构成的电路,本申请的被动开关电路可以为传统的被动开关的控制电路,此处不再赘述。
如图7所示是本申请电源开关控制方法的一个实施例的流程700,该电源开关控制方法包括以下步骤:
步骤701,接收主动驱动脉冲信号。
本实施例中,主动驱动脉冲信号HD可以通过对脉宽调制信号(PWM,Pulse WidthModulation)进行死区时间处理之后得到的信号。
步骤702,对主动驱动脉冲信号进行调制处理,得到基准信号和调制信号。
本实施例中,基准信号是与主动驱动脉冲信号占空比互补的信号。调制信号是对主动驱动脉冲信号进行调制处理之后得到的信号,相对于基准信号,调制信号在一些周期中可能缺少正脉冲。
本实施例中,可以通过对主动驱动脉冲信号进行特定周期的正脉冲的去除得到调制信号,例如,将特定周期中脉冲的去除代码写入可编程逻辑门电路,得到可编程逻辑门电路输出的调制信号。
步骤703,将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关的控制端输出接通信号。
本实施例中,上拉子电路和下拉子电路可以构成反相器,其中,上拉子电路为反相器的上拉部分,下拉子电路为反相器的下拉部分;上拉子电路包括至少两个PMOS管,至少两个PMOS管中的一部分PMOS管用于接收基准信号,至少两个PMOS管中的另一部分PMOS管用于接收调制信号。下拉子电路包括至少两个NMOS管,下拉子电路的NMOS管的数目与上拉子电路的PMOS管的数目可以相同。
本实施例中,调制信号相对于基准信号是主动驱动脉冲信号Q对应周期中缺失正脉冲的信号,通过将调制信号输入上拉子电路的至少两个PMOS管可以控制该至少两个PMOS管的打开和关闭,而上拉子电路接入PMOS管的数量,决定了功率级主动管的开启速度,上拉子电路PMOS越少,主动管开关的打开速度越慢。
本申请提供的电源开关控制方法,对主动驱动脉冲信号进行调制处理,得到基准信号和调制信号,将基准信号和调制信号发送给反相控制电路的下拉子电路,将基准信号发送给反相控制电路的下拉子电路,可以基于调制信号对上拉子电路的控制,形成对开关速度的展频和降速的综合效果,降低了开关的对其他电路或电磁元器件的电磁干扰,同时兼顾了开关的效率。
在本申请的一些实施例中,调制信号包括按序排布的至少两个子调制信号,上拉子电路包括:用于接收调制信号的至少两个第一场效应管、用于接收基准信号的第二场效应管,至少两个第一场效应管的不同第一场效应管的栅极用于接收不同的子调制信号,第一场效应管和第二场效应管的源极均与电源连接,第一场效应管和第二场效应管的漏极均与控制端连接;将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关输出接通信号包括:
循环执行以下控制步骤:
在主动驱动脉冲信号的一个周期中,向上拉子电路的第一场效应管发送各自相应子调制信号,以使控制上拉子电路的所有第一场效应管接通;在该周期后续的连续多个周期中,通过各个子调制信号控制各个的第一场效应管在各个周期中依次不接通;在全部第一场效应管不接通之后,通过各个子调制信号再控制各个第一场效应管在各个周期中依次接通;在所有周期中,持续向上拉子电路的第二场效应管发送基准信号。
本实施例提供的电源开关控制方法,在调制信号包括至少两个子调制信号时,在不同周期中,依次通过各个子调制信号控制不同的第一场效应管,提高了电源开关控制效率。
继续参见图6,作为对上述图7所示方法的实现,本申请提供了一种电源开关控制装置的一个实施例。该装置实施例与图7所示的方法实施例相对应,该装置具体可以应用于各种电子设备中。
如图6所示,本实施例的电源开关控制装置600可以包括:接收单元601、调制单元602、发送单元603。其中,上述接收单元601,可以被配置成接收主动驱动脉冲信号。上述调制单元602,可以被配置成对主动驱动脉冲信号进行调制处理,得到基准信号和调制信号。上述发送单元603,可以被配置成将基准信号和调制信号发送给反相控制电路的上拉子电路,将基准信号发送给反相控制电路的下拉子电路,以使反相控制电路向主动开关的控制端输出接通信号。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解,本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本申请的若干实施例进行了详细描述,但显然,本领域技术人员可以在不脱离本申请的精神和范围的情况下对本申请的实施例进行各种修改和变型。本申请的保护范围由所附的权利要求限定。

Claims (10)

1.一种开关控制电路,所述开关具有控制端,其特征在于,所述电路包括:
驱动调制模块,用于接收主动驱动脉冲信号,对所述主动驱动脉冲信号进行调制处理后,输出基准信号和调制信号;
反相控制电路,连接在所述驱动调制模块与所述控制端之间,用于生成接通所述开关的接通信号,所述反相控制电路包括串联连接的上拉子电路和下拉子电路,所述上拉子电路用于接收所述基准信号和所述调制信号;所述下拉子电路用于接收所述基准信号。
2.根据权利要求1所述的开关控制电路,其特征在于,所述上拉子电路包括:用于接收所述调制信号的至少两个第一场效应管、用于接收所述基准信号的第二场效应管;所述第一场效应管和所述第二场效应管的源极均与电源连接,所述第一场效应管和所述第二场效应管的漏极均与所述控制端连接;
所述调制信号用于控制所述至少两个第一场效应管在所述基准信号的一个周期中全部接通,在后续连续多个周期中,控制所述至少两个第一场效应管中的各个第一场效应管在各个周期中依次不接通,在全部第一场效应管均不接通之后,再控制所述至少两个第一场效应管中的各个第一场效应管在各个周期中依次接通。
3.根据权利要求1所述的开关控制电路,其特征在于,所述第一场效应管和第二场效应管均为PMOS管;所述下拉子电路包括多个NMOS管。
4.根据权利要求1所述的开关控制电路,其特征在于,所述上拉子电路包括:至少两个第一场效应管、用于接收所述基准信号的第二场效应管,所述第一场效应管和所述第二场效应管的源极均与电源连接,所述第一场效应管和所述第二场效应管的漏极均与所述控制端连接;
所述至少两个第一场效应管的每个第一场效应管的栅极用于接收不同的子调制信号;
所述基准信号与所述主动驱动脉冲信号具有互补的占空比,所述调制信号包括按序排布的至少两个子调制信号,各个子调制信号在每个调制周期中具有不同数目的正脉冲缺失,且相邻的子调制信号之间缺失的正脉冲数目差为两个,所述调制周期为所述基准信号的周期的指定倍数,所述指定倍数为子调制信号数目的2倍。
5.根据权利要求4所述的开关控制电路,其特征在于,
所述驱动调制模块包括:驱动调制电路和分别与所述基准信号、各个子调制信号对应的反相器,所述驱动调制电路包括:第一D触发器、第二D触发器、第三D触发器、第一与门、第二与门、第三与门、第一非门、第二非门、第三非门以及第一与非门;所述第一D触发器的时钟输入端用于接收所述主动驱动脉冲信号,所述第一D触发器的数据输入端与所述第二D触发器的时钟输入端连接,所述第二D触发器的数据输入端与所述第三D触发器的时钟输入端连接;
第二D触发器的输出端与所述第一非门的输入端连接,所述第一D触发器的输出端、所述第三D触发器的输出端、所述第一非门的输出端分别与所述第一与门的输入端连接,所述第一与门的输出端与所述第二非门的输入端连接,所述第二非门的输出端与所述基准信号一同输入到所述第二与门的输入端;
第一D触发器的输出端与所述第三非门的输入端连接,所述第三非门的输出端、所述第三D触发器的输出端分别与所述第一与非门的输入端连接,所述第一与非门的输出端、所述第二与门的输出端分别与所述第三与门的输入端连接。
6.一种电源开关控制系统,所述系统包括:
如权利要求1-5任意一项所述的开关控制电路;
主动开关,包括:控制端、电源输入端以及输出端,所述控制端与所述开关控制电路连接,所述电源输入端用于接入电源;
被动开关电路,包括信号端和接地端,所述接地端与地连接,所述信号端与所述主动开关的输出端共同连接在电感的一端;所述电感的另一端分别连接第一电容的一端、电阻的一端;所述第一电容的另一端、所述电阻的另一端分别与地连接。
7.根据权利要求6所述的电源开关控制系统,所述被动开关电路包括:续流二极管。
8.一种电源开关控制方法,所述方法包括:
接收主动驱动脉冲信号;
对所述主动驱动脉冲信号进行调制处理,得到基准信号和调制信号;
将所述基准信号和所述调制信号发送给反相控制电路的上拉子电路,将所述基准信号发送给所述反相控制电路的下拉子电路,以使所述反相控制电路向主动开关的控制端输出接通信号。
9.根据权利要求8所述的方法,其特征在于,所述调制信号包括按序排布的至少两个子调制信号,所述上拉子电路包括:用于接收所述调制信号的至少两个第一场效应管、用于接收所述基准信号的第二场效应管,所述至少两个第一场效应管的不同第一场效应管的栅极用于接收不同的子调制信号,所述第一场效应管和所述第二场效应管的源极均与电源连接,所述第一场效应管和所述第二场效应管的漏极均与所述控制端连接;
所述将所述基准信号和所述调制信号发送给反相控制电路的上拉子电路,将所述基准信号发送给所述反相控制电路的下拉子电路,以使所述反相控制电路向主动开关输出接通信号包括:
循环执行以下控制步骤:
在所述基准信号的第一个周期中,向所述上拉子电路的第一场效应管发送各自相应子调制信号,以使控制所述上拉子电路的所有第一场效应管接通;
在该周期后续的连续多个周期中,通过各个子调制信号控制各个的第一场效应管在各个周期中依次不接通;
在全部第一场效应管不接通之后,通过各个子调制信号再控制各个第一场效应管在各个周期中依次接通;
在所有周期中,持续向所述上拉子电路的第二场效应管发送基准信号。
10.一种电源开关控制装置,所述装置包括:
接收单元,被配置成接收主动驱动脉冲信号;
调制单元,被配置成对所述主动驱动脉冲信号进行调制处理,得到基准信号和调制信号;
发送单元,被配置成将所述基准信号和所述调制信号发送给反相控制电路的上拉子电路,将所述基准信号发送给所述反相控制电路的下拉子电路,以使所述反相控制电路向主动开关的控制端输出接通信号。
CN202311708739.3A 2023-12-13 2023-12-13 开关控制电路、电源开关控制系统、方法和装置 Pending CN117833620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311708739.3A CN117833620A (zh) 2023-12-13 2023-12-13 开关控制电路、电源开关控制系统、方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311708739.3A CN117833620A (zh) 2023-12-13 2023-12-13 开关控制电路、电源开关控制系统、方法和装置

Publications (1)

Publication Number Publication Date
CN117833620A true CN117833620A (zh) 2024-04-05

Family

ID=90506837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311708739.3A Pending CN117833620A (zh) 2023-12-13 2023-12-13 开关控制电路、电源开关控制系统、方法和装置

Country Status (1)

Country Link
CN (1) CN117833620A (zh)

Similar Documents

Publication Publication Date Title
US6798248B2 (en) Non-overlapping clock generation
KR101849571B1 (ko) 게이트 구동회로
CN103560686B (zh) 用于低功率的芯片上交流直流转换的无二极管的全波整流器
US20050242858A1 (en) Apparatus and method for synchronized distributed pulse width modulation waveforms in microprocessor and digital signal processing devices
JP2012113812A (ja) シフト・レジスタユニット、ゲート駆動回路及び表示装置
Su et al. Component-efficient multiphase switched-capacitor DC–DC converter with configurable conversion ratios for LCD driver applications
CN105322929A (zh) 驱动电路的延迟控制电路、驱动电路以及其操作方法
JP2016208078A (ja) 信号伝達回路及びスイッチング素子の駆動装置
JP5107033B2 (ja) エネルギーリカバリーブースト論理
US10790826B1 (en) Level shifter with low power consumption
US8947146B2 (en) Pulse-based flip flop
CN108471247B (zh) 三电平逆变器的控制方法、装置和系统
WO2002056471A1 (en) Low-loss capacitance driver circuit
US9534611B2 (en) Fan driving circuit
CN117833620A (zh) 开关控制电路、电源开关控制系统、方法和装置
CN113131902B (zh) 时钟产生电路及应用其的锁存器和计算设备
JP6719242B2 (ja) レベルシフト回路
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
TWI396384B (zh) 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法
CN107633803B (zh) 信号遮罩单元、信号遮罩方法及显示面板
TWI408665B (zh) 閘極驅動電路
Kang et al. A 15-V, 40-kHz class-D gate driver IC with 62% energy recycling rate
JP2004080172A (ja) D型フリップフロップおよび電子回路
CN114189151B (zh) Dc-dc升压变换器
US8912836B1 (en) Low power quadrature waveform generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination