CN117832236A - 制备感光单元的工艺方法和感光单元以及图像传感器 - Google Patents

制备感光单元的工艺方法和感光单元以及图像传感器 Download PDF

Info

Publication number
CN117832236A
CN117832236A CN202211198669.7A CN202211198669A CN117832236A CN 117832236 A CN117832236 A CN 117832236A CN 202211198669 A CN202211198669 A CN 202211198669A CN 117832236 A CN117832236 A CN 117832236A
Authority
CN
China
Prior art keywords
photosensitive
substrate
potential well
conductivity type
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211198669.7A
Other languages
English (en)
Inventor
林彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN202211198669.7A priority Critical patent/CN117832236A/zh
Publication of CN117832236A publication Critical patent/CN117832236A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种制备感光单元的工艺方法和感光单元及图像传感器,其中,工艺方法包括:提供第一导电类型的衬底;在所述衬底的光生势阱区以第二导电类型的离子进行低浓度掺杂以形成光生电子势阱;以及,在所述衬底上制备浮空扩散区和晶体管。本发明的工艺方法、感光单元和图像传感器,通过降低钳位电压,减小势垒电容,提高扩散电容对于输出信号的控制作用,在原本势垒电容作用下应该饱和的光强下,扩散电容使输出信号继续增加,直到在更高的光强下饱和,输出信号可以在更宽的光强范围内有输出信号对应值,量化光强对输出信号的影响,增大了图像传感器的动态范围。

Description

制备感光单元的工艺方法和感光单元以及图像传感器
技术领域
本发明涉及传感器技术领域,尤其是涉及一种制备感光单元的工艺方法,以及感光单元和图像传感器。
背景技术
小尺寸像素会制约其满阱容量(FWC,Full Well Capacity)和动态范围(DR,Dynamic Range)。
因此,普通像素在自然场景下,对于不同光强的入射光,通常只能呈现有限亮度的图像场景,不能完全还原图像细节,影响成像质量。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明的目的在于提出一种制备感光单元的工艺方法,该方法可以提高扩散电容对于输出信号的主导作用,增大图像传感器的动态范围,可以呈现更多不同亮度下的图像场景,提高成像质量。
本发明的目的还在于提出一种感光单元。
本发明的目的还在于提出一种CMOS图像传感器。
为了达到上述目的,本发明第一方面实施例提出的制备感光单元的工艺方法,包括:提供第一导电类型的衬底;在所述衬底的光生势阱区,以第二导电类型的离子进行低浓度掺杂,以形成光生电子势阱;以及,在所述衬底上制备浮空扩散区和晶体管。
根据本发明实施例的制备感光单元的工艺方法,在衬底的光生势阱区进行低浓度掺杂形成光生势阱,即降低光生势阱的离子注入剂量,减小了光生电子势阱的最大钳位电压Vpin,增加了光生势阱内的载流子寿命,从而增加了扩散电容对于输出信号的控制作用。在低光照强度下,输出较低的信号,光照强度增大后扩散电容起主导作用,在原本势垒电容作用下应该饱和的光强下,扩散电容使输出信号继续增加,直到在更高的光强下饱和,输出信号可以在更宽的光强范围内有输出信号对应值,量化了光强对输出信号的影响,增大了图像传感器的动态范围,可以呈现更多不同亮度下的图像场景,提高成像质量。
在一些实施例中,所述第二导电类型的离子的离子注入剂量L取值满足1.5e11/cm2≤L≤2e12/cm2。
在一些实施例中,所述第二导电类型的离子的离子注入剂量L取值满足1.6e11/cm2≤L≤1.8e12/cm2。
在一些实施例中,所述第二导电类型的离子的离子注入剂量L取值为1.8e12/cm2。
在一些实施例中,所述工艺方法还包括:在形成所述光生电子势阱时,以预设注入能量注入所述第二导电类型的离子,其中,所述预设注入能量E取值满足200KeV≤E≤280KeV。
在一些实施例中,在形成所述光生电子势阱之前,所述工艺方法还包括:在所述衬底的横向上所述光生势阱区的两侧形成第一导电类型的势阱。
在一些实施例中,在形成光生电子势阱之后,所述工艺方法还包括:在所述衬底的所述光生势阱区的上面形成第一导电类型的表面层。
为了达到上述目的,本发明第二方面实施例的感光单元,包括:第一导电类型的衬底;在所述衬底的光生势阱区以第二导电类型的离子进行低浓度掺杂形成的光生电子势阱;在所述衬底上还形成有浮空扩散区和晶体管。
本发明实施例的感光单元,光生电子势阱通过在衬底的光生势阱区进行低浓度掺杂形成,即降低光生势阱的离子注入剂量,减小了光生电子势阱的最大钳位电压Vpin,增加了光生势阱内的载流子寿命,从而增加了扩散电容对于输出信号的控制作用。在低光照强度下,输出较低的信号,增大光照强度后扩散电容起主导作用,在原本势垒电容作用下应该饱和的光强下,扩散电容使输出信号继续增加,直到在更高的光强下饱和,输出信号可以在更宽的光强范围内有输出信号对应值,量化光强对输出信号的影响,增大了图像传感器的动态范围。
在一些实施例中,所述光生电子势阱的最大钳位电压Vpin的取值范围满足0.3V≤Vpin≤0.5V。
在一些实施例中,所述感光单元还包括:表面层,所述表面层位于所述衬底的所述光生势阱区的上面;第一导电类型的势阱,所述第一导电类型的势阱在所述衬底的横向上位于所述光生势阱区的两侧。
为了达到上述目的,本发明第三方面实施例的图像传感器,包括:像素阵列,所述像素阵列包括阵列设置的多个所述的感光单元;读出电路,所述读出电路与所述像素阵列连接,用于读出所述像素阵列的感光信号;模拟信号处理器,所述模拟信号处理器与所述读出电路连接,用于将所述感光信号进行处理,以获得处理后的模拟感光信号;模数转换器,所述模数转换器与所述模拟信号处理器连接,用于将处理后的模拟感光信号转换为数字感光信号;图像信号处理器,所述图像信号处理器与所述模数转换器连接,用于根据所述数字感光信号生成图像信息并输出所述图像信息。
根据本发明实施例的图像传感器,其像素阵列采用降低了光生电子势阱的最大钳位电压Vpin的感光单元,延长了光生电子势阱内的载流子寿命,提高扩散电容的作用,增加了动态范围,更好地量化光强对输出信号的影响,可以同时呈现更多不同亮度下的场景图像,提高了图像传感器的动态范围,成像质量得到提高。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明的一个实施例的图像传感器的示意图;
图2是根据本发明的一个实施例的制备感光单元的工艺方法的流程图;
图3中(a)-(d)是根据本发明一个实施例的光生电子势阱的工作原理电势图;
图4中(a)为TCAD仿真的普通感光单元的掺杂浓度结构图,图3中(b)为TCAD仿真的采用本发明的工艺方法的普通感光单元的掺杂浓度结构图;
图5中(a)是普通感光单元的工艺参数及对应电势的示意图,图5中(b)是根据本发明的一个实施例的感光单元的工艺参数及对应电势的示意图;
图6是相关技术中图像传感器像素的光电响应曲线图;
图7是普通感光单元和本发明实施例的感光单元的灵敏度曲线的示意图;
图8中a)-d)分别为本发明实施例的同一感光单元在光照强度为10lux、20lux、30lux和40lux的绿光照射下的灵敏度曲线图;
图9是根据本发明一个实施例的制备感光单元的工艺方法的流程图;
图10是根据本发明实施例的提高像素的动态范围的光电响应曲线图。
附图标记:
图像传感器1;
像素阵列10、读出电路20、模拟信号处理器30、模数转换器40和图像信号处理器50;感光单元100;钳位发光二极管1、转移晶体管2、复位晶体管4、源跟随器5以及选择晶体管6。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
相关技术中感光单元的光电二极管的电容主要是势垒电容,扩散电容通常起到比较小的作用,图像传感器输出信号主要由势垒电容决定。势垒电容与PPD结构、工艺参数以及温度等因素有关,通常在器件选型确定后就有了固定值,目前许多技术致力于增大势垒电容,使满阱容量增大,增大动态范围。但是正如背景技术中描述,会存在一些缺陷。
而本发明实施例的方法和感光单元,通过提高扩散电容来解决动态范围有限、造成传感器只能呈现有限亮度的图像场景、不能完全还原图像细节的问题,这是通过增大势垒电容不能达到的。
下面参照附图描述根据本发明实施例的制备感光单元的工艺方法和感光单元。
图1是根据本发明的一个实施例的图像传感器的示意图,如图1所示,感光单元的像素结构为4T像结构,由钳位光电二极管1(PPD)、转移晶体管2(TG)、浮空扩散区3(FD)、复位晶体管4(RST)、源跟随器5(SF)以及选择晶体管6(SEL)组成,VDD为电源线,Vout为信号输出端。光电二极管1作为光信号接收区域,表面为一层P+钳位层(pinning layer),起到减少表面暗电流的作用。N-well区积累光生电荷,满阱容量是PPD区域能积累的最大电子数,因此PPD是影响满阱容量的主要结构。每个像素即感光单元输出的电压信号Vout输出到ASP进行模拟信号处理,然后通过ADC模数转换器将电压信号转化为数字信号,在ISP处理后输出成图像。
图2是根据本发明的一个实施例的制备感光单元的工艺方法的流程图,如图2所示,本发明实施例的方法包括以下步骤S1-S3。
S1,提供第一导电类型的衬底。
其中,第一导电类型可以为P型或者N型,为了便于说明,本申请实施例中以第一导电类型为P型为例。
例如,提供P型衬底,衬底可以进行了前期处理,例如包括P型外延层,以在外延层上制备功能结构。
S2,在衬底的光生势阱区,以第二导电类型的离子进行低浓度掺杂,以形成光生电子势阱。
具体地,光生电子势阱为产生光生电子的势阱结构,例如图1中的N-well。在一些实施例中,可以在衬底的光生势阱区,以预设注入剂量注入AS离子或者P离子,以形成光生电子势阱,该预设注入剂量低于目前常规注入剂量,即进行低浓度掺杂。
在本发明实施例中,以小于普通的感光单元中形成光生电子势阱的常规注入剂量进行低浓度掺杂以形成光生电子势阱,常规注入剂量可以理解为目前以势垒电容来控制输出信号的感光单元结构中采用的N-well注入剂量。换句话说,本申请实施例的工艺方法降低光生电子势阱的注入剂量,则光生电子势阱的掺杂浓度降低,即相较于普通感光单元,降低了光生电子势阱的最大钳位电压Vpin,增加了光生电子势阱内的载流子寿命。
图3为光生电子势阱的工作原理电势图。图3(b)是控制电路开启转移晶体管2和复位晶体管4使PPD和FD复位,清空电子,PPD处于耗尽反偏状态,电压达到最大钳位电压Vpin,满阱容量与Vpin也有关,Vpin越大时满阱容量越大。图3(c)中在低光照强度下,光电子在PPD积累,此时满阱容量主要由势垒电容Cdep决定。图3(d)中当光照强度继续增大,PPD从反偏变为正偏状态,在扩散电容Cdiff的作用下继续积累电子。扩散电容公式即Cdiff与光电流Iph和载流子寿命τ成正比,光照强度和载流子寿命是影响扩散电容的主要因素,降低掺杂浓度和提高载流子扩散长度可以增加载流子寿命。因此,增大光电流和延长载流子寿命都可以提高扩散电容。
其中,一方面,增大光照强度可以使光电流增加。另一方面,本发明实施例中,从制备工艺方面降低N-well区掺杂浓度可以延长载流子寿命。钳位光电二极管为PNP型结构,分为上下两个PN结。表面P型与N-well区为上PN结,N-well与P型衬底为下PN结。其中,改变N-well掺杂浓度对下结的影响较小,可忽略不计。
进一步地,在一些实施例中,在形成光生电子势阱时,以预设注入能量注入第二导电类型的离子,其中,预设注入能量E取值满足200KeV≤E≤280KeV,例如E=200KeV或230KeV或250KeV或280KeV。即,在本发明实施例中,增大光生电子势阱的注入能量。
本发明提出通过改变N-well工艺,提高上PN结的扩散电容,从而增大光电二极管整体的扩散电容。降低N-well的掺杂浓度,并增大注入能量,使N-well的最大浓度向更深层移动,不仅可以控制Vpin较低,还可以使载流子寿命增大,增大了扩散电容对于输出信号的影响。
如图4所示,为TCAD仿真出的普通感光单元的掺杂浓度结构图,PPD的N-well区域的最大掺杂浓度与表面层较接近。图4中(a)为普通像素,N型离子注入能量为160KeV,掺杂浓度为2e12/cm2;图4中(b)为改进工艺后的感光单元的掺杂浓度结构图。N型离子注入能量为230KeV,掺杂浓度为1.6e12/cm2。普通像素结构N-well最大浓度靠近表面P型层,改进工艺后N-well区最大净掺杂浓度向深层移动。
本发明实施例中,制备光生电子势阱时,提高N-well区的注入能量且降低注入剂量,使N-well最大浓度向深层移动,表面P型注入和N-well区的净掺杂浓度向更深处移动,扩散长度增加,降低掺杂浓度可以提高载流子寿命,从而可以提高上PN结部分的扩散电容。
S3,在衬底上制备浮空扩散区和晶体管。
例如,图1中包括四个晶体管即转移晶体管2、复位晶体管4、、源跟随器5以及选择晶体管6,可以理解的是,不同像素结构包括不同数量的晶体管,在此不作具体限制。
本发明实施例的制备感光单元的工艺方法,通过在衬底的光生势阱区进行低浓度掺杂形成光生电子势阱,即降低形成光生势阱的离子注入剂量,减小了光生电子势阱的最大钳位电压,增加了光生电子势阱内的载流子寿命,从而增大了扩散电容对输出信号的影响,使输出的电压信号主要受扩散电容的影响,当光照强度增加时,扩散电容使输出信号增加,使得输出信号可以在更宽的光强范围内有输出信号对应值,量化光强对输出信号的影响,增大了图像传感器的动态范围。
对于采用本发明实施例的工艺方法的图像传感器,像素可以随着扩散电容的变化而输出不同光强下的图像信号,且光强越强时,扩散电容越大,则输出电压信号的线性部分也随之增大,因此可以更好地量化光强对输出信号的影响,增大像素的动态范围。另外,在相同的光照强度下,本发明的工艺方法制备的像素结构比传统像素更不容易达到过曝状态。使势垒电容一定,保持较低的平衡态满阱容量,在较高光强下,扩散电容增大,扩散电子随着光强增加向输出端转化为电压信号,从而增大了输出信号,不会使像素很快达到过饱和状态。
当同时存在不同光强的入射光时,扩散电容的增大范围不同,输出的图像信号可以同时呈现更多不同亮度下的场景图像,这是以势垒电容决定输出饱和信号的普通像素无法达到的性能。而扩散电容随光强变化,使各个光强对应的图像信号都能输出并显现场景图像,从而增加了像素的动态范围。而普通像素就算在不同光强下照射,由于势垒电容的限制,不能很好地量化不同光强对输出信号的影响,只能呈现出有限亮度下的场景图像。
在本发明的一些实施例中,制备光生电子势阱结构时,第二导电类型的离子的离子注入剂量L取值满足1.5e11/cm2≤L≤2e12/cm2。例如,预设注入剂量采用1.5e11/cm2、1.6e11/cm2、3e11/cm2、6e11/cm2、8e11/cm2、9e11/cm2、1e12/cm2、1.5e12/cm2、2e12/cm2等。
具体地,以感光单元的像素结构为3um像素为例,图5中(a)是普通感光单元的工艺参数及对应电势的示意图,图5中(b)是根据本发明的一个实施例的感光单元的工艺参数及对应电势的示意图。本发明实施例中为了控制Vpin较小,降低PPD的N-well区域的掺杂浓度。但Vpin也不能过小,否则影响图像传感器的满阱容量。
本发明实施例中N-well离子注入剂量控制在1.5e11/cm2-2e12/cm2之间,对应的Vpin范围为0.29V-0.55V。低于1.5e11/cm2则满阱容量达不到性能要求,高于2e12/cm2则Vpin较高,对应的势垒电容也较大,像素在光照下饱和速率较快。普通的3um像素的Vpin范围大概在0.8V-1V左右,因此本发明实施例的工艺方法,通过控制N-well的注入条件,将Vpin明显降低,势垒电容相应减小,变相地增加了扩散电容对于输出信号的影响,达到增加传感器动态范围的目的。
进一步地,在一些实施例中,经过相关实验和验证测试,得到以下实验数据光生电子势阱的离子注入剂量L取值满足1.6e11/cm2≤L≤1.8e12/cm2。例如,离子注入剂量采用1.6e11/cm2、3e11/cm2、6e11/cm2、8e11/cm2、9e11/cm2、1e12/cm2、1.5e12/cm2、1.8e12/cm2
下面以不同实施例来说明不同离子注入剂量对于光生电子势阱的最大钳位电压的影响。其中,如下表1所示,包括7个实施例和两个对比例,各个示例中的其它条件相同。
表1
需要说明的是,光生电子势阱的最大钳位电压Vpin与其满阱容量相关,如果光生电子势阱的掺杂浓度太低,最大钳位电压Vpin过小,会直接影响满阱容量,满阱容量决定输出信号,若满阱容量过低则输出信号太小会使像素动态范围也很小,即使调整光照图像效果也不好。图像传感器的满阱容量越高图像效果越好,Vpin过低将直接影响图像效果,因此,需要控制满阱容量的下限,因为不同像素结构满阱容量大小不同,可以基于实际像素结构限定该满阱容量下限值的要求。
由上表1中的数据比较,实施例1-7中光生电子势阱的离子注入剂量逐渐增大,相应地,光生电子势阱的最大钳位电压Vpin也对应逐渐增大。在1.5e11/cm2-2e12/cm2之间的离子注入剂量,既可以满足上述的光生电子势阱的满阱容量的性能要求,即可以使得满阱容量在其下限值以上,使得图像传感器具有良好的图像效果,又可以具有合适的势垒电容,而不至于像素在光照下饱和速度过快,可以达到增加传感器动态范围的目的。
然而,低于1.5e11/cm2的光生电子势阱的离子注入剂量,例如对比例1中,离子注入剂量为1.4e11/cm2,对应光生电子势阱的Vpin为0.28V,则光生电子势阱的满阱容量达不到上述对于满阱容量下限的性能要求,不能满足感生单元的需求。
以及,对于高于2e12/cm2的光生电子势阱的离子注入剂量,例如上表1中的对比例2,离子注入剂量为2.2e12/cm2,对应的光生电子势阱的Vpin显著升高,达到了0.86V,Vpin较高,对应的势垒电容也较大,像素在光照下饱和速率较快,达不到增加传感器动态范围的目的。
优选地,在一些实施例中,光生电子势阱的离子注入剂量采用1.6e11/cm2≤L≤1.0e12/cm2,例如,采用1.6e11/cm2、1.8e11/cm2或者1.0e12/cm2等,可以在满足满阱容量达的性能要求的同时,又可以获得合适的势垒电容,避免像素在光照下饱和速度太快,达到良好的增加传感器动态范围的效果,还不会影响传感器的其它性能。
如图4所示,本发明实施例得工艺方法,在降低注入剂量的同时提高注入能量,延长载流子寿命,提高扩散电容。本发明实施例中N-well注入能量控制在合适的范围如200KeV-280KeV,若注入能量过大会造成传输拖尾现象。普通的3um像素的注入能量为160KeV-180KeV。因此本发明实施例的工艺方法,通过控制N-well的注入条件,降低Vpin,使势垒电容相应减小,延长载流子寿命,提高扩散电容对于输出信号的影响,达到增加传感器动态范围的目的。
在本发明的一些实施例中,在形成所述光生电子势阱之前,工艺方法还包括:在衬底的横向上光生势阱区的两侧形成第一导电类型的势阱,例如P-well,作为隔离阱,减小STI结构侧墙表面产生的暗电流,控制N-well注入的横向扩散范围。
在一些实施例中,在形成光生电子势阱之后,工艺方法还包括:在衬底的光生势阱区的上面形成第一导电类型的表面层。例如,在衬底的光生势阱区的上面注入BF2离子,以形成表面层。如图1所示,在N-well区域上面注入一层薄薄的P+层,形成钳位光电二极管(PPD),可以减少表面电荷对暗电流的影响。
下面通过比较和测试分析来说明,本发明实施例的工艺方法通过降低N-well的注入剂量,可以达到增加动态范围的效果,从而可以呈现更多不同亮度下的图像场景,提高成像质量。
图6是相关技术中图像传感器像素的光电响应曲线图,如图6所示,在一定积分时间内,光照时产生的光子数与光照强度是成正比关系,公式为E为光照强度。随着光照强度的增加,图像传感器输出的电压信号随之线性增加,直到达到饱和状态,输出信号不再变化。对于常规的CIS像素单元电路,无法很好地处理同时包括弱光和强光下的照明环境。因为普通的像素满阱容量主要由势垒电容决定,而在器件选型确定后,光电二极管具有固定不变的势垒电容,从而导致转换增益是一定的,只能输出有限的信号。图像传感器的动态范围与光电响应的曲线斜率有关,斜率越小时动态范围越小,只有采用一定的技术使像素在更高的光强下而不饱和,并且输出更大的电压信号,可以提升其动态范围。
图7是普通感光单元和本发明实施例的感光单元的灵敏度曲线,ADC采样处理线性区的电压信号。图7(a)为普通传感器像素的灵敏度曲线,势垒电容决定输出信号,ADC只能处理线性区有限的模拟信号,达到饱和后再增加光强图像会过曝。对于采用本发明实施例的工艺方法的像素(图7(b)),根据器件选型使Vpin较低,势垒电容影响的输出信号部分较小。在低光照强度下ADC采样势垒电容决定的图像信号。增加光照强度,扩散电容占主导作用,ADC采样范围增加,扩散电容使输出信号继续增大。在同一光照强度下,普通像素的输出信号由于势垒电容直接达到饱和,饱和值不随光强增大而增加。而本申请提出的技术使得图像传感器在较强的照明环境下输出信号仍在线性区,不同光照强度下的输出信号都能同时被ADC转化为图像信号,可以同时呈现更多不同亮度下的场景图像,提高了图像传感器的动态范围。
图8是实际测试的灵敏度曲线图,通过计算不同光照强度影响输出信号的大小,证明光照强度影响扩散电容从而使输出信号增大。图8中a)-d)分别为同一像素在光照强度为10lux、20lux、30lux和40lux的绿光照射下的灵敏度曲线图,横坐标为积分时间,纵坐标为灰度值。如图所示,光照强度一定时,RGB对应的灰度饱和值不同,G>B>R。这是因为在绿光照射时,蓝光和红光的光强较弱,产生的光子数较少,因此饱和值较小。在10lux-40lux不同光照强度下,光强越大时RGB对应的灰度值越大,说明光照强度越强时输出信号越大。随着光强的增加,饱和时B/GB比值稳定在88%左右,说明扩散电容影响输出信号值,且随着光照强度的增加而线性增大。
下面为公式验证,在一定曝光时间t内入射到面积为A的感光单元的光子平均数uphton(缩写为up)与入射光强E成正比,入射光波长为λ,即公式为:
光子数up与输出灰度值uy的关系为:
uy=uy.dark+Kηup (1-2)
式中K为全局系统增益,η为总量子效率,uy.dark为无光时的暗信号。根据上述两个公式,将uy.dark和Kηup看作两个整体,代入测试中的GB_mean灰度值,设图6中光强为10lux至40lux下测试的GB_mean灰度值分别为uy1、uy2、uy3和uy4,可以算出uy.dark和Kηup的平均值。再将uy.dark和Kηup的平均值反代入理论公式可以求出4种光强下的GB_mean的理论值uy,发现理论结果与测试值近似。
理论计算公式如下:
10lux:uy1=uy.dark+Kηup1
20lux:uy2=uy.dark+2Kηup1
30lux:uy3=uy.dark+3Kηup1
40lux:uy4=uy.dark+4Kηup1
将uy1、uy2、uy3和uy4分别代入GB的实际测试值,即:
10lux:166.94=uy.dark+Kηup1
20lux:175.77=uy.dark+2Kηup1
30lux:181.19=uy.dark+3Kηup1
40lux:185.18=uy.dark+4Kηup1
由于测试的误差性,使得两两公式得到uy.dark和Kηup1的计算结果有一定的误差,因此将uy.dark和Kηup1所得的结果取平均值,得出:
uy.dark≈162.07
Kηup1≈6.08
再将uy.dark和Kηup1反代入原理论公式得出理论值:
10lux:uy1=162.07+6.08=168.15
20lux:uy2=162.07+2*6.08=174.23
30lux:uy3=162.07+3*6.08=180.31
40lux:uy4=162.07+4*6.08=186.39
对比得出计算得到的10-40lux下的灰度值结果与测试值近似。
另外,当光照强度为40lux时,设Green光子数为UG,Blue光子数为UB,由于测试结果GB_mean=185.18,B_mean=165.5。则两种光产生的光子数之比代入到理论公式中得/>即当绿光强度EG为40lux时,蓝光强度EB≈9lux,说明40lux的绿光下蓝光强度约为9lux。从图6中a)和d)的测试结果中也发现,绿光强度为40lux时,蓝光的饱和值与10lux下的绿光饱和灰度值GB_mean与40lux下蓝光饱和灰度值B_mean接近,也就是说40lux的绿光下蓝光强度约为10lux,与计算验证结果一致。因此本发明提出,当采用扩散电容决定输出信号技术,在不同光强下,使输出信号随着光强增加而线性增大,图像传感器可以同时采样更大的亮度范围下的输出信号。
在本发明实施例中,使Vpin较低,在低光照强度下,输出信号由势垒电容决定。光强较大时,势垒电容下的输出信号饱和,通过提高载流子寿命,像素的扩散电容很快起作用,电压信号继续随着光照强度的增加,扩散电容主要影响输出信号,并且在一定光强范围内不会过曝。最后ADC同时处理由扩散电容控制的各个光强下的电压信号,并转化成不同照明环境下的图像,最大程度还原图像细节。
图9是根据本发明一个实施例的制备感光单元的工艺方法的流程图,如图9所示包括:P型Si衬底和外延层的制备以及P-well的注入;光电二极管N-well注入:例如注入As或者P离子,形成光生电子区,形成钳位光电二极管(PPD),其中,掺杂浓度影响Vpin值和势垒电容。形成Gate:多晶硅(Polysilicon);光电二极管P+pinning layer注入:BF2离子,表面P层与N-well形成PN结,降低暗电流。以及进行FD注入以及形成晶体管。
根据实验测试结果,本发明实施例的将扩散电容增大图像传感器动态范围的方法可以应用到普通图像传感器中。图10描述了采用本发明实施例的提高像素的动态范围的光电响应曲线图。若普通图像传感器Vpin为0.8V或以上,势垒电容较大,若在光强为80lux下输出信号很快直接达到饱和,此时像素的满阱容量为8000e-,对应的输出信号为0.8V,动态范围较窄,如图10中虚线部分所示。假设普通图像传感器在80lux的光强下照射,由于势垒电容的增大,输出信号很快直接达到饱和,假设此时像素的满阱容量为8000e-,对应的输出信号为0.8V,动态范围较窄,如虚线部分所示。对于采用本发明技术的图像传感器,如图中实线部分所示,首先保持势垒电容作用的输出信号较小,假设在30lux下,由势垒电容决定的本征满阱容量达到3000e-,即输出电压信号为0.3V。继续增大光强时,势垒电容不变,扩散电容增大,使输出信号继续增加。由于扩散电容是由少子在扩散区积累,其光电响应曲线的斜率会变小,因此就算光照强度达到80lux,像素也没有达到饱和状态。在80lux以上时,输出信号仍能继续增大,直到在更高的光强范围达到饱和,则图像传感器的动态范围更宽,成像效果更好。
概括来说,本发明实施例的工艺方法,通过改变工艺参数,控制Vpin较小,增加光生电子势阱内的载流子寿命,提高扩散电容对输出信号的影响。在低光照强度下,输出较低的信号,增大光照强度后扩散电容起主导作用,在原本势垒电容作用下应该饱和的光强下,扩散电容使输出信号继续增加,直到在更高的光强下饱和,输出信号可以在更宽的光强范围内有输出信号对应值,量化光强对输出信号的影响,增大了图像传感器的动态范围。
本发明第二方面实施例提出一种采用上述工艺方法制备的感光单元。
如图1所示,本发明实施例的感光单元100包括第一导电类型的衬底例如P型衬底和在衬底的光生势阱区以第二导电类型的离子进行低浓度掺杂形成的光生电子势阱例如N-well以及在衬底上还形成有浮空扩散区FD和晶体管例如图1中的转移晶体管2、复位晶体管4、源跟随器5以及选择晶体管6。
与普通感光单元不同的是,本发明实施例的感光单元100,光生电子势阱的最大钳位电压Vpin小于常规感光单元中光生电子势阱的最大钳位电压。具体地,在衬底的光生势阱区形成光生电子势阱时,降低光生电子势阱的离子注入剂量,即进行低浓度掺杂,以减小光生电子势阱的最大钳位电压Vpin,光生电子势阱的最大掺杂浓度区域更深,增大了光生电子使能内的载流子寿命,即增大像素的扩散电容,增大扩散电容对于输出信号的控制作用,可以达到增加传感器动态范围的效果。
根据本发明实施例的感光单元100,通过在衬底的光生势阱区进行低浓度掺杂形成光生电子势阱,即降低光生势阱的离子注入剂量,减小了光生电子势阱的最大钳位电压Vpin,增加了光生势阱内的载流子寿命。扩散电容与高光照强度有关,光照强度越大,扩散电容越大,从而提高了扩散电容对于更高光强下的输出信号的主导作用,量化光强对输出信号的作用,达到增加传感器动态范围的效果。
并且在相同的光照强度下,本发明实施例的感光单元比传统像素也更不容易达到过曝状态,可以呈现不同光强下的图像场景,可以更好地还原图像细节,提高成像质量。
在实施例中,在形成光生电子势阱时,在降低掺杂浓度的同时还可以提高离子注入能量,例如注入能量控制在合适的范围如200KeV-280KeV,若注入能量过大会造成传输拖尾现象。普通的3um像素的注入能量为160KeV-180KeV。因此本发明实施例的工艺方法,通过控制N-well的注入条件,降低Vpin,使势垒电容相应减小,延长载流子寿命,提高扩散电容对于输出信号的影响,达到增加传感器动态范围的目的。
在一些实施例中,光生电子势阱的最大钳位电压Vpin的取值范围满足0.3V≤Vpin≤0.5V,例如,Vpin为0.3V、0.4V或者0.5V等。其中,低于0.3V则满阱容量达不到性能要求,高于0.5V则对应的势垒电容也较大,像素在光照下饱和速率较快。因此,采用上述取值范围内的Vpin,既可以满足性能要求又可以避免饱和速度过快。
在一些实施例中,感光单元100还包括表面层例如图1中的P+pinning layer,表面层位于衬底的光生势阱区的上面,可以减小表面电荷对暗电流的影响。
感光单元100还包括第一导电类型的势阱例如P-well,第一导电类型的势阱在衬底的横向上位于光生势阱区的两侧,减小STI结构侧墙表面产生的暗电流,控制N-well注入的横向扩散范围。
本发明第三方面实施例还提出了一种图像传感器例如CMOS传感器,如图1所示,图像传感器1包括像素阵列10、读出电路20、模拟信号处理器30、模数转换器40和图像信号处理器50。
其中,像素阵列10包括阵列设置的多个如上面实施例的感光单元100,该感光单元100的光生电子势阱的最大钳位电压Vpin比普通的感光单元的最大钳位电压要小,载流子寿命更长,例如,普通感光单元的最大钳位电压范围大概在0.8V-1V左右,本发明实施例的感光单元100的最大钳位电压Vpin的取值范围在0.3V-0.5V之间。
读出电路20与像素阵列10连接,用于读出像素阵列10的感光信号;模拟信号处理器30与读出电路20连接,用于将感光信号进行处理,以获得处理后的模拟感光信号;模数转换器40与模拟信号处理器30连接,用于将处理后的模拟感光信号转换为数字感光信号;图像信号处理器50与模数转换器40连接,用于根据数字感光信号生成图像信息并输出图像信息。
本发明实施例的图像传感器1,其像素阵列10通过采用降低了光生电子势阱的最大钳位电压Vpin的感光单元100,减小了势垒电容对像素阵列输出信号的影响;增加光生电子势阱最大掺杂浓度区域的深度,提高了光生电子势阱内的载流子寿命,从而增加了扩散电容对于输出信号的影响,随着光强增加,扩散电容对于输出信号的影响起到主导作用,增大输出信号,达到增大传感器动态范围的效果。在同一光照强度下,普通像素的输出信号由于势垒电容直接达到饱和,饱和值不随光强增大而增加。而本申请提出的技术使得图像传感器在较强的照明环境下输出信号仍在线性区,不同光照强度下的输出信号都能同时被数模转换器40转换为图像信号,可以同时呈现更多不同亮度下的场景图像,提高了图像传感器的动态范围,成像质量得到提高。
可以理解的是,图1中的像素结构仅仅是示例,采用其它像素结构通过降低其Vpin,延长载流子寿命提高扩散电容的作用,同样可以达到增大动态范围,提高成像质量的效果。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (11)

1.一种制备感光单元的工艺方法,其特征在于,包括:
提供第一导电类型的衬底;
在所述衬底的光生势阱区以第二导电类型的离子进行低浓度掺杂,以形成光生电子势阱;
以及,在所述衬底上制备浮空扩散区和晶体管。
2.根据权利要求1所述的制备感光单元的工艺方法,其特征在于,所述第二导电类型的离子的离子注入剂量L取值满足1.5e11/cm2≤L≤2.0e12/cm2
3.根据权利要求2所述的制备感光单元的工艺方法,其特征在于,所述第二导电类型的离子的离子注入剂量L取值满足1.6e11/cm2≤L≤1.8e12/cm2
4.根据权利要求3所述的制备感光单元的工艺方法,其特征在于,所述第二导电类型的离子的离子注入剂量L取值满足为1.6e11/cm2≤L≤1.0e12/cm2
5.根据权利要求1-4任一项所述的制备感光单元的工艺方法,其特征在于,所述工艺方法还包括:
在形成所述光生电子势阱时,以预设注入能量注入所述第二导电类型的离子,其中,所述预设注入能量E取值满足200KeV≤E≤280KeV。
6.根据权利要求1-4任一项所述的制备感光单元的工艺方法,其特征在于,在形成所述光生电子势阱之前,所述工艺方法还包括:在所述衬底的横向上所述光生势阱区的两侧形成第一导电类型的势阱。
7.根据权利要求1-4任一项所述的制备感光单元的工艺方法,其特征在于,在形成光生电子势阱之后,所述工艺方法还包括:在所述衬底的所述光生势阱区的上面形成第一导电类型的表面层。
8.一种感光单元,其特征在于,包括:
第一导电类型的衬底;
在所述衬底的光生势阱区以第二导电类型的离子进行低浓度掺杂形成的光生电子势阱;
在所述衬底上还形成有浮空扩散区和晶体管。
9.根据权利要求8所述的感光单元,其特征在于,所述光生电子势阱的最大钳位电压Vpin的取值范围满足0.3V≤Vpin≤0.5V。
10.根据权利要求8所述的感光单元,其特征在于,所述感光单元还包括:
表面层,所述表面层位于所述衬底的所述光生势阱区的上面;
第一导电类型的势阱,所述第一导电类型的势阱在所述衬底的横向上位于所述光生势阱区的两侧。
11.一种图像传感器,其特征在于,包括:
像素阵列,所述像素阵列包括阵列设置的多个权利要求7-9任一项所述的感光单元;
读出电路,所述读出电路与所述像素阵列连接,用于读出所述像素阵列的感光信号;
模拟信号处理器,所述模拟信号处理器与所述读出电路连接,用于将所述感光信号进行处理,以获得处理后的模拟感光信号;
模数转换器,所述模数转换器与所述模拟信号处理器连接,用于将处理后的模拟感光信号转换为数字感光信号;
图像信号处理器,所述图像信号处理器与所述模数转换器连接,用于根据所述数字感光信号生成图像信息并输出所述图像信息。
CN202211198669.7A 2022-09-29 2022-09-29 制备感光单元的工艺方法和感光单元以及图像传感器 Pending CN117832236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211198669.7A CN117832236A (zh) 2022-09-29 2022-09-29 制备感光单元的工艺方法和感光单元以及图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211198669.7A CN117832236A (zh) 2022-09-29 2022-09-29 制备感光单元的工艺方法和感光单元以及图像传感器

Publications (1)

Publication Number Publication Date
CN117832236A true CN117832236A (zh) 2024-04-05

Family

ID=90504887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211198669.7A Pending CN117832236A (zh) 2022-09-29 2022-09-29 制备感光单元的工艺方法和感光单元以及图像传感器

Country Status (1)

Country Link
CN (1) CN117832236A (zh)

Similar Documents

Publication Publication Date Title
US5903021A (en) Partially pinned photodiode for solid state image sensors
US7517717B2 (en) Wide dynamic range sensor having a pinned diode with multiple pinned voltages
US7517714B2 (en) Image sensors for reducing dark current and methods of fabricating the same
US6084259A (en) Photodiode having charge transfer function and image sensor using the same
KR100381026B1 (ko) 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
US6441411B2 (en) Solid-state image sensor having a substrate with an impurity concentration gradient
US8368164B2 (en) Phototransistor having a buried collector
US7781719B2 (en) High sensitivity and high dynamic-range CMOS image sensor pixel structure with dynamic C-V characteristics
US20060226438A1 (en) Solid-state imaging device
CN1875486A (zh) 具有钉扎浮置扩散二极管的图像传感器
US7964928B2 (en) Photodetector with an improved resolution
US9425225B2 (en) Solid-state imaging device
CN1992224A (zh) 互补金属氧化物半导体图像传感器的制造方法
US10340304B2 (en) CMOS image sensor
US7034347B2 (en) Charge detecting device
US9743027B2 (en) Image sensor with high dynamic range and method
KR100406596B1 (ko) 엔피엔피 포토다이오드를 구비하는 이미지 센서 제조 방법
KR100660345B1 (ko) 씨모스 이미지 센서 및 그의 제조방법
CN117832236A (zh) 制备感光单元的工艺方法和感光单元以及图像传感器
KR100813800B1 (ko) 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법
KR100705214B1 (ko) 이미지센서의 핀드 포토다이오드 제조방법
KR100667918B1 (ko) 씨모스 이미지 센서 및 그 제조방법
JP2006074063A (ja) 電荷検出装置の製造方法
KR20020058885A (ko) 포토다이오드의 특성을 향상시킬 수 있는 이미지 센서 및그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination