CN117826009A

CN117826009A - 一种短路检测方法、电路及检测装置

Info

Publication number: CN117826009A
Application number: CN202311673484.1A
Authority: CN
Inventors: 请求不公布姓名
Original assignee: Suzhou Jiazhicai Optoelectronics Technology Co ltd
Current assignee: Suzhou Jiazhicai Optoelectronics Technology Co ltd
Priority date: 2023-12-07
Filing date: 2023-12-07
Publication date: 2024-04-05

Abstract

本发明提供了一种短路检测方法、电路及检测装置，其包括如下步骤：S1、将FPGA连接于LVDS的多个差分对，所述FPGA中至少将其中的第一管脚及第二管脚设置为输出端；S2、将负载电阻同时连接于在所述第一管脚以及所述第二管脚；S3、计算此时所述负载电阻分压V3；S4、检测所述输出端电平V4，通过对出端电平V4数值归类实现短路检测。本发明能够通过管脚的不同连接方式实现跨差分对检测，进而实现对LVDS上任意位点的短路判断，其兼具结构简单、使用范围广泛、测试效率高等多种显著优势。

Description

一种短路检测方法、电路及检测装置

技术领域

本发明涉及检测技术领域，具体指一种短路检测方法、电路及检测装置。

背景技术

当前主流的显示器接口中，LVDS接口信号仍然占据较大份额，工厂在进行LVDS接口的显示器测试时，除了需要LVDS信号源输出LVDS视频信号，使其驱动显示器输出图像以检测屏幕缺陷，还需要测试屏内是否存在LVDS差分对之间短路或者负载电阻开路的情况，从而及时将其筛选出来进行修复或者报废处理。

现阶段对于LVDS差分对的短路检测通常是通过在LVDS信号源外部额外增加一个比较器或者差分ADC来实现的，上述连接结构通过比较FPGA中P、N两端之间的压差来检测是否发生短路，具体地，比如压差低于预定阈值时则可以判定发生短路，具体结构参见专利CN204556766U。上述方式虽然能够实现短路检测的目的，但是一方面，其均需要并联相关检测电路，而这种连接结构不可避免地存在信号反射，因此会对LVDS的信号质量造成影响，另一方面，上述方式一次只能检测一个差分对，因此，当电路中存在需要跨差分对进行检测的情况时，上述方式需要分别进行两次甚至多次测试，不仅大大增加了电路连接结构的复杂程度，同时也严重影响了检测效率。

发明内容

为此，本发明所要解决的技术问题在于克服现有技术中LVDS差分对的短路检测时存在信号反射和效率较低的问题，提供一种短路检测方法、电路及检测装置。

为解决上述技术问题，本发明提供了一种短路检测方法，其包括如下步骤：S1、将FPGA连接于LVDS的多个差分对，所述FPGA包括连接于所述多个差分对的多个管脚，且至少将其中的第一管脚及第二管脚设置为输出端；S2、将负载电阻同时连接于在所述第一管脚以及所述第二管脚，其中所述负载电阻阻值为R1；S3、将所述第一管脚和所述第二管脚中的一个设置为高输出端V1，另一个设置为低输出端V2后，向所述FPGA通入驱动电流I1，计算此时所述负载电阻分压为V3＝I1×R1，其中V1＞V3＞V2；S4、S4、检测所述输出端电平V4，当所述V4高于FPGA判决阈值时，所述FPGA识别为1，当所述V4低于FPGA判决阈值时，所述FPGA识别为0，当所述FPGA对所述高输出端识别为1及对所述低输出端识别为0时，所述LVDS电路正常；当所述FPGA对所述高输出端识别不为1和/或对所述低输出端识别不为0时，所述LVDS电路存在短路现象。

在本发明的一个实施例中，所述第一管脚及所述第二管脚分别为所述FPGA中P管脚或N管脚中的一个。

在本发明的一个实施例中，所述FPGA驱动电流不低于12毫安。

本发明还提供了一种短路检测电路，其通过多个差分对检测LVDS内部连接情况，所述短路检测电路以实施上述短路检测方法，其包括：FPGA，所述FPGA包括多个管脚，任意两个所述管脚对应连接一个所述差分对；至少一个负载电阻，至少一个所述负载电阻分别串联于同组两个所述管脚之间。

在本发明的一个实施例中，所述FPGA还包括逻辑电路，多个所述管脚分别连接所述逻辑电路。

在本发明的一个实施例中，所述管脚包括三态端口，所述三态端口包括控制端、输入端以及输出端，其中，所述控制端连接所述逻辑电路，所述管脚接收信号通过所述输入端输入所述逻辑电路，所述逻辑电路的电平信号通过所述输出端输出。

本发明还提供了一种检测装置，其包括上述短路检测电路。

本发明的上述技术方案相比现有技术具有以下优点：

本发明所述的短路检测方法、电路及检测装置，在LVDS上连接FPGA，并将多个管脚与负载电阻连接后测试高输出端以及低输出端电平，即可通过其与V1、V2以及V3之间的数值归类实现电路是否正常的判断，一方面，此种方法直观精确，电路连接方式简单，另一方面，其能够通过管脚的不同连接方式实现跨差分对检测，进而实现对LVDS上任意位点的短路判断，此外，本申请还能够实现避信号反射的问题，因此，与现有技术相比，本申请是一种兼具结构简单、使用范围广泛、测试效率高等多种显著优势的新型短路检测方法、电路及检测装置。

附图说明

为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。

图1是本发明优选实施例中短路检测电路的连接结构示意图。

说明书附图标记说明：R、负载电阻；1、FPGA。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

实施例一

本实施例提供一种短路检测方法，其包括如下步骤：S1、将FPGA1连接于LVDS的多个差分对，所述FPGA1包括连接于所述多个差分对的多个管脚，且至少将其中的第一管脚及第二管脚设置为输出端；S2、将负载电阻R同时连接于在所述第一管脚以及所述第二管脚，其中所述负载电阻R阻值为R1；

S3、将所述第一管脚和所述第二管脚中的一个设置为高输出端V1，另一个设置为低输出端V2后，向所述FPGA1通入驱动电流I1，计算此时所述负载电阻R分压为V3＝I1×R1，其中V1＞V3＞V2；S4、检测所述输出端电平V4，当所述V4高于FPGA判决阈值时，所述FPGA识别为1，当所述V4低于FPGA判决阈值时，所述FPGA识别为0，当所述FPGA对所述高输出端识别为1及对所述低输出端识别为0时，所述LVDS电路正常；当所述FPGA对所述高输出端识别不为1和/或对所述低输出端识别不为0时，所述LVDS电路存在短路现象。

本发明所述的短路检测方法，在LVDS上连接FPGA1，并将多个管脚与负载电阻R连接后测试高输出端以及低输出端电平，由此通过V4与V1、V2以及V3之间的数值归类实现电路是否正常的判断，一方面，此种方法直观精确，电路连接方式简单，另一方面，其能够通过管脚的不同连接方式实现跨差分对检测，进而实现对LVDS上任意位点的短路判断，此外，本申请还能够实现避信号反射的问题，因此，与现有技术相比，本申请是一种兼具结构简单、使用范围广泛、测试效率高等多种显著优势的新型短路检测方法。

其中，所述第一管脚及所述第二管脚分别为所述FPGA1中P管脚或N管脚中的一个。本实施例中，第一管脚为FPGA1中的P管脚且其为高输出端，第二管脚为FPGA1中的N管脚且其为低输出端，其中，所述FPGA1驱动电流不低于12毫安，进一步地，本实施例中的FPGA1驱动电流为12毫安，负载电阻R的阻值R1＝100Ω，因此，本实施例中的V3＝I1×R1＝1.2V，高输出端V1＝1.8V，低输出端V2＝0V，由于受到负载电阻R对电压的限制能力，在实际测量时，高输出端电平会略低于高输出端V1，低输出端电平会略高于低输出端V2，由此，高输出端电平及低输出端电平均是V1及V2之间的任意值时，即，高输出端电平在0～1.2V之间，且低输出端电平在1.2V～1.8V之间时，能够证明LVDS电路正常，相应地，当发生短路时，负载电阻R两端的压差会变得非常小，高输出端电平和/或低输出端电平必然不在上述常规范围内，由此所述LVDS电路存在短路现象。在其他实施例中，FPGA判决阈值可在V1～V2之间浮动，其具体数值取决于FPGA参数。

进一步地，本实施例中还包括开路检测状态：将所述FPGA1的第一管脚及第二管脚中的一个设置为输入端，另一个设置为输出端，其中，所述输出端输出电压为0，起给予同样远离也能够实现短路检测目的。

实施例二

参见图1所示，本实施例提供一种短路检测电路，其通过多个差分对检测LVDS内部连接情况，此短路检测电路用以实施实施例一中的短路检测方法，其包括：FPGA1，所述FPGA1包括多个管脚，任意两个所述管脚对应连接一个所述差分对；至少一个负载电阻R，至少一个所述负载电阻R分别串联于同组的N管脚和P管脚之间。具体地，本实施例中的LVDS包括两个差分对，相应地，FPGA1上设有四个分别与差分对连接的管脚，具体地，其中包括两个P管脚以及两个N管脚，进一步地，本实施例中对用两个差分对设有两个负载电阻R，任意一个负载电阻R均的一端均连接一个P管脚，另一端均连接于一个N管脚，进一步地，本实施例中的负载电阻R的阻值为100Ω，P管脚输出电压为1.8V，N管脚输出电压为0V。在其他实施例中，管脚、差分对以及负载电阻R的数量可以依据实际使用情况进行调整，本发明对此不做具体限制。

本实施例中，所述FPGA1还包括逻辑电路，多个所述管脚分别连接所述逻辑电路，进一步地，所述管脚包括三态端口，所述三态端口包括控制端、输入端以及输出端，其中，所述控制端连接所述逻辑电路，所述管脚接收信号通过所述输入端输入所述逻辑电路，所述逻辑电路的电平信号通过所述输出端反馈。

实施例三

本实施例提供一种检测装置，其包括实施例二中的短路检测电路、安装架及壳体，所述短路检测电路设置于所述安装架上，所述安装架设置于所述壳体内部。

综上，本发明所述的短路检测方法、电路及检测装置，在LVDS上连接FPGA1，并将多个管脚与负载电阻R连接后测试高输出端以及低输出端电平，即可通过其与V1、V2以及V3之间的数值归类实现电路是否正常的判断，一方面，此种方法直观精确，电路连接方式简单，另一方面，其能够通过管脚的不同连接方式实现跨差分对检测，进而实现对LVDS上任意位点的短路判断，此外，本申请还能够实现避信号反射的问题，因此，与现有技术相比，本申请是一种兼具结构简单、使用范围广泛、测试效率高等多种显著优势的新型短路检测方法、电路及检测装置。

显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims

1.一种短路检测方法，其特征在于：包括如下步骤：

S1、将FPGA连接于LVDS的多个差分对，所述FPGA包括连接于所述多个差分对的多个管脚，且至少将其中的第一管脚及第二管脚设置为输出端；

S2、将负载电阻同时连接于在所述第一管脚以及所述第二管脚，其中所述负载电阻阻值为R1；

S3、将所述第一管脚和所述第二管脚中的一个设置为高输出端V1，另一个设置为低输出端V2后，向所述FPGA通入驱动电流I1，计算此时所述负载电阻分压为V3＝I1×R1，其中V1＞V3＞V2；

S4、检测所述输出端电平V4，当所述V4高于FPGA判决阈值时，所述FPGA识别为1，当所述V4低于FPGA判决阈值时，所述FPGA识别为0，

当所述FPGA对所述高输出端识别为1及对所述低输出端识别为0时，所述LVDS电路正常；

当所述FPGA对所述高输出端识别不为1和/或对所述低输出端识别不为0时，所述LVDS电路存在短路现象。

2.根据权利要求1所述的短路检测方法，其特征在于：所述第一管脚及所述第二管脚分别为所述FPGA中P管脚或N管脚中的一个。

3.根据权利要求1所述的短路检测方法，其特征在于：所述FPGA驱动电流不低于12毫安。

4.一种短路检测电路，其通过多个差分对检测LVDS内部连接情况，其特征在于：所述短路检测电路以实施权利要求1～3中任意一项所述的短路检测方法，其包括：

FPGA，所述FPGA包括多个管脚，任意两个所述管脚对应连接一个所述差分对；

至少一个负载电阻，至少一个所述负载电阻分别串联于同组两个所述管脚之间。

5.根据权利要求4所述的短路检测电路，其特征在于：所述FPGA还包括逻辑电路，多个所述管脚分别连接所述逻辑电路。

6.根据权利要求5所述的短路检测电路，其特征在于：所述管脚包括三态端口，所述三态端口包括控制端、输入端以及输出端，其中，所述控制端连接所述逻辑电路，所述管脚接收信号通过所述输入端输入所述逻辑电路，所述逻辑电路的电平信号通过所述输出端输出。

7.一种检测装置，其特征在于：包括权利要求4～6中任意一项所述的短路检测电路。