CN117810277A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN117810277A CN117810277A CN202410044401.0A CN202410044401A CN117810277A CN 117810277 A CN117810277 A CN 117810277A CN 202410044401 A CN202410044401 A CN 202410044401A CN 117810277 A CN117810277 A CN 117810277A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact layer
- semiconductor device
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000010521 absorption reaction Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims description 37
- 238000009616 inductively coupled plasma Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000006096 absorbing agent Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 15
- 238000002360 preparation method Methods 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种半导体器件，包括衬底及位于所述衬底上的外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；所述外延层中具有第一台阶和第二台阶，所述第一台阶从所述第二接触层延伸至所述吸收层内，所述第二台阶从所述第一台阶的底部延伸至所述第一接触层上。本发明中的半导体器件具有三级台阶，可以有效降低器件边缘电场强度，避免器件边缘被提前击穿并降低漏电流；并且，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形，从而避免交界处电场集中，降低了边缘电场强度，达到进一步降低漏电流的目的。相应的，本发明还提供了一种半导体器件的制备方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
光电探测器(Photo Detector，PD)作为一种重要的光电转换器件，其作用是为将光信号转换为电信号，在很多应用领域中已获得广泛应用。高性能雪崩光电二极管(Avalanche Photo Diode，APD)具有内部增益机制—碰撞离化效应，与传统的PIN光电探测器相比，高性能雪崩光电二极管具有更高的灵敏度，在光纤通信网络、自由空间光通信、量子通信等领域有着广泛的应用前景。
高性能雪崩光电二极管仍存在着一些问题而有待改善，其中，器件边缘易发生提前击穿且器件漏电流(暗电流)过高是突出的问题点。目前，主要是利用刻蚀的方法在器件的外延层边缘制作垂直台阶，将器件的内部电场局限在器件中心区域，使强电场远离器件边缘，从而避免器件边缘被提前击穿并降低漏电流，然而，漏电流仍然较高。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，以解决现有的半导体器件的漏电流较高的问题。
为了达到上述目的，本发明提供了一种半导体器件，包括衬底及位于所述衬底上的外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；以及，
所述外延层中具有第一台阶和第二台阶，所述第一台阶从所述第二接触层延伸至所述吸收层内，所述第二台阶从所述第一台阶的底部延伸至所述第一接触层上，并且，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形。
可选的，所述弧形为朝向所述吸收层内凹陷的圆弧形。
可选的，所述圆弧形的曲率半径大于100nm。
可选的，所述半导体器件还包括反射层、第一电极和第二电极；以及，
所述第二接触层的顶面为光线入射面，所述反射层设置于所述衬底的底面上，所述第一电极设置于所述第二台阶的下台阶面上，所述第二电极设置于所述第二接触层的顶面上。
可选的，所述半导体器件还包括反射层、第一电极和第二电极；
所述衬底的底面为光线入射面，所述反射层设置于所述第二接触层的顶面上，所述第一电极设置于所述第二台阶的下台阶面上；以及，
所述第二电极设置于所述第二接触层的顶面上；或者，所述反射层作为所述第二电极。
可选的，所述光线入射面上还设置有增透膜；和/或，所述外延层的外表面上设置有钝化层，所述第一电极和所述第二电极的顶部露出所述钝化层。
本发明还提供了一种半导体器件的制备方法，包括：
提供衬底；
在所述衬底上形成外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；
刻蚀所述第二接触层及所述吸收层的部分厚度，形成第一台阶，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形；以及，
沿所述第一台阶的下台阶面继续刻蚀所述吸收层、所述电荷层及所述倍增层，并露出所述第一接触层，以形成第二台阶。
可选的，采用感应耦合等离子体刻蚀工艺刻蚀所述第二接触层及所述吸收层的部分厚度。
可选的，刻蚀所述第二接触层及所述吸收层的部分厚度时，提高所述感应耦合等离子体刻蚀工艺的刻蚀气体和保护气体的比例和/或提高所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量，使得所述第一台阶的下台阶面与台阶侧面的交界处呈弧形。
可选的，所述刻蚀气体的流量为80SCCM～100SCCM，所述保护气体的流量为5SCCM～10SCCM，所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量为300W～350W。
在本发明提供的半导体器件中，包括衬底及位于所述衬底上的外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；以及，所述外延层中具有第一台阶和第二台阶，所述第一台阶从所述第二接触层延伸至所述吸收层内，所述第二台阶从所述第一台阶的底部延伸至所述第一接触层上。本发明中的半导体器件具有三级台阶，可以有效降低器件边缘电场强度，避免器件边缘被提前击穿并降低漏电流；并且，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形，从而避免交界处电场集中，降低了边缘电场强度，达到进一步降低漏电流的目的。相应的，本发明还提供了一种半导体器件的制备方法。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程图；
图2～图7为本发明实施例一提供的半导体器件的制备方法的相应步骤对应的结构示意图；
图8为本发明实施例二提供的半导体器件的结构示意图；
其中，附图标记为：
100-衬底；200a-第一台阶；200b-第二台阶；201-第一接触层；202-倍增层；203-电荷层；204-吸收层；205-第二接触层；301-第一电极；302-第二电极；400-增透膜；500-反射层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图7为本实施例提供的半导体器件的结构示意图。如图7所示，本实施例中，所述半导体器件为高性能雪崩光电二极管，包括衬底100及位于所述衬底100上的外延层。所述外延层包括由下至上依次堆叠的第一接触层201、倍增层202、电荷层203、吸收层204及第二接触层205。
本实施例中，所述衬底100为半绝缘衬底，其材料为InP，所述第一接触层201的材料为N型InAlAs，所述倍增层202的材料为本征InAlAs，所述电荷层203的材料为P型InAlAs，所述吸收层204及所述第二接触层205的材料均为本征InGaAs。
进一步地，所述第一接触层201的厚度为0.05μm～1μm，所述倍增层202的厚度为30nm～200nm，所述电荷层203的厚度为30nm～200nm，所述吸收层204的厚度为0.2μm～0.5μm，所述第二接触层205的厚度为0.05μm～0.2μm。
更进一步地，所述第一接触层201的掺杂浓度为5x1018cm-3～2x1019cm-3，所述倍增层202的掺杂浓度为1x1016cm-3～2x1017cm-3，所述电荷层203的掺杂浓度为1x1017cm-3～2x1018cm-3，所述第二接触层205的掺杂浓度为5x1018cm-3～2x1019cm-3。
应理解，上述各膜层的材料、厚度及掺杂浓度仅为示例，所述衬底及所述外延层中的各膜层还可以采用其他可能的材料、厚度及掺杂浓度，此处不再一一举例说明。
请继续参阅图7，所述外延层中具有第一台阶200a和第二台阶200b，所述第一台阶200a和所述第二台阶200b均位于所述外延层的边缘。所述第一台阶200a从所述第二接触层205延伸至所述吸收层204内(但并不贯穿所述吸收层204)，此时，所述吸收层204呈凸字形结构，所述第一台阶200a的上台阶面为所述第二接触层205的表面，所述第一台阶200a的下台阶面为所述吸收层204的表面。所述第二台阶200b从所述第一台阶200a的底部延伸至所述第一接触层201上，所述第二台阶200b的上台阶面为所述吸收层204的表面(也即所述第一台阶200a的下台阶面)，所述第二台阶200b的下台阶面为所述第一接触层201的表面。如此一来，所述半导体器件具有三级台阶，可以有效降低器件边缘电场强度，避免器件边缘被提前击穿并降低漏电流。
进一步地，所述第一台阶200a的下台阶面与台阶侧面的交界处呈弧形，从而避免交界处电场集中，降低了边缘电场强度，达到进一步降低漏电流的目的。
本实施例中，所述弧形为朝向所述吸收层204内凹陷的圆弧形，并且，所述圆弧形的曲率半径大于100nm，较大的曲率半径可以更有效地降低所述吸收层204边缘的电场强度并降低吸收层204的隧穿电流，从而更有效地降低漏电流。
当然，所述弧形也不限于是朝向所述吸收层204内凹陷的弧形，可以是背向所述吸收层204凸出的弧形；所述弧形也不限于是圆弧形，还可以是其他的形状的弧形；此处不再过多赘述。
所述半导体器件还包括反射层500。本实施例中，所述半导体器件为光线正入射的器件，此时，所述第二接触层205的顶面为光线入射面，所述反射层500设置于所述衬底100的底面上，光线入射至所述第二接触层205上之后，依次透过所述第二接触层205、所述吸收层204、所述第一接触层201、所述电荷层203、所述倍增层202、所述第一接触层201及所述衬底100，到达所述反射层500上，并被所述反射层500反射回去，经过所述外延层的二次吸收，可以提高所述半导体器件的响应能力。
本实施例中，所述反射层500为金属反射层，其材料可以是Ti、Pt、Au中的至少一种，但不应以此为限。
进一步地，所述半导体器件还包括第一电极301和第二电极302。所述第一电极301设置于所述第二台阶200b的下台阶面上，也即，所述第一电极301设置于所述第一接触层201裸露的顶面上并与所述第一接触层201电性连接，作为N电极。所述第二电极302设置于所述第二接触层205的顶面上并与所述第二接触层205电性连接，作为P电极。
请继续参阅图7，所述第二接触层205的顶面上还设置有增透膜400，所述增透膜400可以减少光线入射面上的反射损失，提高透射率。所述增透膜400的材料可以是SiNx；或者，所述增透膜400也可以是TiO2层和SiO2层形成的双层结构。
作为可选实施例，还可以在所述外延层的外表面上设置钝化层(图7中未示出)，所述钝化层可以顺形覆盖所述外延层的外表面，从而保护所述外延层，减少漏电流，提高带宽和信噪比。所述钝化层的材料可以是C8H8，但不应以此为限，所述钝化层的材料也可以是诸如氮化硅等含硅的薄膜。
基于此，本实施例还提供了一种半导体器件的制备方法。图1为本实施例提供的半导体器件的制备方法的流程图。如图1所示，所述半导体器件的制备方法包括：
步骤S100：提供衬底；
步骤S200：在所述衬底上形成外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；
步骤S300：刻蚀所述第二接触层及所述吸收层的部分厚度，形成第一台阶，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形；以及，
步骤S400：沿所述第一台阶的下台阶面继续刻蚀所述吸收层、所述电荷层及所述倍增层，并露出所述第一接触层，以形成第二台阶。
图2～图7为本实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图。接下来，将结合图2～图7对本实施例提供的半导体器件的制备方法进行详细说明。
如图2所示，执行步骤S100，提供所述衬底100。
请继续参阅图2，执行步骤S200，采用外延生长工艺在所述衬底100上依次生长所述第一接触层201、所述倍增层202、所述电荷层203、所述吸收层204及所述第二接触层205，所述第一接触层201、所述倍增层202、所述电荷层203、所述吸收层204及所述第二接触层205构成所述外延层。
接下来，在所述第二接触层205上形成第二电极302，所述第二电极302可以为图形化的膜层。优选的，所述第二电极302可以靠近所述外延层的中心区域，为后续形成所述第一台阶和所述第二台阶提供余量。
如图3所示，执行步骤S300，采用感应耦合等离子体刻蚀工艺(Inductively Cou-pled Plasma Etch，ICPE)刻蚀所述第二接触层205及所述吸收层204的部分厚度，以形成所述第一台阶200a。本实施例中，由于所述第二接触层205及所述吸收层204的材料为InGaAs，执行所述感应耦合等离子体刻蚀工艺时，采用的工艺气体为HBr和N2，其中，HBr作为刻蚀气体，N2作为保护气体。
当然，当所述第二接触层205及所述吸收层204的材料改变时，所述刻蚀气体也可以替换为其他可能的气体，而所述保护气体也可以替换为He、Ar等惰性气体。
进一步地，执行所述感应耦合等离子体刻蚀工艺时，通过控制所述感应耦合等离子体刻蚀工艺的刻蚀气体和保护气体的比例或控制所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量可以控制刻蚀形貌。本实施例中，相较于常规工艺，提高所述感应耦合等离子体刻蚀工艺的刻蚀气体和保护气体的比例和/或提高所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量，使得所述第一台阶200a的下台阶面与台阶侧面的交界处可以呈弧形。
本实施例中，执行所述感应耦合等离子体刻蚀工艺时，所述感应耦合等离子体刻蚀工艺的反应腔室的压强大于8mTorr，温度为150℃～165℃，刻蚀时间为40s～60s，所述刻蚀气体的流量为80SCCM～100SCCM，所述保护气体的流量为5SCCM～10SCCM，所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量为300W～350W。结合图3所示，刻蚀完成后，所述第一台阶200a的下台阶面与台阶侧面的交界处呈圆弧形。
如图4所示，执行步骤S400，采用干法刻蚀工艺沿所述第一台阶200a的下台阶面继续刻蚀所述吸收层204、所述电荷层203及所述倍增层202，直至至少露出所述第一接触层201，以形成第二台阶200b。
如图5所示，在所述第二台阶200b的下台阶面上形成第一电极301，所述第一电极301与所述第一接触层201接触并电性连接。
作为可选实施例，接下来，可以在所述外延层的外表面形成钝化层，所述钝化层顺形覆盖所述外延层的外表面，此时，所述钝化层也会顺形覆盖第一电极301和所述第二电极302。之后，至少去除所述第一电极301和所述第二电极302顶面覆盖的所述钝化层，使得所述第一电极301和所述第二电极302顶面露出。
如图6所示，在所述第二接触层205的顶面上形成增透层，所述增透层可以大面积覆盖所述第二接触层205的顶面，但并未覆盖所述第二电极302。当然，若所述第二接触层205的顶面上覆盖有所述钝化层，所述增透层可以形成于所述第二接触层205的顶面上方的所述钝化层上。
如图7所示，之后，可以在所述衬底100的底面形成反射层500。
实施例二
图8为本实施例提供的半导体器件的结构示意图。如图8所述，与实施例一的区别在于，本实施例中，所述半导体器件为光线背入射的器件，此时，所述衬底100的底面为光线入射面，所述反射层500设置于所述第二接触层205的顶面上，光线入射至所述衬底100的底面上之后，依次透过所述衬底100、所述第一接触层201、所述倍增层202、所述电荷层203、所述吸收层204及所述第二接触层205，到达所述反射层500上，并被所述反射层500反射回去，经过所述外延层的二次吸收，可以提高所述半导体器件的响应能力。
进一步地，本实施例中，所述第一电极301设置于所述第二台阶200b的下台阶面上，也即，所述第一电极301设置于所述第一接触层201裸露的顶面上并与所述第一接触层201电性连接。
所述反射层500设置于所述第二接触层205的顶面上并与所述第二接触层205电性连接，如此一来，所述反射层500同时也可以作为所述第二电极302(此时所述反射层500需要是金属反射层)。
在一些实施例中，所述反射层500也可以仅用于反射光线，此时，需要在所述第二接触层205的顶面上额外设置第二电极。
请继续参阅图8，本实施例中，所述增透膜400位于所述衬底100的底面，可以减少光线入射面上的反射损失，提高透射率。类似的，所述增透膜400的材料可以是SiNx；或者，所述增透膜400也可以是TiO2层和SiO2层形成的双层结构。
本实施例中的半导体器件的制备方法与实施例一类似，区别仅在于所述增透膜400、所述反射层500和所述第二电极302的位置稍有区别，因此，本实施例中的半导体器件的制备方法可以参考实施例一中的半导体器件的制备方法，此处不再过多赘述。
综上，在本发明实施例提供的半导体器件中，包括衬底100及位于所述衬底100上的外延层，所述外延层包括由下至上依次堆叠的第一接触层201、倍增层202、电荷层203、吸收层204及第二接触层205；以及，所述外延层中具有第一台阶200a和第二台阶200b，所述第一台阶200a从所述第二接触层205延伸至所述吸收层204内，所述第二台阶200b从所述第一台阶200a的底部延伸至所述第一接触层201上。本发明中的半导体器件具有三级台阶，可以有效降低器件边缘电场强度，避免器件边缘被提前击穿并降低漏电流；并且，所述第一台阶200a的下台阶面与台阶侧面的交界处呈弧形，从而避免交界处电场集中，降低了边缘电场强度，达到进一步降低漏电流的目的。相应的，本发明还提供了一种半导体器件的制备方法。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种半导体器件，其特征在于，包括衬底及位于所述衬底上的外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；以及，
所述外延层中具有第一台阶和第二台阶，所述第一台阶从所述第二接触层延伸至所述吸收层内，所述第二台阶从所述第一台阶的底部延伸至所述第一接触层上，并且，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形。
2.如权利要求1所述的半导体器件，其特征在于，所述弧形为朝向所述吸收层内凹陷的圆弧形。
3.如权利要求2所述的半导体器件，其特征在于，所述圆弧形的曲率半径大于100nm。
4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括反射层、第一电极和第二电极；以及，
所述第二接触层的顶面为光线入射面，所述反射层设置于所述衬底的底面上，所述第一电极设置于所述第二台阶的下台阶面上，所述第二电极设置于所述第二接触层的顶面上。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括反射层、第一电极和第二电极；
所述衬底的底面为光线入射面，所述反射层设置于所述第二接触层的顶面上，所述第一电极设置于所述第二台阶的下台阶面上；以及，
所述第二电极设置于所述第二接触层的顶面上；或者，所述反射层作为所述第二电极。
6.如权利要求4或5所述的半导体器件，其特征在于，所述光线入射面上还设置有增透膜；和/或，所述外延层的外表面上设置有钝化层，所述第一电极和所述第二电极的顶部露出所述钝化层。
7.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成外延层，所述外延层包括由下至上依次堆叠的第一接触层、倍增层、电荷层、吸收层及第二接触层；
刻蚀所述第二接触层及所述吸收层的部分厚度，形成第一台阶，所述第一台阶的下台阶面与台阶侧面的交界处呈弧形；以及，
沿所述第一台阶的下台阶面继续刻蚀所述吸收层、所述电荷层及所述倍增层，并露出所述第一接触层，以形成第二台阶。
8.如权利要求5所述的半导体器件的制备方法，其特征在于，采用感应耦合等离子体刻蚀工艺刻蚀所述第二接触层及所述吸收层的部分厚度。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，刻蚀所述第二接触层及所述吸收层的部分厚度时，提高所述感应耦合等离子体刻蚀工艺的刻蚀气体和保护气体的比例和/或提高所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量，使得所述第一台阶的下台阶面与台阶侧面的交界处呈弧形。
10.如权利要求9所述的半导体器件的制备方法，其特征在于，所述刻蚀气体的流量为80SCCM～100SCCM，所述保护气体的流量为5SCCM～10SCCM，所述感应耦合等离子体刻蚀工艺的反应腔室顶部的射频源的能量为300W～350W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410044401.0A CN117810277A (zh) | 2024-01-11 | 2024-01-11 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410044401.0A CN117810277A (zh) | 2024-01-11 | 2024-01-11 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117810277A true CN117810277A (zh) | 2024-04-02 |
Family
ID=90427861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410044401.0A Pending CN117810277A (zh) | 2024-01-11 | 2024-01-11 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810277A (zh) |
-
2024
- 2024-01-11 CN CN202410044401.0A patent/CN117810277A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893464B2 (en) | Semiconductor photodiode and method of manufacture thereof | |
| JP4440615B2 (ja) | 苛酷な環境で使用するためのアバランシェ・フォトダイオード | |
| CN106098836B (zh) | 通讯用雪崩光电二极管及其制备方法 | |
| CN104576786B (zh) | 新型零伏响应雪崩光电探测器芯片及其制作方法 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| CN115458623B (zh) | 光电探测器芯片、距离传感器及电子设备 | |
| JP2024507428A (ja) | 単一光子検出器及びその製造方法、単一光子検出器マトリックス | |
| CN112289888A (zh) | InAlAs雪崩光电探测器及其制备方法 | |
| CN116053336A (zh) | 铟镓砷雪崩探测器表面陷光结构制备方法 | |
| US8999744B2 (en) | Avalanche photodiodes and methods of fabricating the same | |
| CN204067379U (zh) | 新型零伏响应雪崩光电探测器芯片 | |
| CN115458624B (zh) | 光电探测器芯片、距离传感器及电子设备 | |
| CN117810277A (zh) | 半导体器件及其制备方法 | |
| US20220271182A1 (en) | Backside illuminated avalanche photodiode and manufacturing method thereof | |
| JP4094471B2 (ja) | 半導体受光装置 | |
| CN114122191A (zh) | 一种雪崩光电探测器的制备方法 | |
| CN113964238A (zh) | 一种雪崩光电探测器的制备方法 | |
| CN218299812U (zh) | 一种雪崩光电探测器结构 | |
| EP3955321B1 (en) | Semiconductor light receiving element | |
| CN216488098U (zh) | 一种InAlAs雪崩光电探测器结构 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| US12034090B2 (en) | Semiconductor light receiving element | |
| CN111628013B (zh) | 一种硅基环形多波段探测器及其制作方法 | |
| KR20180046161A (ko) | 광검출 소자 및 그 제조방법 | |
| CN117117012A (zh) | 一种雪崩光电二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |