CN117810198A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117810198A
CN117810198A CN202311215509.3A CN202311215509A CN117810198A CN 117810198 A CN117810198 A CN 117810198A CN 202311215509 A CN202311215509 A CN 202311215509A CN 117810198 A CN117810198 A CN 117810198A
Authority
CN
China
Prior art keywords
conductor
insulating film
semiconductor device
support surface
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311215509.3A
Other languages
English (en)
Inventor
木名濑爱美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN117810198A publication Critical patent/CN117810198A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉以及半导体装置，使具备熔丝的半导体装置小型化。一种半导体装置(12)，其具有：绝缘性的支承体(14)，其具备支承面(14U)；第一导体(16A)，其设置于支承面(14U)；第二导体(16B)，其与第一导体(16A)分离地设置于支承面(14U)；绝缘膜(18)，其设置于支承面(14U)并覆盖第一导体(16A)以及第二导体(16B)；第三导体(20)，其设置于绝缘膜(18)的与支承面(14U)相对侧的面并贯通绝缘膜(18)而与第二导体(16B)接触，绝缘膜(18)包括如下的薄壁部(24)：第三导体(20)侧和第一导体(16A)侧的厚度被以通过向第三导体(20)和第一导体(16A)之间的绝缘膜(18)施加电压来局部地破坏绝缘膜(18)的方式减薄。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
有一种在绝缘性的支承体上设置有熔丝的半导体装置。
例如，专利文献1中记载有一种具备测试电极区域、熔丝区域以及凸块形成区域的半导体装置。而且，记载有如下内容：在镀敷凸块的形成工序中，在熔丝区域的熔丝元件部形成蚀刻保护膜，保护熔丝元件部不受蚀刻液影响。
现有技术文献
专利文献
专利文献1：日本特开2007－67087号公报
发明内容
发明要解决的问题
在专利文献1所记载的技术中，为了设置熔丝，半导体装置具备与凸块形成区域不同的熔丝区域，因此招致半导体装置的大型化。
本公开的目的在于，使具备熔丝的半导体装置小型化。
用于解决问题的方案
本公开是一种半导体装置，其具有：绝缘性的支承体，其具备支承面；第一导体，其设置于所述支承面；第二导体，其与所述第一导体分离地设置于所述支承面；绝缘膜，其设置于所述支承面并覆盖所述第一导体和所述第二导体；第三导体，其设置于所述绝缘膜的与所述支承面相对侧的面，贯通所述绝缘膜而与所述第二导体接触，所述绝缘膜包括如下的薄壁部：所述第三导体侧和所述第一导体侧的厚度被以通过向所述第三导体和所述第一导体之间的所述绝缘膜施加电压来局部地破坏所述绝缘膜的方式减薄。
发明效果
根据本公开，能够使具备熔丝的半导体装置小型化。
附图说明
图1是示出第一实施方式的半导体装置的截面图。
图2是示出第一实施方式的半导体装置的平面图。
图3是在使第一实施方式的半导体装置产生断裂的状态下示出的截面图。
图4是示出第二实施方式的半导体装置的截面图。
图5是示出第三实施方式的半导体装置的截面图。
图6是示出第四实施方式的半导体装置的截面图。
图7是示出第五实施方式的半导体装置的截面图。
图8是示出第一实施方式的第一变形例的半导体装置的截面图。
图9是示出第一实施方式的第二变形例的半导体装置的截面图。
具体实施方式
下面，参照附图对本公开的半导体装置进行说明。此外，为了便于说明，在各附图中以箭头W示出半导体装置的宽度方向，以箭头U示出上下方向。但是，这些方向并不限制半导体装置的实际的使用状况。
图1示出第一实施方式的半导体装置12。半导体装置12具有支承体14、第一导体16A、第二导体16B、绝缘膜18以及第三导体20。
支承体14由具有绝缘性的材料形成。支承体14中，上侧的面为平坦的支承面14U。
在支承面14U设置有第一导体16A以及第二导体16B。第一导体16A以及第二导体16B均由铜等导体形成。第一导体16A和第二导体16B在支承面14U的面内方向上分离。由此，在第一导体16A和第二导体16B之间构成规定的间隙GP。第一导体16A以及第二导体16B在支承面14U上构成同一层。例如，在半导体装置12具有多个导体层的结构的情况下，第一导体16A以及第二导体16B为构成最上层的层。
在支承面14U设置有绝缘膜18。绝缘膜18以与支承面14U上未设置第一导体16A以及第二导体16B的部分(构成间隙GP的部分)和第一导体16A的上表面以及第二导体16B的上表面连续的方式形成为膜状。
绝缘膜18由具有绝缘性的材料形成。绝缘膜18在支承面14U的相对侧覆盖第一导体16A以及第二导体16B，作为相对于第一导体16A以及第二导体16B的保护膜起作用。
在绝缘膜18形成有在厚度方向上贯通绝缘膜18的贯通孔18H。如图2所示，贯通孔18H的位置是在支承面14U的法线方向上与第二导体16B部分地重叠的位置。
第三导体20设置于绝缘膜18的上表面18U(支承面14U的相对侧的面)。第三导体20的一部分以进入绝缘膜18的贯通孔18H内的方式设置。这样，第三导体20通过其一部分进入绝缘膜18并贯通绝缘膜18而与第二导体16B接触。第三导体20由导体形成。第三导体20在图1所示的示例中为凸块。
在绝缘膜18在上表面18U形成有凹部22。凹部22为绝缘膜18的上表面18U的一部分向支承面14U侧凹陷的形状。通过形成凹部22，在绝缘膜18生成厚度在第三导体20侧和第一导体16A侧之间部分地减薄的部分(在最薄部，厚度T1)。而且，这样，绝缘膜18中成为厚度T1的部分的附近为薄壁部24。薄壁部24是在如后述那样在第三导体20侧和第一导体16A侧之间对绝缘膜18施加规定的电压的情况下，厚度被以局部地破坏绝缘膜18的方式减薄的部分。换言之，薄壁部24是在半导体装置12中形成熔丝的部分，该薄壁部24位于在支承面14U的法线方向上观察时与第三导体20重叠的位置。
在本公开的技术中，熔丝是通过因一定的条件(在上述示例中为施加电压)而被破坏，从而从绝缘状态变化为导通状态的部件或部位。
在第一实施方式中，在图1的截面中观察到，凹部22的形状为向下的三角形状。凹部22的侧面22S相对于支承面14U倾斜。而且，凹部22的一部分在支承面14U的法线方向上观察时与第一导体16A重叠。
因此，在第一实施方式中，在绝缘膜18中部分地最薄的部分(厚度T1的部分)更具体而言被构成在凹部22的侧面22S和第一导体16A的角部16AC之间。而且，该最薄的部分的附近为薄壁部24。薄壁部24的一部分在支承面14U的法线方向上观察时与第一导体16A重叠。在第一实施方式中，绝缘膜18的最薄部的厚度T1在相对于支承面14U倾斜的方向上出现。
接着，对第一实施方式的作用进行说明。
在半导体装置12中，虽然第三导体20和第二导体16B导通，但是第三导体20和第一导体16A通过绝缘膜18绝缘。另外，因为第一导体16A和第二导体16B之间也存在绝缘膜18的一部分，所以它们绝缘。因此，能够使第一导体16A和第二导体16B为不同电位。但是，例如在半导体装置12的制造工序中，有时产生应使第一导体16A和第二导体16B导通的情况。
在第一实施方式的半导体装置12中，在绝缘膜18形成有薄壁部24。薄壁部24以如下方式减薄：通过向第三导体20侧和第一导体16A侧之间的绝缘膜18施加规定的电压从而绝缘膜18被局部地破坏。即，薄壁部24作为熔丝起作用。具体而言，对第三导体20和第一导体16A之间的绝缘膜18施加在薄壁部24使绝缘膜18断裂的以上的电压。由此，如图3所示，在绝缘膜18的薄壁部24产生断裂26。通过该断裂26使第三导体20和第一导体16A导通。
而且，在第一实施方式的半导体装置12中，绝缘膜18的薄壁部24的一部分位于在支承面14U的法线方向上与第一导体16A重叠的位置。即，在半导体装置12的宽度方向上，薄壁部24位于第一导体16A或间隙GP的位置。在半导体装置12的宽度方向上，在与第一导体16A、第二导体16B以及间隙GP中的任一方不同的位置未设置成为熔丝的区域，因此，半导体装置12在宽度方向上未大型化。也能够减小在支承面14U的法线方向上观察到半导体装置12的面积。
而且，例如在使用激光使绝缘膜18的一部分断裂的情况下，因为难以锁定断裂部位，所以需要预先设定在一定程度上宽的激光照射区域(例如10μm左右的宽度)作为激光的照射范围(熔丝间节距)。在本实施方式中，因为在凹部22的形成中未使用激光，所以无需设定这种宽的激光照射范围，在这一点上，也能够对半导体装置12的小型化作出贡献。
另外，在第一实施方式的半导体装置12中，无需将形成熔丝的区域设置于与第三导体20(在上述示例中为凸块)不同的位置。即，作为构成半导体装置12的层结构，是具有支承体14、第一导体16A、第二导体16B、绝缘膜18以及第三导体20的结构。这样，因为能够沿袭未设置薄壁部24的半导体装置的层结构，所以能够抑制半导体装置12的制造处理的增加。
接着，关于本公开的半导体装置，对与上述的第一实施方式不同的各实施方式进行说明。在以下各实施方式中，对相同的要素、部件等标注与第一实施方式相同的符号，省略详细的说明。
图4示出第二实施方式的半导体装置32。在第二实施方式中，凹部22的形状在图4的截面下观察为向下的长方形。凹部22的侧面22S相对于支承面14U垂直。而且，在支承面14U的法线方向上观察，凹部22全部与第一导体16A重叠。在第二实施方式中，在凹部22的底面22D和第一导体16A的上表面16AU之间构成薄壁部24。薄壁部24也全部位于与第一导体16A重叠的位置。在第二实施方式中，绝缘膜18的最薄部的厚度T1在相对于支承面14U垂直的方向(支承面14U的法线方向)上出现。
图5示出第三实施方式的半导体装置34。在第三实施方式中，虽然凹部22的侧面相对于支承面14U垂直，但是底面部分包括位于相对较高的位置(远离支承面14U的位置)的第一底面22DA和位于较低的位置(靠近支承面14U的位置)的第二底面22DB。在支承面14U的法线方向上观察，薄壁部24全部位于第一导体16A和第二导体16B之间的位置。在第三实施方式中，第一底面22DA位于比第二底面22DB更靠近第一导体16A的位置，在第一底面22DA和第一导体16A的上表面16AU或角部16AC之间构成薄壁部24。在第三实施方式中，绝缘膜18的最薄部的厚度T1在相对于支承面14U倾斜的方向上出现。
图6示出第四实施方式的半导体装置36。在第四实施方式中，凹部22的形状在图6的截面下观察为向下的长方形。凹部22的侧面22S相对于支承面14U垂直。而且，在支承面14U的法线方向(上下方向)上观察，薄壁部24全部位于第一导体16A和第二导体16B之间。在第四实施方式中，直到凹部22的侧面22S和第一导体16A的侧面16AS之间(间隙GP)形成有凹部22，薄壁部24也位于间隙GP的位置。在第四实施方式中，绝缘膜18的最薄部的厚度T1在相对于支承面14U平行的方向上出现。
图7示出第五实施方式的半导体装置38。在上述的第一～第四的各实施方式中，第三导体20为凸块，但是在第五实施方式中，第三导体20的形状与第一～第四实施方式的第三导体20不同，为层结构。因此，在第五实施方式中，第三导体20构成半导体装置12的导体层中的最上层。而且，绝缘膜18也是设置于由第一导体16A以及第二导体16B构成的导体层和由第三导体20构成的导体层之间的层间膜。而且，贯通孔18H是形成于层间膜的所谓的通孔。
此外，在图7所示的示例中，举出与第二实施方式同样向下的长方形的示例作为第五实施方式的凹部22的形状，但是凹部22的形状例如也可以为与第一、第三、第四中的任一实施方式同样的形状。
另外，在第五实施方式中，也可以设为在第三导体20上进一步层叠有绝缘膜以及凸块的结构。
在第二～第五的任一实施方式中，也通过对第三导体20和第一导体16A之间的绝缘膜18施加电压，使薄壁部24产生断裂26(参照第一实施方式所示的图3)，使第三导体20和第一导体16A导通。在半导体装置的宽度方向上，在与第一导体16A、第二导体16B以及间隙GP中的任一方均不同的位置未设置成为熔丝的区域，因此，半导体装置12在宽度方向上未大型化。另外，也能够减小在支承面14U的法线方向上观察到半导体装置12的面积。
另外，在第二～第五中的任一实施方式中，作为构成半导体装置12的层结构，能够沿袭未设置薄壁部24的半导体装置的层结构，因此，能够抑制半导体装置12的制造工艺的增大。
在本公开的技术中，绝缘膜18中的薄壁部24的部分处的厚度在与对第一导体16A和第三导体20之间施加的电压的关系中，可以设定为以规定的电压使绝缘膜18断裂的厚度。例如，在绝缘膜18为氮化膜的情况下，薄壁部24的厚度和绝缘耐压具有大概成比例的关系。举出具体例，如果绝缘膜18的最薄部的厚度T1为0.05μm，则绝缘耐压大概为50V。在该情况下，例如，如果将厚度T1设为0.08μm以下，则能够不使施加的电压过高而使薄壁部24断裂。另外，通过将厚度T1设为0.02μm以上，能够抑制薄壁部24变得过薄。
在本公开的技术中，形成绝缘膜18的方法没有特别限定，但是例如能够使用化学气相沉积法(CVD法)。在化学气相沉积法中，如图8所示的第一变形例的半导体装置40那样，在第一导体16A和第二导体16B的间隙GP宽(例如3μm左右)的情况下，薄壁部24处的绝缘膜18的厚度、特别是最薄部处的厚度T1变厚。另外，如图9所示的第二变形例的半导体装置42那样，在第一导体16A和第二导体16B的间隙GP窄(例如0.4μm左右)的情况下，也未形成深的凹部22，薄壁部24处的绝缘膜18的厚度(最薄部的厚度T1)变厚。这样，也考虑薄壁部24处的绝缘膜18的厚度与第一导体16A和第二导体16B的间隙GP相关这一点，只要调整形成绝缘膜18的条件以使得获得希望的厚度即可。
另外，也可以在按一定的膜厚成膜绝缘膜18后，通过蚀刻而形成凹部22。例如，在第二～第五的各实施方式中，凹部22的侧面22S相对于支承面14U垂直，容易形成通过蚀刻得到的凹部22。另外，通过利用蚀刻形成凹部22，容易进行凹部22的位置的调整。例如，在图6所示的第四实施方式中，因为绝缘膜18中的最薄部的厚度T1在相对于支承面14U平行的方向上出现，所以期望在相对于支承面14U平行的方向上在适当的位置形成凹部22。而且，通过蚀刻，在希望的位置形成凹部22，由此，容易使薄壁部24的厚度合适。
还公开以下附注。
(附注1)
一种半导体装置，其具有：
绝缘性的支承体，其具备支承面；
第一导体，其设置于所述支承面；
第二导体，其与所述第一导体分离地设置于所述支承面；
绝缘膜，其设置于所述支承面并覆盖所述第一导体以及所述第二导体；以及
第三导体，其设置于所述绝缘膜的与所述支承面相对侧的面，并贯通所述绝缘膜而与所述第二导体接触，
所述绝缘膜包括如下的薄壁部：所述第三导体侧和所述第一导体侧的厚度被以通过向所述第三导体和所述第一导体之间的所述绝缘膜施加电压来局部地破坏所述绝缘膜的方式减薄。
(附注2)
根据附注1所述的半导体装置，其中，
在所述绝缘膜的所述第三导体侧的面的一部分形成有向所述支承面侧凹陷的形状的凹部，
所述薄壁部通过所述凹部形成于所述绝缘膜。
(附注3)
根据附注2所述的半导体装置，其中，
所述凹部的侧面相对于所述支承面倾斜。
(附注4)
根据附注2所述的半导体装置，其中，
所述凹部的侧面相对于所述支承面垂直。
(附注5)
根据附注2至附注4中的任何一项所述的半导体装置，其中，
在所述支承面的法线方向上观察，所述凹部的一部分或全部位于与所述第一导体重叠的位置。
(附注6)
根据附注2至附注4中的任何一项所述的半导体装置，其中，
在所述支承面的法线方向上观察，所述凹部位于所述第一导体和所述第二导体之间的位置。
符号的说明
12半导体装置；14支承体；14U支承面；16A第一导体；16AC角部；16AS侧面；16AU上表面；16B第二导体；18绝缘膜；18H贯通孔；18U上表面；20第三导体；22凹部；22D底面；22DA第一底面；22DB第二底面；22S侧面；24薄壁部；26断裂；32半导体装置；34半导体装置；36半导体装置；38半导体装置；40半导体装置；42半导体装置；GP间隙；T1绝缘膜的最薄部的厚度。

Claims (6)

1.一种半导体装置，其具有：
绝缘性的支承体，其具备支承面；
第一导体，其设置于所述支承面；
第二导体，其与所述第一导体分离地设置于所述支承面；
绝缘膜，其设置于所述支承面并覆盖所述第一导体以及所述第二导体；
第三导体，其设置于所述绝缘膜的与所述支承面相对侧的面并贯通所述绝缘膜而与所述第二导体接触，
所述绝缘膜包括如下的薄壁部：所述第三导体侧和所述第一导体侧的厚度被以通过向所述第三导体和所述第一导体之间的所述绝缘膜施加电压来局部地破坏所述绝缘膜的方式减薄。
2.根据权利要求1所述的半导体装置，其中，
在所述绝缘膜的所述第三导体侧的面的一部分形成有向所述支承面侧凹陷的形状的凹部，
所述薄壁部通过所述凹部形成于所述绝缘膜。
3.根据权利要求2所述的半导体装置，其中，
所述凹部的侧面相对于所述支承面倾斜。
4.根据权利要求2所述的半导体装置，其中，
所述凹部的侧面相对于所述支承面垂直。
5.根据权利要求2所述的半导体装置，其中，
在所述支承面的法线方向上观察，所述凹部的一部分或全部位于与所述第一导体重叠的位置。
6.根据权利要求2所述的半导体装置，其中，
在所述支承面的法线方向上观察，所述凹部位于所述第一导体和所述第二导体之间的位置。
CN202311215509.3A 2022-09-30 2023-09-20 半导体装置 Pending CN117810198A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022159118A JP2024052417A (ja) 2022-09-30 2022-09-30 半導体装置
JP2022-159118 2022-09-30

Publications (1)

Publication Number Publication Date
CN117810198A true CN117810198A (zh) 2024-04-02

Family

ID=90424171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311215509.3A Pending CN117810198A (zh) 2022-09-30 2023-09-20 半导体装置

Country Status (3)

Country Link
US (1) US20240113016A1 (zh)
JP (1) JP2024052417A (zh)
CN (1) CN117810198A (zh)

Also Published As

Publication number Publication date
US20240113016A1 (en) 2024-04-04
JP2024052417A (ja) 2024-04-11

Similar Documents

Publication Publication Date Title
US10879347B2 (en) Capacitor
US7663207B2 (en) Semiconductor device
KR100995558B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3962402B2 (ja) 半導体装置
KR20070100219A (ko) 반도체 장치
US20190074348A1 (en) Capacitor
KR100926406B1 (ko) 반도체 장치
US20060091537A1 (en) Semiconductor device and method of fabricating the same
CN110914973A (zh) 电容器
US20190244761A1 (en) Capacitor
CN100456466C (zh) 半导体装置
US8304963B2 (en) Piezoactuator with a predetermined breaking layer
CN117810198A (zh) 半导体装置
US20090184428A1 (en) Semiconductor device and method for manufacturing the same
US11594502B2 (en) Semiconductor device having conductive film
KR100746446B1 (ko) 반도체 장치
JP7178187B2 (ja) トレンチキャパシタ
US20200286913A1 (en) Semiconductor device
US20220005748A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN106098685B (zh) 半导体集成电路装置
KR20050033461A (ko) 반도체 장치 및 그 제조 방법
KR100624584B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20240112963A1 (en) Semiconductor structure
JP7042967B2 (ja) 半導体装置
KR0148585B1 (ko) 주변부에 메탈 배선을 가진 반도체장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication