CN117810174A - 一种芯片封装结构及芯片封装方法、芯片、掩膜版组件 - Google Patents

一种芯片封装结构及芯片封装方法、芯片、掩膜版组件 Download PDF

Info

Publication number
CN117810174A
CN117810174A CN202311765649.8A CN202311765649A CN117810174A CN 117810174 A CN117810174 A CN 117810174A CN 202311765649 A CN202311765649 A CN 202311765649A CN 117810174 A CN117810174 A CN 117810174A
Authority
CN
China
Prior art keywords
layer
packaging
encapsulation
positioning
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311765649.8A
Other languages
English (en)
Inventor
张立祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Publication of CN117810174A publication Critical patent/CN117810174A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开提供一种芯片封装结构及芯片封装方法、芯片、掩膜版组件。该封装方法包括：在基板的一侧配置键合层；将晶粒按照预设的位置的放置于所述键合层的远离所述基板侧；制备封装定位层，所述封装定位层填充于所述晶粒间的间隙；在所述封装定位层的远离所述基板侧涂布塑料封装材料，经固化得到封装层。该封装层位于封装定位层的远离临时键合层的一侧；在所述晶粒远离所述封装层的一侧形成重布线层以及引脚。该封装方法通过在键合层上层叠设封装定位层以固定晶粒。该封装定位层具有一定的强度，还具有支撑兼固定作用，可以有效的消除后续工序中EMC带来的应力，改善晶粒偏移的缺陷。

Description

一种芯片封装结构及芯片封装方法、芯片、掩膜版组件
技术领域
本公开涉及封装技术领域，尤其涉及一种芯片封装结构及芯片封装方法、芯片、掩膜版组件。
背景技术
晶粒(Die)是一种半导体电子元件，具有体积小、亮度高、能耗小等特点，被广泛应用于照明等领域。在现有晶粒的制备工艺中，晶粒在封装过程中，常发生位置偏移，进而增加了后续工序的工艺难度。
发明内容
有鉴于此，本公开的目的在于：提出一种芯片封装结构及芯片封装方法、芯片、掩膜版组件。该封装结构下可减小芯片中晶粒发生偏移的现象。
基于上述目的，本公开揭示一种芯片封装结构，其包括：
多个晶粒；
封装定位层，至少部分形成于相邻的晶粒之间，且对应于晶粒形成有镂空部，所述晶粒套设于所述镂空部中；
封装层，设于封装定位层上，所述封装层的刚度小于所述封装定位层；
重布线层，位于所述封装定位层远离所述封装层的一侧，所述重布线层中设有信号线，所述晶粒与所述信号线电连接；
多个引脚，设于所述重布线层远离所述晶粒的一侧，并与所述重布线层中的信号线电连接。
通过这样的结构设计，该封装定位层可对晶粒(Die)起到有效的位置固定作用，消除EMC工艺中应力释放对Die的位置影响；还可兼作晶粒与封装层的致密连接层；该封装定位层呈网状结构，其围住晶粒对其具有支撑作用。
在其中一个实施例中，所述封装定位层包括层叠设置的至少一个有机膜层和至少一个无机膜层所述封装定位层的厚度大于等于3μm；
优选地，所述封装定位层包括一个所述有机膜层和一个所述无机膜层，所述有机膜层位于所述封装层与所述无机膜层之间，所述有机膜层的厚度大于等于所述晶粒厚度高度的10％小于等于所述晶粒高度的50％；
优选地，所述有机膜层的厚度大于等于12μm；
进一步优选地，所述有机膜层中远离封装层一侧的所述有机膜层密度小于0.5克/立方厘米；
或者，所述封装定位层包括两个所述无机膜层和一个所述有机膜层，所述封装定位层在所述芯片厚度方向的两侧均为所述无机膜层，两个以上所述无机膜层中靠近所述封装层的所述无机膜层的下表面距离所述晶粒下表面的距离小于等于所述晶粒高度的50％。
通过叠层设置的有机膜层与无机膜层可以在固定晶粒位置的同时增加有机膜层与封装层之间的连接致密性，也能够防止水氧通过有机膜层进入到芯片封装结构中，进而延长器件的使用寿命。
在其中一个实施例中，所述封装定位层的厚度大于等于2μm，并小于所述晶粒的高度；优选地，所述封装定位层的厚度大于等于2.5μm，并小于所述晶粒的高度的50％；优选地，所述封装定位层的厚度大于等于3μm，并小于所述晶粒的高度的30％。这样的设计保证封装定位层具有一定的刚度的同时与EMC材料可靠的连接。厚度太小时刚性较弱，固定作用有限。
在其中一个实施例中，所述封装定位层的热膨胀系数小于所述封装层的热膨胀系数。所述封装定位层的材料包括无机材料、有机材料和复合材料中的一种或两种以上；优选地，所述无机材料包括金属材料、陶瓷材料、碳基材料和氧化物材料中的一种或两种以上，所述有机材料包括聚合物材料；进一步优选地，所述无机材料为非晶态材料。所述封装定位层采用较低热膨胀系数的材料能够降低在不同温度下膜层发生形变、产生收缩应力的风险，进而能够牢牢固定住晶粒。
在其中一个实施例中，所述金属材料包括金纳米粒子(AuNPs)、银纳米粒子(AgNPs)和铜纳米粒子(CuNPs)中的一种或两种以上。所述氧化物材料选包括三氧化二铝(Al2O3)、氧化锌(ZnO)、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)和五氧化二钽(Ta2O5)中的至少一种。所述非晶态材料包括非晶硅(a-Si)、氧化硅(SiOx)、氮化硅(SiNx)、铟锡氧化物(ITO)和铟镓锌氧化物(IGZO)中的至少一种。所述碳基类材料包括碳纳米管(CNTs)、石墨烯(graphene)和炭黑(CB)中的一种或两种以上。所述聚合物材料包括聚乙烯醇(PVA)、聚二甲基硅氧烷(PDMS)、聚丙烯腈(PAN)、聚对苯二甲酸乙二醇酯(PET)、PMMA和聚酰亚胺(PI)中的一种或两种以上。所述复合材料包括AgNWs/PEO、苯乙烯-乙烯-丁烯-苯乙烯(SEBS)/TiO2和聚(三聚氰胺-共甲醛)(PMF)/PVA中的一种或两种以上。
基于同样的构思本公开提供一种掩模版组件，其用于进行芯片封装，其包括：
掩模版，所述掩模版包括多个遮挡件和多个连接件，所述连接件连接所述遮挡件，多个所述遮挡件和多个所述连接件围合形成多个镂空区；
多个所述连接件形成网状，每个遮挡件的一条边缘处对应有两条以上所述连接件。
基于同样的发明构思本公开提供一种芯片封装方法，包括如下步骤：
S10,在基板的一侧配置键合层；
S20,将晶粒按照预设的位置的放置于所述键合层的远离所述基板侧；
S30,制备封装定位层，所述封装定位层填充于所述晶粒间的间隙(也称沟槽)，以固定所述晶粒；
S40,在所述封装定位层的远离所述基板侧涂布塑料封装材料，经固化得到封装层，
S50,去除所述基板及所述键合层；
S60，通过重布线工艺在所述封装定位层和所述晶粒远离所述封装层的一侧形成重布线层；以及，在所述重布线层上设置引脚。
该封装方法通过在晶粒与晶粒间的间隙设置封装定位层该封装定位层具有一定的刚度，具有支撑兼固定的作用。通过该封装定位层可以有效的消除后续工序中如基板分离后EMC带来的应力，改善晶粒偏移缺陷。
在其中一个实施例中，所述步骤S30中包括利用喷墨打印设备将填充材料填充于所述晶粒间的间隙，得到所述封装定位层；或者，
所述步骤S30中还包括：在所述晶粒上设置一掩模版，所述掩模版的遮挡件对应于所述晶粒，所述掩模版的镂空部对应于所述晶粒间的间隙，将所述填充材料从所述镂空部填充于所述晶粒间的间隙，得到所述封装定位层。
在其中一个实施例中，在步骤S30前或者在步骤S20前包括：在所述晶粒的顶部形成抑制层，从所述晶粒远离基板的一侧将填充材料填充于所述晶粒间的间隙，以制得所述封装定位层，形成所述封装定位层后去除所述抑制层；
优选地，在切割母板以形成所述晶粒前形成所述抑制层；
优选地，所述抑制层中包含有机聚合物，所述有机聚合物包括聚甲基丙烯酸甲酯(PMMA)和聚乙烯吡咯烷酮(PVP)中的至少一种。
在其中一个实施例中，所述填充材料中包括无机材料、有机材料和复合材料中的一种或两种以上；
优选地，所述步骤S30中包括：将所述有机材料填充至所述间隙中，待所述有机材料固化后将所述无机材料填充至所述间隙中，待所述无机材料固化后得到有机膜层与无机膜层层叠形成的封装定位层；
进一步优选地，所述有机材料包括聚合物材料，所述聚合物材料中包括交联剂；所述步骤S30中包括：通过调整所述交联剂中各官能团之间的原子比或者在所述聚合物材料中增加含有羰基官能团或羟基官能团的交联剂以将所述聚合物材料改性，并将改性后的聚合物材料填充至所述间隙中。
在其中一个实施例中，在步骤S40中包括：在所述封装定位层上涂布封装材料，所述封装材料覆盖所述晶粒以及所述封装定位层远离所述键合层的一侧，并将所述封装材料固化形成所述封装层；
优选地，所述封装材料包括环氧膜塑料。
优选地，所述步骤S30中包括通过多次涂布的方式制得所述封装定位层。进一步优选地，所述步骤S30中包括通过正反向涂布的方式制得所述封装定位层；
在步骤S50中包括：通过剥离工艺将所述基板和所述键合层与所述封装定位层和所述晶粒分离；优选地，所述步骤S50中包括通过激光剥离或湿法剥离的方式去除所述基板和所述键合层。
本公开揭示一种芯片，由上述的芯片封装结构分割形成；或者，由上述的方法得到的芯片封装结构分割形成。
与现有技术相比，本公开提供的芯片封装方法，通过在键合层上叠具有一定刚性的封装定位层，该封装定位层填充于所述晶粒间的间隙，以固定所述晶粒。较佳的，该封装定位层的厚度小于晶粒的高度，通过该封装定位层实现对晶粒的刚性支撑，固定匹配对应的晶粒的位置，这样去除基板后，通过封装定位层消除EMC带来的应力，改善晶粒偏移缺陷。封装定位层的厚度小于晶粒的高度，这样在层叠封装层后，封装层覆盖多个晶粒和多个晶粒之间的间隙沟槽，实行可靠的连接。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的晶粒封装结构的截面示意图。
图2为本公开一实施例提供的芯片封装方法的流程示意图。
图3为本公开一实施例提供的在基板的一侧层叠键合层结构的截面示意图。
图4为本公开一实施例提供的将晶粒放置于键合层结构的截面示意图。
图5为本公开一实施例提供的制备网状结构的封装定位层结构的截面示意图。
图6为本公开一实施例提供的制备抑制层结构的截面示意图。
图7为本公开一实施例提供的利用抑制层制备封装定位层结构的截面示意图。
图8为本公开一实施例提供的封装定位层层叠封装层的截面示意图。
图9为本公开一实施例提供的去除基板及键合层结构的截面示意图。
图10为本公开一实施例提供的芯片封装结构的截面示意图。
图11为本公开一实施例提供的具有双层结构的封装定位层的截面示意图。
图12为本公开一实施例提供的具有多层结构的封装定位层的截面示意图。
图13为本公开一实施例提供的掩模版的结构示意图。
图14为本公开一实施例提供的芯片的受力示意。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在现有的芯片封装工艺中存在封装材料与晶粒(Die：指裸片/裸晶粒/晶粒，Die是从晶圆上切下来，包括了设计完整的单个晶粒以及晶粒邻近水平和垂直方向上的部分划片槽区域)应力失配现象，使晶粒发生位置偏移，会引起Die Pad与内部线路之间的连接异常。参见图1，封装材料1与晶粒2在封装工艺后进行固化、基板分离，基板分离后应力收缩，导致放置好的晶粒阵列发生位置偏移，使晶粒2发生位置偏移。这样在后续的工序中，会引起晶粒2的焊盘与内部线路之间的连接异常，同时也会给后续的重布线层工艺(RDL)增加工艺难度(比如图形偏位)。
为此申请人对现有的封装方案进行改进，提出一种芯片封装结构，该芯片封装结构能改善晶粒(Die)封装，减少在基板分离后发生偏移的现象。
接下来结合附图来描述本公开提出的芯片封装结构及芯片封装方法。
如图8及图10所示为本公开提出的芯片封装结构的截面示意图。
该芯片封装结构，包括：
多个晶粒(Die)30，晶粒的材料为硅基材料，其为晶圆上的微小结构，是半导体芯片中的基本单元。晶圆即为硅晶片，半导体芯片(即集成电路IC)便是通过在晶圆上创建许多电路来制造的。因此，晶圆是半导体的基础，晶粒又为晶圆的基础；
封装定位层40，其具有镂空部，该镂空部对应于晶粒30，晶粒30套设于镂空部中，并通过镂空部固定围住的晶粒30；
封装层60，其叠设于封装定位层40上，且封装层60覆盖多个晶粒30和多个晶粒30之间的间隙。具体的，芯片封装结构通过大面积的使用环氧模塑料(Epoxy MoldingCompound，EMC)覆盖并塑封(Mold)所有的晶粒30，从而形成一层保护晶粒30的封装层60。其中，封装层60的刚度小于封装定位层30的刚度。
重布线层70，其设于封装定位层40远离封装层60的一侧，并且晶粒30与该重布线岑70电连接。具体的，重布线层70包括信号线71以及绝缘膜72，信号线71设于绝缘膜72中，晶粒30设置在绝缘72朝向封装定位层40的一表面上，并与裸露在该表面上的信号线71连接。具体地，重布线层70用于重新规划原始电路的连线，从而优化电路布线和信号传输，以改善电路性能和满足需求。
多个引脚80，其设于重布线层70远离晶粒30的一表面上，并与重布线层70中的信号线71电连接。引脚80可以为焊球结构，通常采用金属锡材料，其中含有不同比例的银和/或铜。引脚80作为最终得到的芯片封装结构的引脚端子，可以与电路板(Printed CircuitBoard，PCB)等其他元件焊接在一起，从而通过引脚80将与重布线层70电连接的晶粒40与外界互连。
本实施方式中，封装定位层40呈网状结构，其镂空部套设在晶粒30的四周，以实现对晶粒30的刚性支撑，固定住每颗晶粒30的位置。在实施时封装定位层40填充相邻两颗晶粒30之间的间隙，以对晶粒30进行有效的刚性支撑。需要说明的是基板10及键合层20在进行重布线工序钱要去除，在成品的结构上没有基板10及键合层20(参见图10)。这样大面积覆盖的EMC在基板10剥离后存在收缩应力，通过封装定位层40对晶粒(Die)提供刚性支撑，来消除基板10分离后封装层60(EMC)所带来的收缩应力，以此来改善晶粒30发生位置偏移的缺陷。另外，该封装定位层40还可充当晶粒30与EMC固化后的封装层60之间的致密连接层，提高晶粒30与封装层60之间连接的可靠性。在本实施方式的一种实施例中，芯片封装结构可以采用面板级封装(Panel Level Package，PLP)工艺进行操作。基板10(也称承载板)可采用玻璃(glass)、金属和高分子聚合物材料。除了可以实现晶圆级封装(Wafer LevelPackage，WLP)的效果外，其相比于现有的晶圆级封装效率也大大提高，可有效降低封装成本。该封装定位层40可通过沉积(如薄膜沉积、ALD沉积)或打印(如，喷墨打印/电子喷墨打印)的方式来制备。该封装定位层40起到连接支撑并固定晶粒30的作用。在其它的实施方式中，封装定位层40的材料包括无机材料、有机材料和复合材料中的一种或两种以上。进一步地，该无机材料可以为金属材料、陶瓷材料、碳基材料和氧化物材料中的一种或两种以上，该有机材料可以为聚合物材料中。可选地，该无机材料为非晶态材料，该非晶态材料包括非晶硅(a-Si)、氧化硅(SiOx)、氮化硅(SiNx)、铟锡氧化物(ITO)和铟镓锌氧化物(IGZO)中的至少一种。较佳地，该封装定位层40采用非晶硅、氧化硅、氮化硅中的一种或其组合的材料，该类材料与晶粒30(晶粒本身为硅基材料)的匹配度更高，固定效果会更佳。该封装定位层可以为单层膜层，也可以由多层不同材质的膜层层叠而成(例如有机膜层与无机膜层的叠设)。
该封装定位层40的厚度大于等于2μm，并小于所述晶粒的高度。可选地，该封装定位层40的厚度小于晶粒30的高度(此时，后续的封装层60封装时部分环氧模塑料填充于晶粒30间的间隙中,即充当晶粒30与EMC固化后的封装层60之间致密连接，提高结合的可靠程度)。较佳地，该封装定位层40的厚度大于等于12μm。本实施方式中，晶粒30的高度通常大于70μm(如晶粒30的高度选取100μm左右)。
在其他的实施方式中，封装定位层40的厚度也可大于晶粒的高度，此时相当于晶粒30嵌入于封装定位层40中。
本实施方式中，封装层60由环氧模塑料(EMC)塑封，固化获得。
基于同样的发明构思，本公开还提供一种上述芯片封装结构的封装方法。
如图2所示，该封装方法包括如下步骤：
S10,在基板的一侧层叠键合层。
该步骤中利用基板10作为承载板，涂布键合层20(参见图3)。该基板可选自玻璃、金属或高分子聚合物材料。基板的尺寸可为常规面板世代线的320*400(mm)、370*470(mm)、550*650(mm)、680*880(mm)、730*920(mm)或1100*1300(mm)等尺寸，也可为面板世代线切割获得的任意尺寸。键合层20也称临时键合层，通过其晶粒30被临时键合到一个刚性载体上以获得支撑。键合层20可利用旋涂仪通过旋涂的方式涂布于基板10上，后期可通过激光、清洗等方式去除。
S20,将多个晶粒30放置于键合层20的远离基板10侧的预设位置。
该步骤中将多个晶粒30贴附在键合层20的远离基板10的一上(截面示意请参见图4)。晶粒30按照阵列状或其他预设的位置放置于键合层20上。在放置时可通过拾取组装工艺将晶粒30规则地放置在键合层20上。或采用激光转移技术(也称巨量转移技术)，利用特殊整形后的光斑(如方形)，并结合高速振镜扫描，将晶粒30逐一转移到键合层20上的预定位置。这样晶粒30被临时固定在键合层20上并通过基板10获得支撑。
S30,制备封装定位层40，该封装定位层40填充于晶粒30间的间隙，以固定晶粒30。
该封装定位层40的厚度可小于晶粒30的高度。该封装定位层40用于固定对应的每颗晶粒30，以提高晶粒30的抗应力应变能力(收缩应力)，减小晶粒偏移(Die Shift)的现象。该步骤中在晶粒30之间形成具有一定厚度的、致密的封装定位层40。该封装定位层40的厚度大于等于2μm，并小于所述晶粒的高度(若封装定位层40的厚度太小，其刚性小，起到固定的作用有限)。可选地，该封装定位层40的厚度大于等于2.5μm，并小于晶粒30的高度的二分之一；在一些实施例中，该封装定位层40的厚度大于等于3μm，并小于晶粒30的高度的三分之一。较佳的，该封装定位层40的厚度大于等于12μm。
在一实施方式中，该封装定位层40通过打印的方式获得，如利用喷墨打印设备(如电子喷墨打印设备，e-jet printing)通过喷墨打印的方式将填充材料(如有机材料)填充于该晶粒30间的间隙，经固化后得到该封装定位层40，该封装定位层40的厚度大于等于12μm。该实施方式中，无需配置掩模版，利用电子喷墨打印设备直接喷涂填充材料(喷涂时材料可能落在晶粒的顶部，因填充材料在未固化前具有流动性，这样落在晶粒顶部的填充材料会流到晶粒30间的间隙中)，利用填充材料的流动性来填充于晶粒30间的间隙，固化后，该填充材料围住晶粒30并对其起到有效的位置固定，可消除封装层60在后续工艺中释放应力对晶粒30的位置影响。该填充材料选取时选取与晶粒30的应力相匹配的材料精准填充到晶粒30与晶粒30之间的间隙。较佳的，封装定位层40所选用的填充材料的热膨胀系数大于或等于0，并小于封装层60的热膨胀系数(即EMC的热膨胀系数)。可选地，该填充材料的热膨胀系数等于0，即由填充材料所制备的封装定位层40在温度变化下不会发生形变，也就不会产生收缩应力，能够牢牢固定住晶粒30。进一步地，填充材料中包括金属材料、陶瓷材料、碳基材料、聚合物材料和复合材料中的一种或两种以上。填充后，通过固化工艺将填充材料中的溶剂蒸发，填充材料中的溶质沉淀于晶粒间的间隙，以形成封装定位层40。
进一步地，该金属材料包括金纳米粒子(AuNPs)、银纳米粒子(AgNPs)和铜纳米粒子(CuNPs)中的一种或两种以上。
该陶瓷材料中包括纳米级的超微细无机材料，该超微细无机材料可以为通过沉积工艺、水热工艺或溶剂-凝胶工艺等纳米级工艺制备而成。
该碳基类材料包括碳纳米管(CNTs)、石墨烯(graphene)和炭黑(CB)中的一种或两种以上。
该聚合物类材料包括聚乙烯醇(PVA)、聚二甲基硅氧烷(PDMS)、聚丙烯腈(PAN)、聚对苯二甲酸乙二醇酯(PET)、PMMA、聚酰亚胺类材料中的一种或两种以上。
该复合材料包括AgNWs(银纳米线，Silver Nanowires)/PEO(聚氧化乙烯又叫聚环氧乙烷，poly(ethylene oxide))、苯乙烯-乙烯-丁烯-苯乙烯(SEBS)/TiO2和聚(三聚氰胺-共甲醛)(PMF)/PVA中的一种或两种以上。
在一实施方式中，该封装定位层40可包括通过上述的打印方式获得的一层由有机材料制备而成的有机膜层，并在有机膜层上的通过沉积方式沉积一层无机材料以形成一层无机膜层，此时的封装定位层40包括层叠设置的有机膜层41和无机膜层42(参考图11中所示的芯片封装结构)。有机膜层41用于固定晶粒30的位置，防止晶粒30在后续工艺中产生位移；无机膜层42位于有机膜层41与封装层60之间，该无机膜层42充当有机膜层41与封装层60连接的连接层，从而提高封装定位层40与封装层60之间的连接可靠性。其中，有机膜层41的厚度大于或等于晶粒30高度的10％，小于或等于晶粒30高度的50％。可选地，该有机膜层41的厚度大于等于12μm，其可以通过多次喷涂叠加有机材料的方式促使该有机膜层41达到所需的厚度。在一些实施例中，有机膜层41中远离封装层60一侧的密度小于0.5克/立方厘米。
作为上述实施例的扩展，在本发明的其他实施例中，封装定位层40还可以包括两个无机膜层42和一个有机膜层41(参考图12中所示的芯片封装结构)，封装定位层40在芯片厚度方向的两侧均为无机膜层43，有机膜层41设于相邻两个无机膜层42之间，两个无机膜层42中靠近封装层60的无机膜层42的下表面(即靠近封装层60的无机膜层42远离封装层60的一表面)距离晶粒30下表面(即晶粒30远离封装层60的一表面)的距离小于或等于晶粒30高度的50％。由于有机膜层41的膜质疏松多孔，不具备任何阻隔水氧的能力，外界的水氧容易从通过有机膜层41入侵到晶粒封装结构的内部。因此，通过在有机膜层41远离封装层的一层也设置无机膜层42来防止外界的水氧穿过有机膜层41后继续入侵到晶粒封装结构内部，从而增强了阻隔水氧性能，提升晶粒封装结构的使用寿命。
在一实施方式中，步骤S30中，该封装定位层40通过沉积的方式获得，具体的：先在30晶粒上设置一掩模版，该掩模版的遮挡件对应于晶粒30，该掩模版的镂空部对应于晶粒30间的间隙，并通过沉积工艺将填充材料填充于晶粒30间的间隙中，得到封装定位层；在一些实施例中，沉积工艺采用等离子体化学气相沉积工艺(PECVD)、原子层沉积工艺(ALD)或物理气相沉积工艺(PVD)中的一种。进一步地，可以通过等离子体化学气相沉积工艺制备的含有非晶硅、氧化硅、氮化硅等材料的无机薄膜；或采用原子层沉积工艺(ALD)制备含有氧化物材料的无机薄膜，该氧化物材料选包括三氧化二铝(Al2O3)、氧化锌(ZnO)、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)和五氧化二钽(Ta2O5)中的至少一种；或采用物理气相沉积(PVD)的方式制备金属薄膜、非晶薄膜(ITO、IGZO等)。本实施方式中，晶粒30的高度可理解为晶粒30垂直于基板方向的高度(有时也称厚度)。较佳的，该封装定位层40通过沉积的方式获得，该封装定位层40的厚度大于等于3μm，并小于所述晶粒的高度。在沉积时匹配有掩模版100(参见图5)。该掩模版可为金属掩模版。为此，本公开还揭示一种掩模版组件参见图13，该掩模版组件包括掩模版100，该掩模版100包括多个遮挡件110和和多个连接件140，连接件140连接遮挡件100，多个遮挡件100和多个连接件140围合形成多个镂空区120，遮挡件110和镂空区120按照预设的图案配置。其中，每个遮挡件100的一条边缘处对应有两条以上连接件140，在保证掩膜版100整体强度的情况下，连接件的数量越多，其的宽度可以更小，在形成封装定位层时对封装定位层产生的影响更小。该掩模版匹配有框架(Frame)130，该框架130用于支撑掩模版。
在沉积封装定位层40时，掩模版100的遮挡件110对应与晶粒30(以遮住晶粒30)，镂空区120对应与晶粒30间的间隙，即根据晶粒30在基板上的阵列图形，形成具有一定镂空形状金属掩模版，可以只在其镂空区120在基板10上正投影区域内沉积填充材料，从而形成网状结构的封装定位层40。镂空区120可以为全镂空结构，也可以为呈镂空结构的图案状，如镂空区120包括阵列状排布的孔，孔呈圆状、椭圆状、几何多边形状等或其组合。该掩模版100可以根据晶粒30在基板10上的阵列图形进行图案定制，形成可以在晶粒30间的间隙中沉积填充材料的镂空区120以及能够遮蔽晶粒30的遮挡件110，从而实现封装定位层40的可定制化，以适应封装工艺中不同的晶粒结构。
在一实施方式中，作为步骤S30的变形,可采用原子层沉积的方式得到封装定位层。该实施方式时无需金属掩膜版，无金属框阻挡，封装层连接更加致密，同时有利于降低成本。
作为上述实施方式的变形，在制备封装定位层40前或者在将晶粒30转移至键合层20前可以预先在晶粒30的顶部设置/涂布抑制层200，参见图6及图7，如通过电子喷墨打印工艺在晶粒30的顶部形成抑制层200，并在通过原子层沉积工艺制得封装定位层40后去除该抑制层。抑制层200中包含有机聚合物，该有机聚合物可为聚甲基丙烯酸甲酯(PMMA)和聚乙烯吡咯烷酮(PVP)，其作用是聚合物表面缺乏原子层沉积成核和生长所需的表面官能团，三氧化二铝、氧化锌、二氧化钛、二氧化铪、二氧化锆和五氧化二钽等氧化物材料无法在其表面成膜。该实施方式时无需掩模版，无金属框阻挡，封装层60连接更加致密，同时有利于降低成本。可选地，该抑制层200可以在切割晶粒母板以形成晶粒30前便制备在晶粒30上，并随着晶粒30的切割工艺一同切割，能够防止抑制层材料落入晶粒30间的间隙，同时还能够进一步减少一张掩模版(用于将抑制层图案化的掩模版)，从而进一步减低生产成本。
该步骤30中，制备封装定位层40可以是通过单次涂布或者多次涂布的方式涂布填充材料并将填充材料固化，以形成封装定位层40。采用多次涂布时还可以正向(如从左向右)涂布、反向(如从右向左)涂布交替进行。采用多次涂布和正、反向涂布交替进行的方式，可以使得形成的封装定位层40内部应力均衡。
S40,在封装定位层40上涂布封装材料，经固化得到封装层60。
该步骤中在封装定位层40上可以是通过单次涂布、多次涂布或正反向涂布的方式涂布一层封装材料，该封装材料覆盖晶粒30以及封装定位层40远离键合层20的的一侧(参见图8)，并将该封装材料固化以形成封装层60。较佳的，封装材料中包含EMC。该步骤中封装层60的厚度介于200～500μm。
S50,去除基板10及键合层20。
参见图9，该步骤中可以通过激光剥离或湿法剥离的方式直接剥离基板10及键合层20，也可通过激光的方式剥离基板10后再通过清洗的方式去除键合层20。具体的实施方式不作限制，以能满足去除基板10及键合层20即可。
S60，通过重布线工艺形成重布线层70以及引脚80。
通过重布线工艺(ReDistribution Layer，RDL)在晶粒30以及封装定位层40远离封装层60的一侧形成重布线层70，并通过热压或焊接工艺将预先研磨成型的引脚80固定在重布线层70远离晶粒30的一表面上，进而形成如图10中所述的芯片封装结构。该重布线层70中包含信号线71以及绝缘膜72，其中，信号线71用于重新规划原始电路之间连接关系，绝缘膜72用于绝缘保护信号线71，引脚80则用于与外界电路互连。
通过本公开的封装方法，通过制备的封装定位层40消除在基板10分离后封装层60中EMC在其材料特性影响下所带来的应力。EMC的热膨胀系数(coefficient of thermalexpansion,CTE)比硅大，在冷却时EMC比硅晶粒30收缩的更多。参见图14，EMC的热膨胀系数为10-70×10-6/K，硅热膨胀系数2.4×10-6/K)，EMC的收缩应力F1。对于刚性材料而言，比如金属材料、陶瓷材料等可以有效的抵消来自EMC的收缩应力F1，从而消除封装层60收缩所带来的晶粒偏移(Die shift)现象。对于弹性的聚合物类材料而言，可以通过交联剂改性来降低其热膨胀系数，例如通过调整聚合物类材料里原有交联剂中各官能团之间的原子比或者在聚合物材料中增加含有羰基官能团、羟基官能团的交联剂来提高聚合物材料中羰基或羟基的含量，从而使其热膨胀系数在达到10-6/K，甚至达到10-7/K。采用上述低CTE(热膨胀系数)材料，在冷却时也可有效抵消应力F1的影响，改善晶粒偏移缺陷。该封装定位层40还可充当晶粒30与封装层60之间的致密连接层。
本公开揭示的封装方法，通过在晶粒30与晶粒30之间设置封装定位层40，该封装定位层40具有一定的刚度，具有支撑兼固定的作用。通过该封装定位层40可以有效的消除后续工序中如基板10分离后封装层60带来的应力，改善晶粒30偏移缺陷。该封装方法可用于面板级封装中。
如图14所示，本公开揭示的一种芯片，可以由上述的芯片封装结构分割形成；或者，由上述的方法得到的芯片封装结构分割形成。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。
需要说明的是，上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种芯片封装结构，其特征在于，包括：
多个晶粒；
封装定位层，至少部分形成于相邻的所述晶粒之间，且对应于所述晶粒形成有镂空部，所述晶粒套设于所述镂空部中；
封装层，设于所述封装定位层上，所述封装层覆盖多个所述晶粒和多个所述晶粒之间的间隙，所述封装层的刚度小于所述封装定位层；
重布线层，位于所述封装定位层远离所述封装层的一侧，所述重布线层中设有信号线，所述晶粒与所述信号线电连接；
多个引脚，设于所述重布线层远离所述晶粒的一侧，并与所述重布线层中的信号线电连接。
2.如权利要求1所述的芯片封装结构，其特征在于，
所述封装定位层包括层叠设置的至少一个有机膜层和至少一个无机膜层；
优选地，
所述封装定位层包括一个所述有机膜层和一个所述无机膜层，所述有机膜层位于所述封装层与所述无机膜层之间，所述有机膜层的厚度大于等于所述晶粒高度的10％小于等于所述晶粒高度的50％；
进一步优选地，所述有机膜层的厚度大于等于12μm；
进一步优选地，所述有机膜层中远离封装层一侧的所述有机膜层密度小于0.5克/立方厘米；
或者，所述封装定位层包括两个所述无机膜层和一个所述有机膜层，所述封装定位层在所述芯片厚度方向的两侧均为所述无机膜层，两个以上所述无机膜层中靠近所述封装层的所述无机膜层的下表面距离所述晶粒下表面的距离小于等于所述晶粒高度的50％。
3.如权利要求1所述的芯片封装结构，其特征在于，
所述封装定位层的厚度大于等于2μm，并小于所述晶粒的高度；
优选地，所述封装定位层的厚度大于等于2.5μm，并小于所述晶粒的高度的50％；
优选地，所述封装定位层的厚度大于等于3μm，并小于所述晶粒的高度的30％。
4.如权利要求1所述的芯片封装结构，其特征在于，
所述封装定位层的热膨胀系数小于所述封装层的热膨胀系数；
优选地，所述封装定位层的材料包括无机材料、有机材料和复合材料中的一种或两种以上；
优选地，所述无机材料包括金属材料、陶瓷材料、碳基材料和氧化物材料中的一种或两种以上，所述有机材料包括聚合物材料；
进一步优选地，所述无机材料为非晶态材料。
5.如权利要求4中所述的芯片封装结构，其特征在于，
所述金属材料包括金纳米粒子(AuNPs)、银纳米粒子(AgNPs)和铜纳米粒子(CuNPs)中的一种或两种以上；或者，
所述氧化物材料选包括三氧化二铝(Al2O3)、氧化锌(ZnO)、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)和五氧化二钽(Ta2O5)中的至少一种；或者，
所述非晶态材料包括非晶硅(a-Si)、氧化硅(SiOx)、氮化硅(SiNx)、铟锡氧化物(ITO)和铟镓锌氧化物(IGZO)中的至少一种；或者，
所述碳基类材料包括碳纳米管(CNTs)、石墨烯(graphene)和炭黑(CB)中的一种或两种以上；或者，
所述聚合物材料包括聚乙烯醇(PVA)、聚二甲基硅氧烷(PDMS)、聚丙烯腈(PAN)、聚对苯二甲酸乙二醇酯(PET)、PMMA和聚酰亚胺(PI)中的一种或两种以上；或者，
所述复合材料包括AgNWs/PEO、苯乙烯-乙烯-丁烯-苯乙烯(SEBS)/TiO2和聚(三聚氰胺-共甲醛)(PMF)/PVA中的一种或两种以上。
6.一种掩模版组件，用于进行芯片封装，其特征在于，包括：
掩模版，所述掩模版包括多个遮挡件和多个连接件，所述连接件连接所述遮挡件，多个所述遮挡件和多个所述连接件围合形成多个镂空区；多个所述连接件形成网状，
每个遮挡件的一条边缘处对应有两条以上所述连接件。
7.一种芯片封装方法，其特征在于，包括如下步骤：
S10,在基板的一侧配置键合层；
S20,将多个晶粒按照预设的位置放置于所述键合层的远离所述基板侧；
S30,制备封装定位层，所述封装定位层填充于所述晶粒间的间隙；
S40,在所述封装定位层的远离所述基板侧涂布封装材料，经固化得到封装层；
S50,去除所述基板及所述键合层；
S60，通过重布线工艺在所述封装定位层和所述晶粒远离所述封装层的一侧形成重布线层；以及，在所述重布线层上设置引脚。
8.如权利要求7所述的芯片封装方法，其特征在于，
所述步骤S30中包括：利用喷墨打印设备将填充材料填充于所述晶粒间的间隙，得到所述封装定位层；或者，
所述步骤S30中包括：在所述晶粒上设置一掩模版，所述掩模版的遮挡件对应于所述晶粒，所述掩模版的镂空部对应于所述晶粒间的间隙，将所述填充材料从所述镂空部填充于所述晶粒间的间隙，得到所述封装定位层。
9.如权利要求7所述的芯片封装方法，其特征在于，在步骤S30前或者在步骤S20前包括：在所述晶粒的顶部形成抑制层，从所述晶粒远离基板的一侧将填充材料填充于所述晶粒间的间隙，以制得所述封装定位层，形成所述封装定位层后去除所述抑制层；
优选地，在切割母板以形成所述晶粒前形成所述抑制层；
优选地，所述抑制层中包含有机聚合物，所述有机聚合物包括聚甲基丙烯酸甲酯(PMMA)和聚乙烯吡咯烷酮(PVP)中的至少一种。
10.如权利要求8或9所述的芯片封装方法，其特征在于，所述填充材料中包括无机材料、有机材料和复合材料中的一种或两种以上；
优选地，所述步骤S30中包括：将所述有机材料填充至所述间隙中，待所述有机材料固化后将所述无机材料填充至所述间隙中，待所述无机材料固化后得到有机膜层与无机膜层层叠形成的封装定位层；
进一步优选地，所述有机材料包括聚合物材料，所述聚合物材料中包括交联剂；所述步骤S30中包括：通过调整所述交联剂中各官能团之间的原子比或者在所述聚合物材料中增加含有羰基官能团或羟基官能团的交联剂以将所述聚合物材料改性，并将改性后的聚合物材料填充至所述间隙中。
11.如权利要求7所述的芯片封装方法，其特征在于，
在步骤S40中包括：在所述封装定位层上涂布封装材料，所述封装材料覆盖所述晶粒以及所述封装定位层远离所述键合层的一侧，并将所述封装材料固化形成所述封装层；
优选地，所述封装材料包括环氧膜塑料；
优选地，所述步骤S30中包括通过多次涂布的方式制得所述封装定位层；进一步优选地，所述步骤S30中包括通过正反向涂布的方式制得所述封装定位层；
在步骤S50中包括：通过剥离工艺将所述基板和所述键合层与所述封装定位层和所述晶粒分离；
优选地，所述步骤S50中包括通过激光剥离或湿法剥离的方式去除所述基板和所述键合层。
12.一种芯片，其特征在于，由权利要求1-5中任意一项所述的芯片封装结构分割形成；或者，由如权利要求7-11中任意一项所述的方法得到的芯片封装结构分割形成。
CN202311765649.8A 2023-07-31 2023-12-20 一种芯片封装结构及芯片封装方法、芯片、掩膜版组件 Pending CN117810174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2023109530869 2023-07-31
CN202310953086 2023-07-31

Publications (1)

Publication Number Publication Date
CN117810174A true CN117810174A (zh) 2024-04-02

Family

ID=90434228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311765649.8A Pending CN117810174A (zh) 2023-07-31 2023-12-20 一种芯片封装结构及芯片封装方法、芯片、掩膜版组件

Country Status (1)

Country Link
CN (1) CN117810174A (zh)

Similar Documents

Publication Publication Date Title
US8237259B2 (en) Embedded chip package
US8810008B2 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US8728869B2 (en) Method for fabricating a semiconductor device and semiconductor package
TWI441285B (zh) 用於封裝裝置之凹陷的半導體基底及其方法
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US11398341B2 (en) Electronic component
US20100127386A1 (en) Device including a semiconductor chip
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US11246223B2 (en) Package apparatus
JP2007059452A (ja) インターポーザ及びその製造方法ならびに電子装置
US11233028B2 (en) Chip packaging method and chip structure
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
CN103681533A (zh) 包括块体金属的扇出封装件
TW200913194A (en) Semiconductor package and manufacturing method thereof
TWI266375B (en) Semiconductor device and manufacture method thereof
US20110248408A1 (en) Package substrate and fabricating method thereof
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
US9287206B2 (en) Method of fabricating a semiconductor device with encapsulant
CN107017211B (zh) 电子部件和方法
US20100046186A1 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination