CN117807005A - 一种内存扩展系统、服务器、内存请求方法及存储介质 - Google Patents
一种内存扩展系统、服务器、内存请求方法及存储介质 Download PDFInfo
- Publication number
- CN117807005A CN117807005A CN202410225761.0A CN202410225761A CN117807005A CN 117807005 A CN117807005 A CN 117807005A CN 202410225761 A CN202410225761 A CN 202410225761A CN 117807005 A CN117807005 A CN 117807005A
- Authority
- CN
- China
- Prior art keywords
- memory
- module
- request
- programmable gate
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 416
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 144
- 238000004458 analytical method Methods 0.000 claims abstract description 40
- 238000006243 chemical reaction Methods 0.000 claims description 65
- 230000001133 acceleration Effects 0.000 claims description 59
- 230000004044 response Effects 0.000 claims description 51
- 238000004891 communication Methods 0.000 claims description 11
- 238000004148 unit process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 11
- 239000002245 particle Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000008187 granular material Substances 0.000 description 3
- 230000002085 persistent effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及计算机技术领域，公开了一种内存扩展系统、服务器、内存请求方法及存储介质，包括：现场可编程门阵列模组与扩展内存模块之间通过开放内存接口连接；现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析内存请求，得到内存请求解析结果，按照内存请求解析结果，将内存请求发送至扩展内存模块；扩展内存模块用于响应内存请求，以使中央处理单元访问现场可编程门阵列模组挂载的扩展内存模块。通过现场可编程门阵列模组与扩展内存模块之间采用开放内存接口连接，并基于现场可编程门阵列模组进行内存请求的解析，降低了内存总线输入输出，不需要大量的芯片引脚连接，在降低了内存扩展难度的同时，提高了内存带宽和容量。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种内存扩展系统、服务器、内存请求方法及存储介质。
背景技术
随着服务器CPU多核技术的发展，单个物理CPU内集成了越来越多的内核，在CPU性能随之提高的同时，内存需求也随之提高，因此，如何进行内存扩展成为了重点研究内容。
在相关技术中，通常是将内存颗粒做成DIMM形式的内存扩展卡，然后基于该内存扩展卡进行内存的扩展。
但是，DIMM形式的内存扩展卡的内存容量一般较小，且这种内存条基于地址、数据和控制总线，所以需要将这些并行信号连接到挂载设备上，需要较多的芯片引脚连接，增加了内存扩展难度。
发明内容
本申请提供一种内存扩展系统、服务器、内存请求方法及存储介质，以解决相关技术需要较多的芯片引脚连接，增加了内存扩展难度等缺陷。
本申请第一个方面提供一种内存扩展系统，包括：现场可编程门阵列模组和扩展内存模块，所述现场可编程门阵列模组与所述扩展内存模块之间通过开放内存接口连接；
所述现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析所述内存请求，得到内存请求解析结果，按照所述内存请求解析结果，将所述内存请求发送至扩展内存模块；
所述扩展内存模块用于响应所述内存请求，以使所述中央处理单元访问所述现场可编程门阵列模组挂载的扩展内存模块；
所述扩展内存模块包括若干个扩展内存。
在一种可选的实施方式中，所述现场可编程门阵列模组，包括：输入输出模块、处理模块和处理状态寄存器；
所述输入输出模块与所述现场可编程门阵列模组的物理层连接，所述物理层用于接收所述中央处理单元发送的内存请求；
所述输入输出模块用于从所述物理层获取所述内存请求，并将所述内存请求写入所述处理状态寄存器；
所述处理模块用于在确定所述处理状态寄存器写入所述内存请求时，读取所述内存请求，并对所述内存请求进行解析，得到内存请求解析结果。
在一种可选的实施方式中，所述现场可编程门阵列模组还包括：内存控制器；
所述处理模块用于将所述内存请求解析结果发送至所述内存控制器；
所述内存控制器用于按照所述内存请求解析结果，进行内存请求响应操作。
在一种可选的实施方式中，所述中央处理单元为多核中央处理单元，所述内存控制器，用于：
根据所述内存请求解析结果，判断该内存请求是否为缓存一致性请求；
在确定所述内存请求为缓存一致性请求的情况下，对所述扩展内存模块进行缓存一致性处理。
在一种可选的实施方式中，所述内存控制器，用于：
根据所述内存请求解析结果，判断该内存请求是否为内存读写请求；
在确定所述内存请求为内存读写请求的情况下，解析所述内存读写请求对应的目标扩展内存；
对所述目标扩展内存进行读写操作。
在一种可选的实施方式中，所述内存控制器，还用于：
接收所述扩展内存模块反馈的请求响应数据，并将所述请求响应数据发送至处理模块，以基于所述处理模块将所述请求响应数据发送至中央处理单元。
在一种可选的实施方式中，所述现场可编程门阵列模组还包括：第一总线接口转换模块；
所述第一总线接口转换模块与所述处理模块通过总线连接；
所述处理模块用于通过所述总线将所述请求响应数据发送至所述第一总线接口转换模块；
所述第一总线接口转换模块用于对接收到的请求响应数据进行接口协议转换，以得到目标请求响应数据，并将所述目标请求响应数据发送至所述现场可编程门阵列模组的物理层，以通过所述物理层将所述目标请求响应数据发送至所述中央处理单元。
在一种可选的实施方式中，所述现场可编程门阵列模组包括：若干个所述处理模块和若干个所述内存控制器，所述处理模块与所述内存控制器一一对应；
其中，相对应的处理模块和内存控制器之间通过总线进行数据通信。
在一种可选的实施方式中，所述第一总线接口转换模块通过总线连接各个所述处理模块；
所述第一总线接口转换模块用于对处理模块发送的请求响应数据进行选择或汇聚，并对经过选择或汇聚的请求响应数据进行接口协议转换，以得到目标请求响应数据。
在一种可选的实施方式中，所述现场可编程门阵列模组，还用于：
获取所述中央处理单元发送的任务卸载请求，并按照所述任务卸载请求，将所述中央处理单元任务卸载至本地。
在一种可选的实施方式中，所述现场可编程门阵列模组，包括：输入输出模块、加速单元和加速状态寄存器；
所述输入输出模块与所述现场可编程门阵列模组的物理层连接，所述物理层用于接收所述中央处理单元发送的任务卸载请求；
所述输入输出模块用于从所述物理层获取所述任务卸载请求，并将所述任务卸载请求写入所述加速状态寄存器；
所述加速单元用于在确定所述加速状态寄存器写入所述任务卸载请求时，读取并响应所述任务卸载请求。
在一种可选的实施方式中，所述现场可编程门阵列模组，还包括：网络模块；
所述网络模块与所述加速单元连接；
所述网络模块用于在所述加速单元响应所述任务卸载请求时，接收卸载任务数据，并将所述卸载任务数据发送至所述加速单元，以使所述加速单元处理所述卸载任务数据，得到卸载任务执行结果。
在一种可选的实施方式中，所述系统包括：网络接口；
所述现场可编程门阵列模组的网络模块通过所述网络接口连接卸载任务数据发送端，以通过所述网络接口接收所述卸载任务数据发送端发送的卸载任务数据。
在一种可选的实施方式中，所述现场可编程门阵列模组还包括：第二总线接口转换模块；
所述第二总线接口转换模块与所述加速单元通过总线连接；
所述加速单元用于通过所述总线将所述卸载任务执行结果发送至所述第二总线接口转换模块，以基于所述第二总线接口转换模块将所述卸载任务执行结果发送至所述中央处理单元。
在一种可选的实施方式中，所述第二总线接口转换模块，用于：
将所述卸载任务执行结果发送至处理模块；
所述处理模块通过总线连接第一总线接口转换模块；
所述处理模块用于通过所述总线将所述卸载任务执行结果发送所述第一总线接口转换模块；
所述第一总线接口转换模块用于对接收到的卸载任务执行结果进行接口协议转换，以得到目标卸载任务执行结果，并将所述目标卸载任务执行结果发送至所述现场可编程门阵列模组的物理层，以通过所述物理层将所述目标卸载任务执行结果发送至所述中央处理单元。
在一种可选的实施方式中，所述现场可编程门阵列模组包括：若干个所述处理模块和若干个所述加速单元，所述加速单元与所述处理模块一一对应。
在一种可选的实施方式中，所述第二总线接口转换模块通过总线连接各个所述加速单元；
所述第二总线接口转换模块用于对加速单元发送的卸载任务执行结果进行选择或汇聚，并将经过选择或汇聚的卸载任务执行结果发送至对应的目标处理模块。
本申请第二个方面提供一种服务器，包括：如上第一个方面以及第一个方面各种可能的设计所述的内存扩展系统；
所述内存扩展系统用于进行服务器内存扩展。
本申请第三个方面提供一种内存请求方法，所述方法包括：
获取内存请求；
将所述内存请求发送至主机内存或现场可编程门阵列模组；
当所述现场可编程门阵列模组接收到所述内存请求时，解析所述内存请求，得到内存请求解析结果；
按照所述内存请求解析结果，将所述内存请求发送至扩展内存模块，以基于所述扩展内存模块响应所述内存请求；
其中，所述现场可编程门阵列模组挂载所述扩展内存模块，所述扩展内存模块包括若干个扩展内存。
本申请第四个方面提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请技术方案，具有如下优点：
本申请提供一种内存扩展系统、服务器、内存请求方法及存储介质，该系统包括：现场可编程门阵列模组和扩展内存模块，现场可编程门阵列模组与扩展内存模块之间通过开放内存接口连接；现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析内存请求，得到内存请求解析结果，按照内存请求解析结果，将内存请求发送至扩展内存模块；扩展内存模块用于响应内存请求，以使中央处理单元访问现场可编程门阵列模组挂载的扩展内存模块；扩展内存模块包括若干个扩展内存。上述方案提供的系统，通过基于现场可编程门阵列模组挂载扩展内存模块，现场可编程门阵列模组与扩展内存模块之间采用开放内存接口连接，并基于现场可编程门阵列模组进行内存请求的解析，降低了内存总线I/O，不需要大量的芯片引脚连接，在降低了内存扩展难度的同时，提高了内存带宽和容量。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为传统基于CXL的内存扩展卡的结构示意图；
图2为本申请实施例提供的内存扩展系统的交互流程示意图；
图3为本申请实施例提供的一种现场可编程门阵列模组的结构示意图；
图4为本申请实施例提供的另一种现场可编程门阵列模组的结构示意图；
图5为本申请实施例提供的CXL 2.0交换机通信拓扑图；
图6为本申请实施例提供的示例性的内存扩展系统的运行流程示意图；
图7为本申请实施例提供的服务器的结构示意图；
图8为本申请实施例提供的内存请求方法的流程示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
随着服务器CPU多核技术的发展，单个物理CPU内集成了越来越多的内核，CPU的性能也随之提高；然而CPU所需内存I/O数量却难以同倍增加，这就导致每个内核平均内存带宽难以提高，甚至下降。传统的基于CXL和DDR的内存扩展方案如图1所示，图1为传统基于CXL的内存扩展卡的结构示意图，采用CXL Type1类型，基于DDR内存颗粒或者PMem（Persistent Memory,持久内存，具有掉电不丢失的特性）颗粒（内存颗粒1~3）等做成PCIe金手指接口形式或者DIMM形式的内存扩展卡，每个内存颗粒与MXC主控芯片通过控制总线连接。通常基于DIMM形式的内存条容量一般为4GB~128GB，这种内存条基于地址、数据和控制总线，所以需要将这些并行信号连接到挂载设备上，需要较多的芯片引脚连接，同时受限于并行传输 ，通常总线时钟频率只有300~500MHz。
针对上述问题，本申请实施例提供一种内存扩展系统、服务器、内存请求方法及存储介质，该系统包括：现场可编程门阵列模组和扩展内存模块，现场可编程门阵列模组与扩展内存模块之间通过开放内存接口连接；现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析内存请求，得到内存请求解析结果，按照内存请求解析结果，将内存请求发送至扩展内存模块；扩展内存模块用于响应内存请求，以使中央处理单元访问现场可编程门阵列模组挂载的扩展内存模块；扩展内存模块包括若干个扩展内存。上述方案提供的系统，通过基于现场可编程门阵列模组挂载扩展内存模块，现场可编程门阵列模组与扩展内存模块之间采用开放内存接口连接，并基于现场可编程门阵列模组进行内存请求的解析，降低了内存总线输入输出，不需要大量的芯片引脚连接，在降低了内存扩展难度的同时，提高了内存带宽和容量。
DDR是一种每个时钟周期可以传输两次数据即上升沿和下降沿分别取样的内存颗粒，通常采用DIMM（Dual Inline Memory Module，双列直插模块）形式、集中多颗内存颗粒在一块电路板上,采用地址、数据和控制总线应用在服务器主机或各种加速卡内。类似的封装形式还有RDIMM（Registered DIMM）、UDIMM（Unbuffered DIMM）、Mini-DIMM等。OMI是一种开源的采用高速串行传输链路的内存接口总线，该总线只定义了物理层规范，链路协议层不在该范围内，通常内存颗粒所在电路板会集成一颗高速串并转换控制器及缓存buffer，这一点区别与传统DDR总线接口形式。
下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明实施例进行描述。
本申请实施例提供了一种内存扩展系统，用于实现服务器的内存扩展，以增加服务器的内存资源。
如图2所示，为本申请实施例提供的内存扩展系统的交互流程示意图，该系统包括：现场可编程门阵列模组（FPGA模组）和扩展内存模块。
其中，现场可编程门阵列模组与扩展内存模块之间通过开放内存接口（OMI内存接口）连接；现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析内存请求，得到内存请求解析结果，按照内存请求解析结果，将内存请求发送至扩展内存模块；扩展内存模块用于响应内存请求，以使中央处理单元（CPU）访问现场可编程门阵列模组挂载的扩展内存模块；扩展内存模块包括若干个扩展内存。
需要说明的是，扩展内存模块采用OMI接口与现场可编程门阵列模组连接，采用高速差分链路，抗干扰性强，信号传输稳定，扩展内存模块的单个通道，传输信号频率能到上GHz，数据速率能达25.6GB/s，甚至更高，传输总带宽高。现场可编程门阵列芯片可以利用少量的高速SerDes(Serializer(串行器)/De-serializer(解串器)) IO支持多个通道连接OMI内存模组，相比传统DIMM形式（通常最大4个通道），单通道最大支持512GB容量，能够支持最大16个通道，挂载的内存总容量更大。采用OMI内存模组的内存访问延迟，仅比DIMM增加10ns左右,总的延时在50ns级别，比PMem颗粒的内存模组（通常350ns左右）访问延时低。
具体地，如图3所示，为本申请实施例提供的一种现场可编程门阵列模组的结构示意图，现场可编程门阵列模组主要由现场可编程门阵列芯片、电源模块、MCU管理模块、400G光网络接口、PCIe金手指及开放内存接口等。扩展内存模块硬件主要由内存颗粒和支持Open CAPI传输协议的内存控制器芯片组成，现场可编程门阵列模组通过400G光网络接口接收中央处理单元发送的内存请求，通过开放内存接口将内存请求发送至扩展内存模块。PCIe是一种快速外围组件互联的点对点、高带宽通信连接标准，物理层基于高速串行并行转换器通道，采用差分电路设计，具有较高的信号传输频率；相较于纯并行总线，信号传输距离长。MCU管理模块用于对整个现场可编程门阵列模组进行电压、温度等状态检测，并在任一状态指标超标时发出报警信息。
在上述实施例的基础上，如图4为本申请实施例提供的另一种现场可编程门阵列模组的结构示意图，作为一种可实施的方式，在一实施例中，现场可编程门阵列模组，包括：输入输出模块、处理模块和处理状态寄存器。
其中，输入输出模块与现场可编程门阵列模组的物理层连接，物理层用于接收中央处理单元发送的内存请求；输入输出模块用于从物理层获取内存请求，并将内存请求写入处理状态寄存器；处理模块用于在确定处理状态寄存器写入内存请求时，读取内存请求，并对内存请求进行解析，得到内存请求解析结果。
需要说明的是，现场可编程门阵列模组的物理层具体指现场可编程门阵列芯片（CXL IP主控模块）的硬核IP（PCIe/CXL HIP），中央处理单元通过400G光网络接口将内存请求发送至现场可编程门阵列模组的物理层，物理层在得到内存请求后，通过输入输出流的方式（IO_stream）将该内存请求发送至输入输出模块（CXLio）。现场可编程门阵列(FieldProgrammable Gate Array，简称：FPGA)是一种具有高可编程的多元异构芯片，这种内部具有丰富的硬件资源，如查找表、寄存器、DSP核、AI核、PCIe/CXL HIP 、高速Serdes和总线互联资源等，用户可以使用这些资源实现各种数据处理引擎、复杂总线协议和网络协议等。
具体地，输入输出模块在得到内存请求后，基于AXI-lite协议将内存请求写入处理状态寄存器（ECCH CSR），处理模块在确定处理状态寄存器写入内存请求的情况下，从处理状态寄存器读取写入的内存请求，并对该内存请求进行相应的解析，以得到内存请求解析结果。
需要进一步说明的是，图4中除了硬核IP以外的模块均数据软IP，软IP完成CXL2.0协议的链路层和事务层。
具体地，在一实施例中，现场可编程门阵列模组还包括：内存控制器。
其中，处理模块用于将内存请求解析结果发送至内存控制器；内存控制器用于按照内存请求解析结果，进行内存请求响应操作。
需要说明的是，内存控制器与现场可编程门阵列模组上的开放内存接口之间设有通信链路，内存控制器内置Open CAPI协议模块，能够与OMI内存模组子板（扩展内存模块中的扩展内存）通信，内存控制器在得到处理模块发送的内存请求解析结果后，基于ACE总线按照内存请求解析结果控制访问扩展内存，以基于扩展内存响应当前内存请求。其中，内存请求解析结果至少包括请求类型及对应的目标内存地址，请求类型至少分为内存读写请求和缓存一致性请求。
具体地，在一实施例中，中央处理单元为多核中央处理单元，内存控制器用于根据内存请求解析结果，判断该内存请求是否为缓存一致性请求；在确定内存请求为缓存一致性请求的情况下，对扩展内存模块进行缓存一致性处理。
需要说明的是，当一个中央处理单元核要修改内存中的数据时，它首先会把这个数据的副本从内存读入到自己的缓存中，然后修改缓存中的副本。如果其他中央处理单元核也在操作同一份数据，那么它们的缓存中的数据就是旧的，不是最新的这样就会出现数据不一致的问题，为解决该问题，每有中央处理单元核修改内存缓存时，将进行缓存一致性处理，以确保每个中央处理单元核的缓存保持一致。
具体地，HOST节点中央处理单元可以通过CXL Type2协议访问现场可编程门阵列所挂载的OMI模组内存（扩展内存），并通过Type2支持主机缓存和设备缓存的一致性。
具体地，在一实施例中，内存控制器用于根据内存请求解析结果，判断该内存请求是否为内存读写请求；在确定内存请求为内存读写请求的情况下，解析内存读写请求对应的目标扩展内存；对目标扩展内存进行读写操作。
具体地，内存控制器通过读取内存请求解析结果，确定请求类型，在当前内存请求的请求类型表征该内存请求为内存读写请求的情况下，解析内存读写请求的目标内存地址所对应的目标扩展内存，进而对目标扩展内存进行相应的读写操作。
相应地，在一实施例中，内存控制器还用于接收扩展内存模块反馈的请求响应数据，并将请求响应数据发送至处理模块，以基于处理模块将请求响应数据发送至中央处理单元。
具体地，处理模块通过响应数据流（Mem/cache_stream）将请求响应数据发送至现场可编程门阵列模组的物理层，进而通过该物理层，将请求响应数据发送至中央处理单元。
具体地，在一实施例中，现场可编程门阵列模组还包括：第一总线接口转换模块。
其中，第一总线接口转换模块与处理模块通过总线连接；处理模块用于通过总线将请求响应数据发送至第一总线接口转换模块；第一总线接口转换模块用于对接收到的请求响应数据进行接口协议转换，以得到目标请求响应数据，并将目标请求响应数据发送至现场可编程门阵列模组的物理层，以通过物理层将目标请求响应数据发送至中央处理单元。
具体地，处理模块在得到请求响应数据后，首先通过总线将请求响应数据发送至第一总线接口转换器（mux1），以基于该第一总线接口转换器将处理模块接口数据（ECCH模块接口发送的请求响应数据）转换为硬核IP的接口协议的目标请求响应数据，进而将目标请求响应数据发送至现场可编程门阵列模组的物理层，以使物理层将目标请求响应数据发送至中央处理单元。
具体地，在一实施例中，现场可编程门阵列模组包括：若干个处理模块和若干个内存控制器，处理模块与内存控制器一一对应。
其中，相对应的处理模块和内存控制器之间通过总线进行数据通信。
需要说明的是，如图4所示，该现场可编程门阵列模组包括两个处理模块，分别为ECCH1和ECCH2，ECCH1对应连接内存控制器OMI MC1，ECCH2对应连接内存控制器OMI MC2，即该现场可编程门阵列模组包括两条互补影响的请求处理链路。
相应地，在一实施例中，第一总线接口转换模块通过总线连接各个处理模块；第一总线接口转换模块用于对处理模块发送的请求响应数据进行选择或汇聚，并对经过选择或汇聚的请求响应数据进行接口协议转换，以得到目标请求响应数据。
具体地，第一总线接口转换模块可以接收所有处理模块发送的请求响应数据，然后根据实际的请求处理情况，对得到的所有请求响应数据进行选择或汇聚，进而对经过选择或汇聚的请求响应数据进行接口协议转换，以得到目标请求响应数据。
在上述实施例的基础上，为进一步优化服务器的性能，如图4所示，作为一种可实施的方式，在一实施例中，现场可编程门阵列模组还用于获取中央处理单元发送的任务卸载请求，并按照任务卸载请求，将中央处理单元任务卸载至本地。
其中，如图5所示，为本申请实施例提供的CXL 2.0交换机通信拓扑图，随着CXL规范越来越成熟，CXL2.0协议标准开始支持交换功能，交换芯片向上可以支持多个upstream连接多个主设备中央处理单元节点，向下多个downstream接口连接多个CXL从设备，该版本仅支持这种简单的拓扑结构；CXL3.0协议标准才支持多级CXL交换连接拓扑，支持CXL从设备间P2P直接通信功能，因此本申请实施例提供的扩展内存采用CXL3.0协议标准。传统的基于CXL Type3和DDR DIMM的内存扩展方案,使用较多的芯片IO引脚，传输总线速率和容量受限，访问延时在50~100ns；基于PMem颗粒的持久内存兼容DDR DIMM，虽然容量比DDR DIMM大（最大可以到1TB），但其也是基于地址、数据和控制总线，所以同样有占用芯片IO引脚较多、PCB布线复杂，且中央处理单元直接访问延时要比DDR类型的大（通常300~500ns）。一般基于CXL Type3的控制器为专用芯片，仅支持内存扩展功能，控制器不具备任务卸载硬件加速功能，扩展内存的访问控制权在中央处理单元侧，设备本身无法直接操作扩展内存，无法支持卸载中央处理单元负载，为本申请实施例为了进一步提高系统的整体性能，采用的现场可编程门阵列模组支持任务卸载功能，中央处理单元可以将任务卸载至现场可编程门阵列模组运行。
高速计算链路技术（CXL）是一种动态多协议技术，旨在支持加速器和内存设备。CXL提供了一组丰富的协议，其中包括类似PCIe的 输入输出 语义（即CXL.io）、缓存协议语义（即CXL.cache）、直连和分布式的内存访问语义（即CXL.mem）。CXL一般有三种类型，Type1包含CXL.io和CXL.cache，Type2包含CXL.io、CXL.cache和CXL.mem；Type3包含CXL.io和CXL.mem。
具体地，在一实施例中，现场可编程门阵列模组，包括：输入输出模块、加速单元和加速状态寄存器。
其中，输入输出模块与现场可编程门阵列模组的物理层连接，物理层用于接收中央处理单元发送的任务卸载请求；输入输出模块用于从物理层获取任务卸载请求，并将任务卸载请求写入加速状态寄存器；加速单元用于在确定加速状态寄存器写入任务卸载请求时，读取并响应任务卸载请求。
具体地，中央处理单元通过400G光网络接口将任务卸载请求发送至现场可编程门阵列模组的物理层，物理层在得到任务卸载请求后，通过输入输出流的方式（IO_stream）将该任务卸载请求发送至输入输出模块（CXLio）。输入输出模块在得到任务卸载请求后，基于AXI-lite协议将任务卸载请求写入加速状态寄存器（User CSR），加速单元在确定加速状态寄存器写入任务卸载请求的情况下，从加速状态寄存器读取写入的任务卸载请求，并响应该任务卸载请求，以使现场可编程门阵列芯片运行中央处理单元卸载的任务。
具体地，在一实施例中，现场可编程门阵列模组，还包括：网络模块。
其中，网络模块与加速单元连接；网络模块用于在加速单元响应任务卸载请求时，接收卸载任务数据，并将卸载任务数据发送至加速单元，以使加速单元处理卸载任务数据，得到卸载任务执行结果。
具体地，在一实施例中，系统包括：网络接口（400G光网络接口），现场可编程门阵列模组的网络模块通过网络接口连接卸载任务数据发送端，以通过网络接口接收卸载任务数据发送端发送的卸载任务数据，即网络模块负责收发400G光网络数据包。
其中，卸载任务数据发送端具体指服务器中其他CPU或网络设备等，即卸载任务数据发送端为原本向发送任务卸载请求的CPU发送任务数据的网络设备，发送任务卸载请求的CPU不仅可能将任务卸载至FPGA模组，也需要转发卸载任务数据，进一步提高了系统性能。
具体地，该网络模块（400G MAC）与现场可编程门阵列模组上的400G光网络接口之间数据链路，中央处理单元通过该400G光网络接口将卸载任务数据发送至网络模块，进而通过该网络模块将卸载任务数据发送至加速单元，加速单元根据得到的卸载任务数据进行相应的业务处理操作，得到卸载任务执行结果。
具体地，在一实施例中，现场可编程门阵列模组还包括：第二总线接口转换模块。
其中，第二总线接口转换模块与加速单元通过总线连接；加速单元用于通过总线将卸载任务执行结果发送至第二总线接口转换模块，以基于第二总线接口转换模块将卸载任务执行结果发送至中央处理单元。
具体地，在一实施例中，第二总线接口转换模块用于将卸载任务执行结果发送至处理模块；处理模块通过总线连接第一总线接口转换模块；处理模块用于通过总线将卸载任务执行结果发送第一总线接口转换模块；第一总线接口转换模块用于对接收到的卸载任务执行结果进行接口协议转换，以得到目标卸载任务执行结果，并将目标卸载任务执行结果发送至现场可编程门阵列模组的物理层，以通过物理层将目标卸载任务执行结果发送至中央处理单元。
具体地，加速单元在得到卸载任务执行结果后，首先通过总线将卸载任务执行结果发送至第二总线接口转换器（mux2），以通过mux2将卸载任务执行结果发送至处理模块，进而通过处理模块将卸载任务执行结果发送至第一总线接口转换模块，以基于该第一总线接口转换器将加速单元接口数据（加速单元发送的卸载任务执行结果）转换为硬核IP的接口协议的目标卸载任务执行结果，进而将目标卸载任务执行结果发送至现场可编程门阵列模组的物理层，以使物理层将目标卸载任务执行结果发送至中央处理单元。
具体地，在一实施例中，为了进一步提高卸载任务的执行效率，现场可编程门阵列模组包括：若干个处理模块和若干个加速单元，加速单元与处理模块一一对应。
其中，第二总线接口转换模块通过总线连接各个加速单元；第二总线接口转换模块用于对加速单元发送的卸载任务执行结果进行选择或汇聚，并将经过选择或汇聚的卸载任务执行结果发送至对应的目标处理模块。
具体地，如图4所示，该现场可编程门阵列模组包括两个加速单元（AU1和AU2）和两个处理模块（ECCH1和ECCH2），AU1对应ECCH1，AU2对应ECCH2，即AU1得到的卸载任务执行结果可以通过第二接口转换模块发送至ECCH1，AU2得到的卸载任务执行结果可以通过第二接口转换模块发送至ECCH2，当两个加速单元联合处理一个卸载任务时，第二接口转换模块可以通过对得到的卸载任务执行结果进行汇聚，并发送至任一处理模块，以通过该处理模块将卸载任务执行结果发送至第一接口转换模块，进而反馈至中央处理单元。
具体地，本申请实施例提供的现场可编程门阵列模组预留了ACE接口的内加速单元，用户可实现如压缩解压缩算法，编解码算法等，可以本地直接通过ECCH控制器缓存或访问OMI模组内存；现场可编程门阵列内加速单元可以通过ACE总线和CXL Type2协议中的cache语义，缓存HOST节点的内存；现场可编程门阵列之间可以通过400G的光网络直连通信，通过AU模块内部逻辑是实现网络协议栈；解决基于CXL2.0标准的交换芯片，无法实现peer-to-peer直连通信的问题；
具体地，如图6所示，为本申请实施例提供的示例性的内存扩展系统的运行流程示意图，本系统的初始化、控制面寄存器访问和数据面数据流如图6所示，以挂载单通道OMI内存、与单个中央处理单元节点共享内存为例。系统上电初始化，主机通过CXL.io链路完成设备的注册、模块寄存器的初始化和各模块内部状态监控等操作（1、2、3、4、5、6、7）；当主机（中央处理单元）请求设备内存（扩展内存）时，通过CXL链路及HIP发送读/写内存或cache状态的请求命令（内存请求或缓存一致性请求），经过ECCH模块内部解析，更新设备内存/cache状态，向OMI控制器发出ACE总线请求（8、9），ECCH模块内例化实现了主机缓存和设备缓存；，OMI控制器内部解析总线请求，控制器内部转换为Open CAPI协议请求，发送给OMI内存模组总线；当设备AU模块（加速单元）通过400G光网络接收到读写设备内存/cache时，AU模块通过ACE总线向ECCH模块发出请求，ECCH模块更新主机内存/cache状态，然后向OMI内存控制器发出请求命令，获取内存/cache状态或响应（11，10，8，9），返回给AU模块，基于ACE总线接口的AU模块，也可以访问主机内存和设备内存，实现多种现场可编程门阵列硬件加速主机卸载任务。
本申请实施例提供的内存扩展系统，包括：现场可编程门阵列模组和扩展内存模块，现场可编程门阵列模组与扩展内存模块之间通过开放内存接口连接；现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析内存请求，得到内存请求解析结果，按照内存请求解析结果，将内存请求发送至扩展内存模块；扩展内存模块用于响应内存请求，以使中央处理单元访问现场可编程门阵列模组挂载的扩展内存模块；扩展内存模块包括若干个扩展内存。上述方案提供的系统，通过基于现场可编程门阵列模组挂载扩展内存模块，现场可编程门阵列模组与扩展内存模块之间采用开放内存接口连接，并基于现场可编程门阵列模组进行内存请求的解析，降低了内存总线输入输出，不需要大量的芯片引脚连接，在降低了内存扩展难度的同时，提高了内存带宽和容量。并且，该系统通过运行在PCIe Gen5.0以上物理链路的CXL Type2类型协议及现场可编程门阵列平台，实现任务卸载硬件加速；使用基于高速串行OMI接口内存及控制器，降低内存总线IO，提高内存带宽和容量，从设备间直接通信，从而达到与主机共享内存、任务卸载硬件加速等功能目的。
本申请实施例提供了一种服务器，用于部署上述实施例提供的内存扩展系统。
如图7所示，为本申请实施例提供的服务器的结构示意图。该服务器包括：上述实施例提供的内存扩展系统。
其中，该内存扩展系统用于进行服务器内存扩展。
关于本实施例中的服务器，其中具体实施方式已经在有关该系统的实施例中进行了详细描述，此处将不做详细阐述说明。
本申请实施例提供的服务器，用于部署上述实施例提供的内存扩展系统，其实现方式与原理相同，不再赘述。
本申请实施例提供了一种内存请求方法，用于实现服务器的内存扩展，以增加服务器的内存资源。本申请实施例的执行主体为电子设备，比如服务器、台式电脑、笔记本电脑、平板电脑及其他可用于响应内存请求的电子设备。
如图8所示，为本申请实施例提供的内存请求方法的流程示意图，该方法包括：
步骤801，获取内存请求；
步骤802，将内存请求发送至主机内存或现场可编程门阵列模组；
步骤803，当现场可编程门阵列模组接收到内存请求时，解析内存请求，得到内存请求解析结果；
步骤804，按照内存请求解析结果，将内存请求发送至扩展内存模块，以基于扩展内存模块响应内存请求。
其中，现场可编程门阵列模组挂载扩展内存模块，扩展内存模块包括若干个扩展内存。
本申请实施例提供的内存请求方法，应用于上述实施例提供的内存扩展系统，其实现方式与原理相同，不再赘述。
本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上任一实施例提供的内存请求方法。
本申请实施例提供的包含计算机可执行指令的存储介质，可用于存储前述实施例中提供的内存请求方法的计算机执行指令，其实现方式与原理相同，不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（processor）执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将系统的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (20)
1.一种内存扩展系统，其特征在于，包括：现场可编程门阵列模组和扩展内存模块，所述现场可编程门阵列模组与所述扩展内存模块之间通过开放内存接口连接；
所述现场可编程门阵列模组用于获取中央处理单元发送的内存请求，并解析所述内存请求，得到内存请求解析结果，按照所述内存请求解析结果，将所述内存请求发送至扩展内存模块；
所述扩展内存模块用于响应所述内存请求，以使所述中央处理单元访问所述现场可编程门阵列模组挂载的扩展内存模块；
所述扩展内存模块包括若干个扩展内存。
2.根据权利要求1所述的系统，其特征在于，所述现场可编程门阵列模组，包括：输入输出模块、处理模块和处理状态寄存器；
所述输入输出模块与所述现场可编程门阵列模组的物理层连接，所述物理层用于接收所述中央处理单元发送的内存请求；
所述输入输出模块用于从所述物理层获取所述内存请求，并将所述内存请求写入所述处理状态寄存器；
所述处理模块用于在确定所述处理状态寄存器写入所述内存请求时，读取所述内存请求，并对所述内存请求进行解析，得到内存请求解析结果。
3.根据权利要求2所述的系统，其特征在于，所述现场可编程门阵列模组还包括：内存控制器；
所述处理模块用于将所述内存请求解析结果发送至所述内存控制器；
所述内存控制器用于按照所述内存请求解析结果，进行内存请求响应操作。
4.根据权利要求3所述的系统，其特征在于，所述中央处理单元为多核中央处理单元，所述内存控制器，用于：
根据所述内存请求解析结果，判断该内存请求是否为缓存一致性请求；
在确定所述内存请求为缓存一致性请求的情况下，对所述扩展内存模块进行缓存一致性处理。
5.根据权利要求3所述的系统，其特征在于，所述内存控制器，用于：
根据所述内存请求解析结果，判断该内存请求是否为内存读写请求；
在确定所述内存请求为内存读写请求的情况下，解析所述内存读写请求对应的目标扩展内存；
对所述目标扩展内存进行读写操作。
6.根据权利要求3所述的系统，其特征在于，所述内存控制器，还用于：
接收所述扩展内存模块反馈的请求响应数据，并将所述请求响应数据发送至处理模块，以基于所述处理模块将所述请求响应数据发送至中央处理单元。
7.根据权利要求6所述的系统，其特征在于，所述现场可编程门阵列模组还包括：第一总线接口转换模块；
所述第一总线接口转换模块与所述处理模块通过总线连接；
所述处理模块用于通过所述总线将所述请求响应数据发送至所述第一总线接口转换模块；
所述第一总线接口转换模块用于对接收到的请求响应数据进行接口协议转换，以得到目标请求响应数据，并将所述目标请求响应数据发送至所述现场可编程门阵列模组的物理层，以通过所述物理层将所述目标请求响应数据发送至所述中央处理单元。
8.根据权利要求7所述的系统，其特征在于，所述现场可编程门阵列模组包括：若干个所述处理模块和若干个所述内存控制器，所述处理模块与所述内存控制器一一对应；
其中，相对应的处理模块和内存控制器之间通过总线进行数据通信。
9.根据权利要求8所述的系统，其特征在于，所述第一总线接口转换模块通过总线连接各个所述处理模块；
所述第一总线接口转换模块用于对处理模块发送的请求响应数据进行选择或汇聚，并对经过选择或汇聚的请求响应数据进行接口协议转换，以得到目标请求响应数据。
10.根据权利要求1所述的系统，其特征在于，所述现场可编程门阵列模组，还用于：
获取所述中央处理单元发送的任务卸载请求，并按照所述任务卸载请求，将所述中央处理单元任务卸载至本地。
11.根据权利要求10所述的系统，其特征在于，所述现场可编程门阵列模组，包括：输入输出模块、加速单元和加速状态寄存器；
所述输入输出模块与所述现场可编程门阵列模组的物理层连接，所述物理层用于接收所述中央处理单元发送的任务卸载请求；
所述输入输出模块用于从所述物理层获取所述任务卸载请求，并将所述任务卸载请求写入所述加速状态寄存器；
所述加速单元用于在确定所述加速状态寄存器写入所述任务卸载请求时，读取并响应所述任务卸载请求。
12.根据权利要求11所述的系统，其特征在于，所述现场可编程门阵列模组，还包括：网络模块；
所述网络模块与所述加速单元连接；
所述网络模块用于在所述加速单元响应所述任务卸载请求时，接收卸载任务数据，并将所述卸载任务数据发送至所述加速单元，以使所述加速单元处理所述卸载任务数据，得到卸载任务执行结果。
13.根据权利要求12所述的系统，其特征在于，所述系统包括：网络接口；
所述现场可编程门阵列模组的网络模块通过所述网络接口连接卸载任务数据发送端，以通过所述网络接口接收所述卸载任务数据发送端发送的卸载任务数据。
14.根据权利要求12所述的系统，其特征在于，所述现场可编程门阵列模组还包括：第二总线接口转换模块；
所述第二总线接口转换模块与所述加速单元通过总线连接；
所述加速单元用于通过所述总线将所述卸载任务执行结果发送至所述第二总线接口转换模块，以基于所述第二总线接口转换模块将所述卸载任务执行结果发送至所述中央处理单元。
15.根据权利要求14所述的系统，其特征在于，所述第二总线接口转换模块，用于：
将所述卸载任务执行结果发送至处理模块；
所述处理模块通过总线连接第一总线接口转换模块；
所述处理模块用于通过所述总线将所述卸载任务执行结果发送所述第一总线接口转换模块；
所述第一总线接口转换模块用于对接收到的卸载任务执行结果进行接口协议转换，以得到目标卸载任务执行结果，并将所述目标卸载任务执行结果发送至所述现场可编程门阵列模组的物理层，以通过所述物理层将所述目标卸载任务执行结果发送至所述中央处理单元。
16.根据权利要求15所述的系统，其特征在于，所述现场可编程门阵列模组包括：若干个所述处理模块和若干个所述加速单元，所述加速单元与所述处理模块一一对应。
17.根据权利要求16所述的系统，其特征在于，所述第二总线接口转换模块通过总线连接各个所述加速单元；
所述第二总线接口转换模块用于对加速单元发送的卸载任务执行结果进行选择或汇聚，并将经过选择或汇聚的卸载任务执行结果发送至对应的目标处理模块。
18.一种服务器，其特征在于，所述服务器包括：如权利要求1至17任一项所述的内存扩展系统；
所述内存扩展系统用于进行服务器内存扩展。
19.一种内存请求方法，其特征在于，所述方法包括：
获取内存请求；
将所述内存请求发送至主机内存或现场可编程门阵列模组；
当所述现场可编程门阵列模组接收到所述内存请求时，解析所述内存请求，得到内存请求解析结果；
按照所述内存请求解析结果，将所述内存请求发送至扩展内存模块，以基于所述扩展内存模块响应所述内存请求；
其中，所述现场可编程门阵列模组挂载所述扩展内存模块，所述扩展内存模块包括若干个扩展内存。
20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求19所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225761.0A CN117807005A (zh) | 2024-02-29 | 2024-02-29 | 一种内存扩展系统、服务器、内存请求方法及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225761.0A CN117807005A (zh) | 2024-02-29 | 2024-02-29 | 一种内存扩展系统、服务器、内存请求方法及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117807005A true CN117807005A (zh) | 2024-04-02 |
Family
ID=90422185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410225761.0A Pending CN117807005A (zh) | 2024-02-29 | 2024-02-29 | 一种内存扩展系统、服务器、内存请求方法及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117807005A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729268A (zh) * | 2017-09-20 | 2018-02-23 | 山东英特力数据技术有限公司 | 一种基于capi接口的内存扩展装置与方法 |
| CN114675722A (zh) * | 2022-03-25 | 2022-06-28 | 苏州浪潮智能科技有限公司 | 一种内存扩展装置和一种机架 |
| CN116431413A (zh) * | 2023-04-24 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种内存测试装置、方法、电子设备和存储介质 |
| CN116880773A (zh) * | 2023-09-05 | 2023-10-13 | 苏州浪潮智能科技有限公司 | 一种内存扩展装置及数据处理方法、系统 |
-
2024
- 2024-02-29 CN CN202410225761.0A patent/CN117807005A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729268A (zh) * | 2017-09-20 | 2018-02-23 | 山东英特力数据技术有限公司 | 一种基于capi接口的内存扩展装置与方法 |
| CN114675722A (zh) * | 2022-03-25 | 2022-06-28 | 苏州浪潮智能科技有限公司 | 一种内存扩展装置和一种机架 |
| CN116431413A (zh) * | 2023-04-24 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 一种内存测试装置、方法、电子设备和存储介质 |
| CN116880773A (zh) * | 2023-09-05 | 2023-10-13 | 苏州浪潮智能科技有限公司 | 一种内存扩展装置及数据处理方法、系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11841814B2 (en) | System with cache-coherent memory and server-linking switch | |
| EP3916563A1 (en) | Memory with cache-coherent interconnect | |
| CN101093717B (zh) | 具有多个次级端口的输入/输出代理 | |
| MX2012005934A (es) | Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo. | |
| US20150261698A1 (en) | Memory system, memory module, memory module access method, and computer system | |
| CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
| US11036658B2 (en) | Light-weight memory expansion in a coherent memory system | |
| CN103180817A (zh) | 存储扩展装置及服务器 | |
| US20230017643A1 (en) | Composable infrastructure enabled by heterogeneous architecture, delivered by cxl based cached switch soc | |
| EP4123649A1 (en) | Memory module, system including the same, and operation method of memory module | |
| CN116225177B (zh) | 内存系统、内存资源调节方法、装置、电子设备和介质 | |
| WO2023134735A1 (zh) | 计算设备、数据处理方法、系统及相关设备 | |
| CN117807005A (zh) | 一种内存扩展系统、服务器、内存请求方法及存储介质 | |
| WO2023098405A1 (zh) | 一种存储系统、数据处理方法及装置 | |
| Otani et al. | Peach: A multicore communication system on chip with PCI Express | |
| CN113312304A (zh) | 一种互联装置、主板及服务器 | |
| CN113626363A (zh) | 一种面向微纳星载计算机的多总线架构装置及其控制方法 | |
| CN116185641B (zh) | 融合架构系统、非易失性存储系统及存储资源获取方法 | |
| CN218996035U (zh) | 一种配合xmda使用的rdma高速数据传输系统 | |
| CN210983169U (zh) | 一种瘦客户机主板架构 | |
| CN113392604B (zh) | 基于先进封装技术的多cpu共封架构下高速缓存的动态扩容方法及系统 | |
| CN117806990A (zh) | 一种内存系统、控制方法及服务器 | |
| US20220350526A1 (en) | Flexible memory extension systems and methods | |
| CN117806553A (zh) | 一种多源异构分布式系统、内存访问方法和存储介质 | |
| Balasubramonian | Memory Channels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |