CN117795853A - 用于捕获触发器的偏移电路和阈值参考电路 - Google Patents

用于捕获触发器的偏移电路和阈值参考电路 Download PDF

Info

Publication number
CN117795853A
CN117795853A CN202280054249.3A CN202280054249A CN117795853A CN 117795853 A CN117795853 A CN 117795853A CN 202280054249 A CN202280054249 A CN 202280054249A CN 117795853 A CN117795853 A CN 117795853A
Authority
CN
China
Prior art keywords
circuit
voltage
capff
threshold reference
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280054249.3A
Other languages
English (en)
Inventor
张文峰
P·乌帕德亚雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN117795853A publication Critical patent/CN117795853A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

用于通信系统的接收器电路(122)包括信号处理电路(213)、电压数模转换器(DAC)电路(229)和限幅器电路(218,220)。信号处理电路接收数据信号(130)并且产生经处理的数据信号。电压DAC电路产生第一阈值参考电压(235)。限幅器电路耦接到信号处理电路的输出端。限幅器电路包括捕获触发器(CapFF)电路，该CapFF电路接收经处理的数据信号和第一阈值参考电压(235)。CapFF电路进一步产生第一数据信号(218out,220out)。第一CapFF电路包括第一偏移补偿电路(223或225)，该第一偏移补偿电路调整第一CapFF电路的寄生电容。

Description

用于捕获触发器的偏移电路和阈值参考电路
技术领域
本公开的示例总体上涉及校正捕获触发器内的偏移并且将参考电压提供到捕获触发器。
背景技术
接收器通常包括限幅器电路，该限幅器电路处理所接收的输入信号并且产生对应的数据信号。将偏移补偿应用到限幅器电路，以校正限幅器电路内的任何失配。失配可能是由于基于制造公差和工艺公差而发生的电路元件和布线的差异。限幅器电路包括基于阈值参考电压来产生数据信号的一个或多个片。为了补偿限幅器电路内的失配，在将阈值参考电压提供给限幅器电路的限幅器之前对其进行调整。例如，阈值参考电压由电流到电压电路调整，并且接着输出到限幅器电路。调整阈值参考电压以补偿限幅器电路外部的限幅器电路内的失配。因此，在包括多于一个限幅器的限幅器电路中，用于每个限幅器的阈值参考电压在被传送到限幅器电路之前被彼此独立地调整。
脉冲幅度调制4电平(PAM4)接收器的接收器电路包括数据限幅器电路和误差限幅器电路。数据限幅器电路每时钟相位包括三个数据限幅器，以检测四个数据电平(例如，00、01、10和11)。数据限幅器中的每一者对应于DH(高数据锁存电压)阈值、DZ(中数据锁存电压)阈值和DL(低数据锁存电压)阈值中的相应一者。因此，对于四个时钟相位，数据限幅器电路包括十二个数据限幅器。此外，对于接收器电路内的偏移补偿和阈值电平适配，误差限幅器电路每时钟相位包括一个误差限幅器。第一误差限幅器检测电压电平EHP(具有高电压量值的正误差锁存电压)，第二误差限幅器检测电压电平ELP(具有低电压量值的正误差锁存电压)，第三误差限幅器检测电压电平EHN(具有高电压量值的负误差锁存电压)，并且第四误差限幅器检测电压电平ELN(具有低电压量值的负误差锁存电压)。因此，使用四个时钟相位的接收器电路具有总共16个限幅器(例如，12个数据限幅器和4个误差限幅器)。
限幅器(例如，数据限幅器和误差限幅器)中的每一者接收对应的阈值参考电压。此外，将偏移补偿应用到阈值参考电压中的每一者以在传送到限幅器之前补偿限幅器内的失配。因此，对于共享阈值参考电压的两个不同限幅器，独立地调整提供到每个限幅器的阈值参考电压以补偿每个限幅器中的失配。在包括16个限幅器的接收器电路中，产生并补偿16个阈值参考电压，从而增加接收器电路的电路面积和功率要求。
发明内容
本文所公开的接收器电路包括具有一个或多个限幅器的限幅器电路。每个限幅器包括电容器数模转换器(CDAC)电路，该CDAC电路在对应的限幅器内执行偏移补偿。限幅器基于阈值参考电压来从输入信号产生输出数据信号。用于限幅器的阈值参考电压由电压数模转换器(DAC)电路产生。此外，在限幅器电路包括多个限幅器的示例中，当偏移补偿在每个限幅器内发生时，可在两个或更多个限幅器之间共享一个或多个阈值参考电压值。因此，与不采用用于偏移补偿的CDAC电路和/或用于产生参考电压电平的电压DAC电路的接收器电路相比，减少了对应的接收器电路的功率和电路面积开销。
在一个示例中，用于通信系统的接收器电路包括信号处理电路、电压数模转换器(DAC)电路和限幅器电路。信号处理电路被配置为接收数据信号并且产生经处理的数据信号。电压DAC电路被配置为产生第一阈值参考电压。限幅器电路耦接到信号处理电路的输出端。限幅器电路包括捕获触发器(CapFF)电路，该CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压。CapFF电路进一步被配置为产生第一数据信号。第一CapFF电路包括第一偏移补偿电路，该第一偏移补偿电路被配置为调整第一CapFF电路的寄生电容。
在一个示例中，通信系统包括发射器电路和接收器电路。发射器电路被配置为发射数据信号。接收器电路经由信道耦接到发射器电路。接收器电路包括信号处理电路、电压数模转换器(DAC)电路和限幅器电路。信号处理电路被配置为接收数据信号并且产生经处理的数据信号。电压DAC电路被配置为产生第一阈值参考电压。限幅器电路耦接到信号处理电路的输出端。限幅器电路包括第一捕获触发器(CapFF)电路。第一CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压并且产生第一数据信号。第一CapFF电路包括第一偏移补偿电路，该第一偏移补偿电路被配置为调整第一CapFF电路的寄生电容。
在一个示例中，一种用于操作接收器电路的方法包括：接收数据信号并且从数据信号产生经处理的数据信号；以及经由电压数模转换器(DAC)电路产生第一阈值参考电压。该方法进一步包括：在第一CapFF电路处接收经处理的数据信号和第一阈值参考电压，并且经由第一CapFF电路的第一偏移补偿电路调整第一CapFF电路的寄生电容。此外，该方法包括从经处理的数据信号产生输出信号。
参考以下详细描述可以理解这些方面和其他方面。
附图说明
为了能够详细理解上述特征的方式，可以通过参考示例性具体实施来获得上文简要概括的更具体的描述，其中一些示例性具体实施在附图中示出。然而，应当注意，附图仅示出了典型的示例性具体实施并且因此不应被视为限制其范围。
图1是描绘根据示例的示例性通信系统的框图。
图2是描绘根据示例的示例性接收器电路的框图。
图3是根据示例的接收器电路的示例性眼图。
图4是根据示例的示例性接收器电路的框图。
图5是根据示例的示例性限幅器电路的示意图。
图6是根据示例的示例性电压数模转换器的示意图。
图7是根据示例的用于处理数据信号的方法的流程图。
为了方便理解，在可能的情况下，使用相同的附图标号来表示附图中共有的相同元件。设想一个示例的元件可有利地并入其他示例中。
具体实施方式
本文所公开的用于收发器的接收器的接收器电路包括限幅器电路，该限幅器电路检测输入信号的电压电平。示例性限幅器电路包括数据限幅器电路和误差限幅器电路。数据限幅器电路包括一个或多个数据限幅器，并且误差限幅器电路包括一个或多个误差限幅器。每个限幅器从输入数据信号中检测相关联的电压。限幅器也可被称为捕获触发器(CapFF)电路。CapFF电路基于阈值参考电压来检测输入信号的电压电平。阈值参考电压被选择为使得CapFF电路能够检测相应的电压电平。此外，每个CapFF电路具有相应的偏移补偿电路以补偿CapFF电路内的失配。因此，以独立于每个其他CapFF电路的方式将偏移补偿应用到每个CapFF电路。CapFF电路内的失配归因于CapFF电路的电路元件和布线元件由于制造公差和/或工艺公差而产生的差异。在一个示例中，用于每个CapFF电路的偏移补偿电路是电容器数模转换器(CDAC)。当用于每个CapFF电路的偏移补偿发生在每个CapFF电路内时，应用到CapFF电路的阈值参考电压不会被调整以补偿CapFF电路内的失配。因此，用于每个CapFF电路的阈值参考电压可由电压数模转换器(DAC)电路提供。与其他接收器电路设计相比，用相应的偏移补偿电路对每个CapFF电路执行偏移补偿并且用电压DAC电路产生阈值参考电压减小了对应的接收器电路的功率要求和电路面积开销。
在一个示例中，接收器电路包括数据限幅器电路和误差限幅器电路。数据限幅器电路包括一个或多个数据限幅器，并且误差限幅器电路包括一个或多个误差限幅器。例如，接收器电路是脉冲幅度调制4电平(PAM4)接收器。在PAM4接收器中，数据限幅器电路每时钟相位包括三个数据限幅器以检测与4电平幅度调制相关联的四个数据电平(例如，00、01、10和11)。数据限幅器中的每一者对应于DH(高数据锁存电压)阈值、DZ(中数据锁存电压)阈值和DL(低数据锁存电压)阈值中的相应一者。因此，对于四个时钟相位，接收器电路包括十二个数据限幅器。此外，接收器电路包括用于每个时钟相位的误差限幅器。例如，对于四个时钟相位，接收器电路包括：第一误差限幅器，该第一误差限幅器检测电压电平EHP(具有高电压量值的正误差锁存电压)；第二误差限幅器，该第二误差限幅器检测电压电平ELP(具有低电压量值的正误差锁存电压)；第三误差限幅器，该第三误差限幅器检测电压电平EHN(具有高电压量值的负误差锁存电压)；以及第四误差限幅器，该第四误差限幅器检测电压电平ELN(具有低电压量值的负误差锁存电压)。因此，对于四个时钟相位，接收器电路包括四个误差限幅器。总计，使用四个时钟相位的接收器电路具有总共16个限幅器(例如，12个数据限幅器和4个误差限幅器)。尽管上文描述了PAM4，但在其他示例中，接收器电路可以是PAM-N接收器，其中N为2或更大。
在另一示例中，接收器电路是二进制非归零(NRZ)接收器。与PAM4接收器一样，NRZ接收器包括具有相应的阈值电压的一个或多个限幅器(例如，数据和/或误差限幅器)。
每个数字和误差限幅器是具有相应的偏移补偿电路的CapFF电路，该偏移补偿电路在每个限幅器内执行局部补偿。此外，电压DAC电路提供用于每个限幅器的阈值参考电压。因此，与不对具有相应的偏移补偿电路的每个限幅器执行局部偏移补偿并且利用电压DAC电路产生阈值参考电压的接收器(例如，PAM-N接收器或NRZ接收器等)相比，减少了如上文所述的接收器电路的功率和电路面积开销。例如，上文所描述的接收器电路省略在用于偏移补偿和阈值参考电压产生的其他接收器电路设计中使用的DAC-FARM电路和电流到电压(I2V)电路，而不是使用功率和电路面积减小电路元件(例如，CDAC电路和电压DAC电路)。
下文中参考附图描述各种特征。应当注意，附图可以按比例绘制也可以不按比例绘制，并且类似结构或功能的元件在所有附图中由相似的附图标号表示。应当注意，附图仅旨在便于对特征的描述。它们并不旨在作为所要求保护的发明的穷举性描述或作为对所要求保护的发明的范围的限制。另外，所例示的示例不必具有所示出的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例，并且即使未如此示出或未如此明确描述，也可在任何其他示例中实践。
图1示出了根据一个或多个示例的通信系统100的框图。通信系统100包括串行器/解串器(SerDes)110和SerDes 120。SerDes 110经由信道130通信地耦接到SerDes 120。信道130可包括一个或多个迹线(布线)。例如，信道130可包括两个迹线并且可以是差分通信信道。SerDes 110和SerDes 120可以是一个或多个集成电路(IC)的一部分，诸如一个或多个专用IC(ASIC)或一个或多个可编程IC(例如，现场可编程门阵列(FPGA))。
SerDes 110包括并行输入串行输出(PISO)电路112和发射器电路114。在各种示例中，SerDes 110包括附加电路元件。例如，SerDes 110可包括接收器电路和对应的电路元件。此外，SerDes 110可包括信号处理电路(例如，编码器电路或解码器电路等)。PISO电路112将并行输入数据转换为串行输出数据以供发射器电路114通过信道130发射。
SerDes 120包括接收器电路122和串行输入并行输出(SIPO)电路124。SerDes120可包括图1中未示出的附加电路元件。例如，SerDes 120可包括发射器电路和/或信号处理电路(例如，编码器电路或解码器电路等)。接收器电路122经由信道130从发射器电路114接收信号。此外，接收器电路122处理所接收的信号并且将输出信号输出到SIPO电路124。输出信号是串行数据信号。SIPO电路124将从接收器电路122接收的串行数据信号转换为并行输出数据。
虽然通信系统100被示为包括SerDes 110和SerDes 120，但是在其他示例中，发射器电路114和/或接收器电路122可以是独立电路元件。此外，发射器电路114和接收器电路122可以是一个或多个IC(诸如一个或多个ASIC或一个或多个可编程IC)的一部分。
图2示出了根据一个或多个示例的接收器电路122的示意性框图。在一个示例中，接收器电路122是多电平接收器。例如，接收器电路122可以是脉冲幅度调制4电平(PAM4)接收器并且接收和处理具有四个电平的数据信号。此外，在一个或多个示例中，接收器电路122接收和处理具有少于或多于四个电平的数据信号。在其他示例中，接收器电路122是接收和处理具有两个电平的数据信号的NRZ接收器。
在图2的示例中，接收器电路122包括输入焊盘212、电平移位器电路214、连续时间线性均衡器(CTLE)电路216、数据限幅器电路218、误差限幅器电路220、解串器电路222、224、时钟和数据恢复(CDR)适配电路226、时钟发生器电路228和电压DAC电路229。
经由信道130在输入焊盘212处接收从发射器电路(例如，发射器电路114)发射的信号。电平移位器电路214连接到输入焊盘212，并且将所接收的信号的电压电平调整为处于CTLE电路216的操作参数内。CTLE电路216连接到电平移位器电路214。CTLE电路216作为高通滤波器或带通滤波器操作以补偿信道130的低通特性。电平移位器电路214和CTLE电路216形成信号处理电路213的至少一部分。
CTLE电路216将经均衡的模拟信号输出到数据限幅器电路218和误差限幅器电路220。数据限幅器电路218中的每个数据限幅器检测与对应的阈值电压相关联的经均衡的模拟信号内的电压电平。此外，误差限幅器电路220中的每个误差限幅器检测与对应的阈值参考相关联的经均衡的模拟信号内的电压电平。在PAM4接收器中，数据限幅器电路218检测与阈值参考DH、DZ和DL相关联的经均衡的模拟信号内的一个或多个数据电平。阈值参考DH、DZ和DL各自与相应的数据阈值电压相关联。参考图3的眼图300，阈值参考DH对应于数据阈值电压DH 306，阈值参考DZ对应于数据阈值电压DZ 304，并且阈值参考DL对应于数据阈值电压DL 302。数据阈值电压DL 302的电压电平小于数据阈值电压DZ 304的电压电平，并且数据阈值电压DZ 304的电压电平小于数据阈值电压DH 306的电压电平。在NRZ接收器(或检测少于四个电压电平的接收器)中，第一数据限幅器与第一数据阈值电压相关联，并且第二数据限幅器与第二数据阈值电压相关联。第二数据阈值电压具有小于第一数据阈值电压的电压电平。因此，第一数据限幅器检测具有比由第二数据限幅器检测到的数据电平高的电压电平的数据电平(例如，电压电平)。
图3示出了PAM-4信令方案的示例性眼图。在四电平信令方案(诸如PAM-4)中，信号导体(例如，信道130)上的电压(例如，所发射的数据信号)取递增电压的四个值中的一个值。例如，电压可取第一值(误差电压值ELN 308)、第二值(误差电压值EHN 310)、第三值(误差电压值ELP 312)或第四值(误差电压值EHP 314)。如图3所示，误差电压值ELN 308小于误差电压值EHN 310，误差电压值EHN 310小于误差电压值ELP 312，并且误差电压值ELP 312小于误差电压值EHP 314。在一个示例中，误差电压值EHP 314和误差电压值EHN 310的量值是类似的(例如，彼此在制造公差、电路相关公差和/或信号处理公差内，或彼此在约5％至约10％内)。此外，误差电压值ELP 312和误差电压值ELN 308的量值是类似的(例如，彼此在制造公差、电路相关公差和/或信号处理公差内，或彼此在约5％至约10％内)。此外，在一个示例中，误差电压值EHP 314和误差电压值ELP 312是正电压，并且误差电压值EHN 310和误差电压值ELN 308是负电压。误差电压值EHP 314和误差电压值ELP 312可参考数据阈值电压DZ 304具有正值，并且误差电压值EHN 310和误差电压值ELN 308可参考数据阈值电压DZ304具有负值。
数据阈值电压DL 302介于误差电压值ELN 308与误差电压值EHN 310之间。数据阈值电压DZ 304介于误差电压值EHN 310与误差电压值ELP 312之间。数据阈值电压DH 306介于误差电压值ELP 312与误差电压值EHP 314之间。
进一步参考图2，数据限幅器电路218包括数据限幅器2191-219N。N为2或更大。在一个示例中，数据限幅器2191-219N中的每一者检测阈值参考DH、DZ和DL中的相应一者。数据限幅器电路218从时钟发生器电路228接收时钟信号234。对于时钟信号234的每个相位，第一数据限幅器与阈值参考DH相关联并且通过对经均衡的模拟信号进行采样而输出第一数据信号，第二数据限幅器与阈值参考DZ相关联并且通过对经均衡的模拟信号进行采样而输出第二数据信号，并且第三数据限幅器电路与阈值参考DL相关联并且通过对经均衡的模拟信号进行采样而输出第三数据信号。第一数据信号、第二数据信号和第三数据信号中的每一者可对应于一个或多个数据位。
数据限幅器2191-219N中的每一者接收时钟信号234的对应相位。例如，时钟信号234的第一相位被提供给数据限幅器的第一三者，时钟信号234的第二相位被提供给数据限幅器的第二三者，时钟信号234的第三相位被提供给数据限幅器的第三三者，并且时钟信号234的第四相位被提供给数据限幅器的第四三者。在一个示例中，第一相位是0度，第二相位是90度，第三相位是180度，并且第四相位是270度。
由数据限幅器电路218产生的数据信号被输出到解串器电路222。解串器电路222将串行数据信号转换为并行信号并且将并行信号提供给通信系统(例如，通信系统100)内的其他电路元件。
每个数据限幅器219包括相应的偏移补偿电路223。补偿电路223中的每一者基于控制信号232来补偿对应的数据限幅器219内的失配。
误差限幅器电路220从CTLE电路216接收经均衡的模拟信号。误差限幅器电路220通过对经均衡的模拟信号进行采样来产生误差输出信号。例如，误差限幅器电路220通过对经均衡的模拟信号进行采样来产生代表误差电压值EHP、ELP、EHN和ELN的误差输出信号，并且输出对应的误差输出信号。
误差限幅器电路220包括误差限幅器2211-221N。N为2或更大。在一个示例中，误差限幅器电路220包括用于每个误差电压值的误差限幅器。例如，误差限幅器电路220包括用于误差电压值EHP的第一误差限幅器、用于误差电压值ELP、EHN和ELN的第二误差限幅器、用于误差电压值EHN的第三误差限幅器以及用于误差电压值ELN的第四误差限幅器。
在一个示例中，误差限幅器电路220的第一误差限幅器(例如，误差限幅器2211)通过对经均衡的模拟信号进行采样来检测EHP的误差电压电平，误差限幅器电路220的第二误差限幅器(例如，误差限幅器2212)通过对经均衡的模拟信号进行采样来检测ELP的电压电平，误差限幅器电路220的第三误差限幅器(例如，误差限幅器2213)通过对经均衡的模拟信号进行采样来检测误差电压电平EHN，并且第四误差限幅器电路220(例如，误差限幅器221N)通过对经均衡的模拟信号进行采样来检测误差电压电平ELN。每个误差限幅器基于检测到的电压电平来输出相应的误差信号。
由误差限幅器电路220产生的误差信号被输出到解串器电路224。解串器电路224将误差信号从串行数据信号转换为并行信号。
每个误差限幅器221包括相应的偏移补偿电路225。补偿电路225中的每一者基于控制信号232来补偿对应的误差限幅器221内的失配。
虽然关于PAM4接收器来描述数据限幅器电路218和误差限幅器电路220，但在其他示例中，数据限幅器电路218和误差限幅器电路220被包括在其他类型的接收器中。例如，数据限幅器电路218和误差限幅器电路220可用于NRZ或PAM-N接收器中，其中N小于4。在此类接收器中，数据限幅器电路218包括一个或多个数据限幅器219。每个数据限幅器219检测相应的阈值参考并且将相应的数据信号输出到解串器电路222。此外，在此类示例中，误差限幅器电路119包括一个或多个误差限幅器221。每个误差限幅器221检测相应的阈值参考并且将相应的误差信号输出到解串器电路224。
CDR适配电路226接收解串器电路222和解串器电路224的输出信号。CDR适配电路226从由解串器电路222和解串器电路224提供的输出信号产生时钟控制信号236。时钟控制信号236被输出到时钟发生器电路228以产生时钟信号234。
此外，CDR适配电路226产生控制信号232和控制信号233。控制信号232被输出到每个限幅器219、221的偏移补偿电路223和225，并且控制每个限幅器的偏移补偿电路。控制信号233被输出到电压DAC电路229，并且控制电压DAC电路229产生用于每个数据限幅器和误差限幅器的阈值参考电压235。
电压DAC电路229基于控制信号233来产生一个或多个阈值参考电压235。例如，电压DAC电路229产生用于数据限幅器219和误差限幅器221的阈值参考电压235。
图4示出了根据一个或多个示例的接收器电路400的一部分。接收器电路400可用于NRZ接收器或PAM-N接收器中，其中N为2或更大。接收器电路400包括CTLE电路410、限幅器电路420和电压DAC电路430。CTLE电路410以类似于配置图2的CTLE电路216的方式配置。例如，CTLE电路410接收输入信号并且从输入信号输出经均衡的模拟信号412，类似于上文关于图2的CTLE电路216所描述的。经均衡的模拟信号412是差分信号。
电压DAC电路430接收控制信号432并且产生阈值参考电压434。电压DAC电路430以类似于图2的电压DAC电路229的方式配置。可从适配电路(例如，图2的CDR适配电路226)接收控制信号432。控制信号432指示电压DAC电路430选择并且输出阈值参考电压434。
限幅器电路420接收来自CTLE电路410的经均衡的模拟信号412和来自电压DAC电路430的阈值参考电压434。限幅器电路420包括CapFF电路422。CapFF电路422也可被称为限幅器或采样电路。CapFF电路422包括偏移补偿电路424。偏移补偿电路424补偿CapFF电路422内的失配。失配可能是由于电路元件内的制造公差和CapFF电路422内的布线。偏移补偿电路424接收控制信号426，并且基于控制信号426来调整应用到CapFF电路422的补偿。控制信号426可由适配电路(例如，图2的CDR调适电路226)提供。在一个示例中，基于控制信号426来调整偏移补偿电路424的电容值，从而改变应用到CapFF电路422的补偿量。
CapFF电路422基于输入信号、阈值参考电压434和控制信号426来产生数据信号428。在一个示例中，数据限幅器电路218的数据限幅器219和误差限幅器电路220的误差限幅器221中的每一者以类似于CapFF电路422的方式配置。在此类示例中，数据限幅器219和误差限幅器221中的每一者接收经均衡的模拟信号412、相应的阈值参考电压434和相应的控制信号426。此外，数据信号428被输出到解串器电路(例如，解串器电路222或224)。
图5示出了根据一个或多个示例的包括CapFF电路422和偏移补偿电路424的限幅器电路420的电路电平示例。CapFF电路422包括多个晶体管，该多个晶体管被配置为接收阈值参考电压434。在一个示例中，阈值参考电压434为分别在晶体管M3和M4的栅极处接收的信号utv_p和utv_n。阈值参考电压434设置CapFF电路422的参考电压电平。此外，CapFF电路422的晶体管M1和M2接收经均衡的模拟信号412(例如，输入信号)。经均衡的模拟信号412是在晶体管M1和M2的栅极处接收到的差分信号。经均衡的模拟信号412包括信号in_p和in_n。信号in_p具有正极性并且信号in_n具有负极性。信号in_p由晶体管M1的栅极接收，并且信号in_n在晶体管M2的栅极处接收。CapFF电路422基于参考电压电平、偏移补偿电路424的偏移值和经均衡的模拟信号412来输出数据信号。
数据信号428与对应的阈值电压相关联。例如，在PAM4接收器中，数据信号428与阈值参考DH、阈值参考DZ、阈值参考DL、误差电压电平EHP、误差电压电平ELH、误差电压电平ELP或误差电压电平ELN中的一者相关联。
偏移补偿电路424被配置为补偿CapFF电路422的布线和电路元件中的失配。失配可能是由于制造公差或其他工艺公差。偏移补偿电路424所应用的补偿量基于控制信号436。
偏移补偿电路424包括CDAC 424a和CDAC 424b。CDAC 424a将补偿应用到CapFF电路422的正电压侧，并且CDAC 424b将补偿应用到CapFF电路422的负电压侧。在一个示例中，CDAC 424a和424b调整CapFF电路422的寄生电容以补偿CapFF电路422中的失配。由CDAC424a和424b产生的寄生电容可以是相同的，或者CDAC 424a和424b中的一者可产生比另一者更多的寄生电容。
CDAC 424a和CDAC 424b中的每一者包括两个或更多个电容器。在一个示例中，CDAC 424a和424b包括五个电容器。在其他示例中，CDAC 424a和424b可包括多于或少于五个电容器。电容器可以是PMOS电容器。在其他示例中，可使用除PMOS电容器以外的电容器。CDAC 424a和/或CDAC 424b的电容器具有约10fF的电容值。在其他示例中，CDAC 424a和/或CDAC 424b的电容器具有大于约10fF或小于约10fF的电容值。在一个或多个示例中，CDAC424a和424b内的电容器中的每一者可具有相同的电容值。在另一示例中，CDAC 424a或424b内的一个或多个电容器具有不同于CDAC 424a或424b内的电容器中的另一者的电容值。
控制信号426控制CDAC 424a和424b中的每一者的电容值。例如，基于控制信号426，CDAC 424a的电容器耦接到CDAC 424a的输出节点或去耦接到CDAC 424a的输出节点。选择性地耦接和去耦接CDAC 424a的电容器控制CDAC 424a的电容值和在CapFF电路422的正侧(或正部分)上引入的寄生电容。基于控制信号426，CDAC 424b的电容器耦接到CDAC424b的输出节点或去耦接到CDAC 424b的输出节点。选择性地耦接和去耦接CDAC 424b的电容器控制CDAC 424b的电容值和在CapFF电路422的负侧(或负部分)上引入的寄生电容。
在一个示例中，控制信号426共同控制CDAC 424a和CDAC 424b，使得控制信号426将CDAC 424a和424b的电容值改变相同的量。在此类示例中，相同的控制信号426被应用到CDAC 424a和424b。在另一实施方案中，控制信号426以独立于CDAC 424b的方式控制CDAC424a。在此类实施方案中，CDAC 424a的电容值可以独立于CDAC 424b的电容值的方式改变。在此类示例中，在CapFF电路422的一侧(例如，正侧或负侧)上可能发生比另一侧多的偏移补偿，从而补偿CapFF电路422内的随机失配。在一个示例中，CapFF电路422内的失配在约-30mV至约30mV的范围内。在其他示例中，CapFF电路422内的失配小于约-30mV或大于约30mV。
当CDAC 424a和424b的电容值变化时，存在于CapFF电路422的一侧或多侧(例如，正侧和负侧)上的寄生电容变化。例如，增加CDAC 424a或424b的电容值增加了CapFF电路422的相应侧上存在的寄生电容。减小CDAC 424a或424b的电容值减小了CapFF电路422的相应侧上存在的寄生电容。
基于CapFF电路422内的偏移电压来确定CDAC 424a和424b的电容值。在一个示例中，适配电路(例如，CDR适配电路226)产生指示CDAC 424a和424b的电容值的控制信号426。基于CapFF电路422内的节点X和节点Y处的负载差异来确定偏移电压。节点X在晶体管M1的漏极处，并且节点Y在晶体管M2的漏极处。在一个示例中，基于ΔC＝CX-CY来确定偏移电压。CX和CY是节点X和Y处的电容负载。负载差异可改变CapFF电路422的跳变点。跳变点是数据信号416的值从值0切换到值1或从值1切换到值0的点。基于下式来确定跳变点的偏移：
CN是CapFF电路422的总负载电容，Id是CapFF电路422的总电流，gm1是CapFF电路422的总跨导，并且Vod1是CapFF电路422的过载。
图6示出了根据一个或多个示例的电压DAC电路430的示例性具体实施。电压DAC电路430产生用于CapFF电路422的阈值参考电压434。在一个示例中，电压DAC电路430产生用于对应的接收器电路的CapFF电路(限幅器)的阈值参考电压434。在一个示例中，电压DAC电路430产生用于对应的接收器电路内的每个数据限幅器和误差限幅器的阈值参考电压434作为差分电压。例如，参考PAM4接收器，电压DAC电路430产生用于被配置为产生与阈值参考电压DH相关联的数据信号的数据误差限幅器的差分电压dh_n和dh_p，并且产生用于被配置为产生与阈值参考电压DL相关联的数据信号的数据限幅器的差分电压dl_n和dl_p。此外，电压DAC电路430产生用于被配置为产生与误差电压值EHP相关联的误差信号的误差限幅器的差分电压ehp_n和ehp_p、用于被配置为产生与误差电压值ELP相关联的误差信号的误差限幅器的差分电压elp_n和elp_p、用于被配置为产生与误差电压值EHN相关联的误差信号的误差限幅器的差分电压ehn_n和ehn_p、以及用于被配置为产生与误差电压值ELN相关联的误差信号的误差限幅器的差分电压eln_n和eln_p。
差分电压dh_n和dh_p对应于阈值电压参考Vdh，差分电压dl_n和dl_p对应于阈值电压参考Vdl，差分电压ehp_n和ehp_p对应于阈值电压参考Vehp，差分电压elp_n和elp_p对应于阈值电压参考Velp，差分电压ehn_n和ehn_p对应于阈值电压参考Vehn，并且差分电压eln_n和eln_p对应于阈值电压参考Veln。此外，当使用阈值参考电压434来传送阈值电压参考Vdh时，阈值参考电压434传送差分电压dh_n和dh_p。阈值电压参考Vdz对应于具有0伏的差分的公共电压。阈值参考电压Vdh、Vdl、Vehp、Vehn、Velp和Veln作为阈值电压参考434被传送来作为差分电压。
电压DAC电路430包括分压器612和多路复用器电路630。分压器612包括电阻器串620、晶体管621和622。分压器612是开环分压器。晶体管621充当开关以控制分压器612的功率状态，并且晶体管622匹配晶体管621，使得分压器612的中点(例如，分压器的中压)为公共电压Vcm。
电阻器串620包括多个电阻器。在一个示例中，电阻器串包括258个分立电阻器。在其他示例中，电阻器串620包括多于或少于258个分立电阻器。电阻器R1至R256形成电阻器串620的内部区域。电阻器R1至R256具有相同的电阻值。例如，电阻器R1至R256中的每一者具有大约7欧姆的电阻值。在其他示例中，电阻器R1至R256的电阻具有小于或大于7欧姆的电阻值。在一个示例中，电阻器R1至R256是相同的寄生金属电阻器。
电阻器R0和R257限制通过分压器612的电流。限制通过分压器612的电流增加了电阻器R1至R256中的每一者的分辨率。电阻器R0和R257具有比电阻器R1至R256的电阻值大的电阻值。在一个示例中，电阻器R0和R257的电阻值是相同的。在另一示例中，电阻器R0和R257中的一者具有大于另一电阻器的电阻器值。电阻器R0和R257具有约2千欧姆的电阻值。在另一示例中，电阻器R0和R257中的至少一者具有大于或小于约2千欧姆的电阻值。电阻器R0和R257可以是具有基于面积的高薄板电阻的HiR电阻器，以限制通过分压器612的直流(DC)电流。例如，DC电流可以是约180μA。在其他示例中，DC电流可大于或小于180μA。
在电阻器R0-R257的相邻电阻器之间的分接点处产生电压。电阻器串620的电阻器产生正电压dvp<1>至dvp<127>、公共电压Vcm和负电压dvn<1>至dvn<127>。虽然电阻器串620产生128个电压，但在其他示例中，电阻器串620可产生大于或小于128个电压。所产生的电压的数量对应于电阻器串620内的电阻器的数量以及电阻器之间的选定分接点。增加或减少电阻器串620内的电阻器的数量和/或分接点的数量可增加或减少所产生的电压的数量。
电压的极性参考公共电压Vcm。在一个示例中，电压dvp<1>和dvn<1>的量值小于电压dvp<127>和dvn<127>的量值。电压的量值在电压vcm与电压dvp<127>之间以及电压Vcm与电压dnv<127>之间逐渐增加。
在一个示例中，电阻器串620的每个电阻器两端的电压是相同的。在另一示例中，电阻器串的电阻器中的一者或多者两端的电压不同于另一电阻器两端的电压。电阻器串620的内部区域的电阻器R1至R256中的每一者两端的电压约为1.2mV。换句话说，电阻器串620的内部区域的电阻器R1至R256中的每一者产生2.4mV的阶跃差分。在一个示例中，分压器612具有128个阶跃(例如，7位)，从而在输出电压内提供约+/-300mV范围。在其他示例中，电阻器R1至R256中的每一者两端的电压可大于或小于1.2mV并且基于电阻器的电阻值。此外，阶跃的数量可大于或小于128(例如，大于或小于7位)，并且基于电阻器串620内的电阻器的数量和所使用的分接点的数量。此外，电压范围可大于或小于+/-300mV。电阻器R0与R1之间的电压降约为360mV，并且电阻器R256与R257之间的电压降约为360mV。在其他示例中，电阻器R0与R1之间的电压降可大于或小于约360mV，并且电阻器R256与R257之间的电压降小于或大于360mV。
由电阻器串620产生的每个电压与代码相关联。代码可由多路复用器电路630使用以基于控制信号432来选择由电阻器串620产生的电压。
电阻器串620连接到多路复用器电路630。多路复用器电路630从由电阻器串620产生的电压中选择电压对以作为阈值参考电压434的第一差分电压和第二差分电压被输出。多路复用器电路630基于控制信号432来选择电压对。多路复用器电路630包括三个或更多个多路复用器632。在一个示例中，多路复用器电路630包括用于每个阈值参考电压的多路复用器632。在一个示例中，对于PAM4接收器，为了产生差分电压dh_n和dh_p、dl_n和dl_p、ehp_n和ehp_p、elp_n和elp_p、ehn_n和ehn_p以及eln_n和eln_p，多路复用器电路630包括六个多路复用器632。在另一示例中，对于NRZ接收器，多路复用器电路630包括两个或多个多路复用器632以产生对应的数据和误差参考电压。多路复用器632可成对分组，使得每一对中的第一多路复用器从电阻器串620选择正电压，并且每一对中的第二多路复用器从电阻器串620选择负电压。
每个多路复用器632为128比1多路复用器。在其他示例中，多路复用器632可大于或小于128比1多路复用器。此外，多路复用器632的比是基于由分压器612产生的电压。例如，如果分压器612产生大于128个电压，则多路复用器632的比大于128比1，并且如果分压器612产生小于128个电压，则多路复用器632的比小于128比1。
多路复用器632基于控制信号432来选择构成阈值参考电压434的电压对。控制信号432向多路复用器632中的每一者提供关于选择和输出由电阻器串620产生的哪个电压的指示。控制信号432包括指示由待选择的电阻器串620输出的每个电压的代码。
控制信号432由解码器电路634接收并且由解码器电路解码。在一个示例中，多路复用器632成对地分组，使得为每个阈值参考电压分配两个多路复用器632。该对中的第一多路复用器632选择正电压并且该对中的第二多路复用器选择负电压。每对多路复用器632共享解码器电路634。解码器电路634可以是二进制解码器或另一类型的解码器。解码器电路634内的位的数量对应于由分压器612产生的电压的数量。在一个示例中，解码器电路634的大小为7位。在另一示例中，解码器电路634的大小大于或小于7位。解码器电路634接收控制信号432，并且产生对应于正电压的第一代码和对应于负电压的第二代码。第一代码被输出到第一对多路复用器中的第一多路复用器，并且第二代码被输出到第一对多路复用器中的第二多路复用器。第一复用器和第二多路复用器中的每一者基于第一代码和第二代码来从电阻器串620选择电压。
在一个示例中，每对多路复用器中的每个多路复用器632接收对应于正电压或负电压的代码，从而指示每个多路复用器632选择由电阻器串620产生的哪个电压。在一个示例中，解码器电路634对控制信号432进行解码并且输出代码0。代码0对应于0差分并且指示一对多路复用器中的每个多路复用器632选择公共电压Vcm。在另一示例中，解码器电路634从控制信号432产生代码127。将代码127输出到第一对多路复用器中的第一多路复用器632选择电压dvp<127>，并且第一对多路复用器中的第二多路复用器632选择电压dvn<127>。
在一个示例中，每对多路复用器632基于由解码器电路634在非重叠周期期间解码的代码来从电阻器串620选择对应电压。在其他示例中，多对多路复用器632中的两对或更多对多路复用器基于由解码器电路634在至少部分重叠周期期间解码的代码来从电阻器串620选择电压。
图4-图6描述了示例性接收器电路400，其中偏移补偿由每个CapFF电路(例如，CapFF电路422)内的偏移补偿电路(例如，偏移补偿电路424)执行，并且阈值参考电压由电压DAC电路(例如，电压DAC电路430)产生。偏移补偿电路与每个CapFF电路相关联，并且在每个CapFF电路内以独立于每个其他CapFF电路的方式执行偏移补偿。因此，在提供给CapFF电路之前，不对每个阈值参考电压执行偏移补偿。因此，阈值电压参考可由两个或更多个限幅器(例如，与不同时钟相位相关联的数据限幅器)共享。在接收器的多个数据限幅器和误差限幅器中，与独立地产生用于每个数据和/或误差限幅器的阈值电压相比，向两个或更多个数据限幅器提供相同的阈值电压参考减少了所产生阈值电压参考的数量。因此，与其他接收器相比，可简化此类接收器的电路，例如，可省略DAC-FARM电路和I2V电路，从而减少对应的接收器电路的电路面积和功率要求。
图7示出了根据一个或多个示例的用于操作接收器电路的方法700的流程图。接收器电路可以是NRZ接收器或PAM-N接收器的一部分，其中N为2或更大。在框710处，将偏移补偿应用到CapFF电路(例如，限幅器)。在一个示例中，偏移补偿电路424将补偿应用到CapFF电路422。偏移补偿电路424接收控制信号426并且调整CDAC 424a和/或424b的电容以调整CapFF电路422的对应的寄生电容，从而补偿CapFF电路422内的失配。在一个示例中，适配电路(例如，图2的CDR适配电路226)在接收器电路400通电或复位时产生控制信号426。适配电路继续发送控制信号以调整由偏移补偿电路424应用的补偿，直到CapFF电路422的输出改变值(例如，从0到1或从1到0)或CapFF电路422的输出在约百分之五十的时间为值0并且在约百分之五十的时间为值1为止。在包括多于一个CapFF电路的接收器电路中，在非重叠周期期间独立地调整用于每各CapFF电路的补偿电路。在其他实施方案中，可在至少部分重叠周期期间调整用于两个或更多个相应的CapFF电路的两个或更多个补偿电路。
在框720处，产生阈值参考电压用于CapFF电路。例如，电压DAC电路430基于控制信号432来产生用于CapFF电路422的阈值参考电压。在一个示例中，解码器电路634从控制信号432产生一个或多个代码。一个或多个代码被输出到第一多路复用器632和第二多路复用器632。在一个示例中，基于图2的解串器电路222和/或图2的解串器电路224的输出来由图2的CDR适配电路226产生代码。
第一多路复用器632基于一个或多个代码来从分压器612的电阻器串620选择第一电压并且输出用于第一阈值参考电压的第一差分电压。第二多路复用器632基于一个或多个代码来从分压器612的电阻器串620选择第二电压并且输出用于第一阈值参考电压的第二差分电压。第一差分电压和第二差分电压作为阈值参考电压被输出到CapFF电路422。在一个示例中，第一差分电压和第二差分电压被输出到两个或更多个CapFF电路。例如，第一差分电压和第二差分电压被输出到与每个不同时钟相位相关联的CapFF电路。
适配电路(例如，CDR适配电路226)产生控制信号432。适配电路可产生用于待产生的每个阈值参考电压的不同控制信号。适配电路基于每个限幅器(例如，CapFF电路)的偏移补偿的完成来产生控制信号432。在一个示例中，控制信号432是在对应的接收器电路的操作期间产生。在一个示例中，参考图2，CDR适配电路226基于解串器电路222和/或解串器电路224的输出来产生控制信号432。
在上文中，CapFF电路(或限幅器)包括对应的偏移补偿电路。偏移补偿电路减轻了相应的CapFF电路内的失配。将偏移补偿电路包括在CapFF电路内允许独立地调整每个CapFF电路并且使用电压DAC电路来产生用于每个CapFF电路的阈值参考电压。因此，与其他接收器电路设计相比，如上所述的接收器电路具有减小的功率和电路面积要求。
上文公开的技术可在以下非限制性实施例中体现。
实施例1.用于通信系统的接收器电路，该接收器电路包括：信号处理电路，该信号处理电路被配置为接收数据信号并且产生经处理的数据信号；电压数模转换器(DAC)电路，该电压DAC电路被配置为产生第一阈值参考电压；以及限幅器电路，该限幅器电路耦接到信号处理电路的输出端，该限幅器电路包括：
第一捕获触发器(CapFF)电路，该第一CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压并且产生第一数据信号，其中第一CapFF电路包括第一偏移补偿电路，该第一偏移补偿电路被配置为调整第一CapFF电路的寄生电容。
实施例2.根据实施例1所述的接收器电路，其中电压DAC电路包括：分压器电路，该分压器电路被配置为产生多个电压；以及多路复用器电路，该多路复用器电路耦接到分压器电路并且被配置为基于多个电压来输出第一阈值参考电压。
实施例3.根据实施例2所述的接收器电路，其中多路复用器电路包括：第一多路复用器，该第一多路复用器被配置为选择多个电压中的第一电压，并且输出第一电压作为第一阈值参考电压的第一差分电压；以及第二多路复用器，该第二多路复用器被配置为选择多个电压中的第二电压，并且输出第二电压作为第一阈值参考电压的第二差分电压。
实施例4.根据实施例1所述的接收器电路，其中第一偏移补偿电路包括：第一电容器DAC(CDAC)，该第一CDAC连接到第一CapFF电路的第一节点并且被配置为将第一寄生电容应用到第一节点；以及第二CDAC，该第二CDAC连接到第一CapFF电路的第二节点并且被配置为将第二寄生电容应用到第二节点。
实施例5.根据实施例4所述的接收器电路，其中第一CDAC进一步被配置为基于第一控制信号来增加第一寄生电容，并且第二CDAC进一步被配置为基于第二控制信号来增加第一寄生电容。
实施例6.根据实施例4所述的接收器电路，第一寄生电容不同于第二寄生电容。
实施例7.根据实施例1所述的接收器电路，其中电压DAC电路进一步被配置为产生第二阈值参考电压，并且其中限幅器电路进一步包括第二CapFF电路，该第二CapFF电路被配置为接收经处理的数据信号和第二阈值参考电压，其中第二CapFF电路包括第二偏移补偿电路，该第二偏移补偿电路被配置为调整第二CapFF电路的寄生电容。
实施例8.根据实施例1所述的接收器电路，其中限幅器电路进一步包括第二CapFF电路，该第二CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压，其中第二CapFF电路包括第二偏移补偿电路，该第二偏移补偿电路被配置为调整第二CapFF电路的寄生电容。
实施例9.一种通信系统，该通信系统包括：发射器电路，该发射器电路被配置为发射数据信号；以及接收器电路，该接收器电路经由信道连接到发射器电路，该接收器电路包括：信号处理电路，该信号处理电路被配置为接收数据信号并且产生经处理的数据信号；电压数模转换器(DAC)电路，该电压DAC电路被配置为产生第一阈值参考电压；以及限幅器电路，该限幅器电路耦接到信号处理电路的输出端，该限幅器电路包括：第一捕获触发器(CapFF)电路，该第一CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压并且产生第一数据信号，其中第一CapFF电路包括第一偏移补偿电路，该第一偏移补偿电路被配置为调整第一CapFF电路的寄生电容。
实施例10.根据实施例9所述的通信系统，其中电压DAC电路包括：分压器电路，该分压器电路被配置为产生多个电压；以及多路复用器电路，该多路复用器电路耦接到分压器电路并且被配置为基于多个电压来输出第一阈值参考电压。
实施例11.根据实施例10所述的通信系统，其中多路复用器电路包括：第一多路复用器，该第一多路复用器被配置为选择多个电压中的第一电压，并且输出第一电压作为第一阈值参考电压的第一差分电压；以及第二多路复用器，该第二多路复用器被配置为选择多个电压中的第二电压，并且输出第二电压作为第一阈值参考电压的第二差分电压。
实施例12.根据实施例9所述的通信系统，其中第一偏移补偿电路包括：第一电容器DAC(CDAC)，该第一CDAC连接到第一CapFF电路的第一节点并且被配置为将第一寄生电容应用到第一节点；以及第二CDAC，该第二CDAC连接到第一CapFF电路的第二节点并且被配置为将第二寄生电容应用到第二节点。
实施例13.根据实施例9所述的通信系统，其中电压DAC电路进一步被配置为产生第二阈值参考电压，并且其中限幅器电路进一步包括第二CapFF电路，该第二CapFF电路被配置为接收经处理的数据信号和第二阈值参考电压，其中第二CapFF电路包括第二偏移补偿电路，该第二偏移补偿电路被配置为调整第二CapFF电路的寄生电容。
实施例14.根据实施例9所述的通信系统，其中限幅器电路进一步包括第二CapFF电路，该第二CapFF电路被配置为接收经处理的数据信号和第一阈值参考电压，其中第二CapFF电路包括第二偏移补偿电路，该第二偏移补偿电路被配置为调整第二CapFF电路的寄生电容。
实施例15.一种用于操作接收器电路的方法，该方法包括：接收数据信号并且从数据信号产生经处理的数据信号；经由电压数模转换器(DAC)电路产生第一阈值参考电压；在第一CapFF电路处接收经处理的数据信号和第一阈值参考电压；经由第一CapFF电路的第一偏移补偿电路调整第一CapFF电路的寄生电容；以及从经处理的数据信号产生输出信号。
实施例16.根据实施例15所述的方法，该方法进一步包括：经由分压器产生多个电压；以及基于多个电压经由多路复用器电路来输出第一阈值参考电压。
实施例17.根据实施例16所述的方法，其中输出第一阈值参考电压包括：经由多路复用器电路的第一多路复用器选择多个电压中的第一电压，并且输出第一电压作为第一阈值参考电压的第一差分电压；以及经由多路复用器电路的第二多路复用器选择多个电压中的第二电压，并且输出第二电压作为第一阈值参考电压的第二差分电压。
实施例18.根据实施例15所述的方法，该方法进一步包括：经由第一偏移补偿电路的第一电容器(CDAC)将第一寄生电容应用到第一CapFF电路的第一节点；以及经由第一偏移补偿电路的第二CDAC将第二寄生电容应用到第一CapFF电路的第二节点。
实施例19.根据实施例15所述的方法，该方法进一步包括：经由电压DAC电路产生第二阈值参考电压；在第二CapFF电路处接收经处理的数据信号和第二阈值参考电压；以及经由第二CapFF电路的第二偏移补偿电路调整第二CapFF电路的寄生电容。
实施例20.根据实施例15所述的方法，该方法进一步包括：在第二CapFF电路处接收经处理的数据信号和第一阈值参考电压；以及经由第二CapFF电路的第二偏移补偿电路调整第二CapFF电路的寄生电容。
虽然前述内容针对特定示例，但在不脱离本发明的基本范围的情况下可以设计出其他的和另外的示例，并且本发明的范围由所附权利要求确定。

Claims (15)

1.一种用于通信系统的接收器电路，所述接收器电路包括：
信号处理电路，所述信号处理电路被配置为接收数据信号并且产生经处理的数据信号；
电压数模转换器(DAC)电路，所述电压DAC电路被配置为产生第一阈值参考电压；以及
限幅器电路，所述限幅器电路耦接到所述信号处理电路的输出端，所述限幅器电路包括：
第一捕获触发器(CapFF)电路，所述第一CapFF电路被配置为接收所述经处理的数据信号和所述第一阈值参考电压并且产生第一数据信号，其中所述第一CapFF电路包括第一偏移补偿电路，所述第一偏移补偿电路被配置为调整所述第一CapFF电路的寄生电容。
2.根据权利要求1所述的接收器电路，其中所述电压DAC电路包括：
分压器电路，所述分压器电路被配置为产生多个电压；以及
多路复用器电路，所述多路复用器电路耦接到所述分压器电路并且被配置为基于所述多个电压来输出所述第一阈值参考电压。
3.根据权利要求2所述的接收器电路，其中所述多路复用器电路包括：
第一多路复用器，所述第一多路复用器被配置为选择所述多个电压中的第一电压，并且输出所述第一电压作为所述第一阈值参考电压的第一差分电压；以及
第二多路复用器，所述第二多路复用器被配置为选择所述多个电压中的第二电压，并且输出所述第二电压作为所述第一阈值参考电压的第二差分电压。
4.根据权利要求1所述的接收器电路，其中所述第一偏移补偿电路包括：
第一电容器DAC(CDAC)，所述第一CDAC连接到所述第一CapFF电路的第一节点并且被配置为将第一寄生电容应用到所述第一节点；以及
第二CDAC，所述第二CDAC连接到所述第一CapFF电路的第二节点并且被配置为将第二寄生电容应用到所述第二节点。
5.根据权利要求4所述的接收器电路，其中所述第一CDAC进一步被配置为基于第一控制信号来增加所述第一寄生电容，并且所述第二CDAC进一步被配置为基于第二控制信号来增加所述第一寄生电容。
6.根据权利要求4所述的接收器电路，所述第一寄生电容不同于所述第二寄生电容。
7.根据权利要求1所述的接收器电路，其中所述电压DAC电路进一步被配置为产生第二阈值参考电压，并且其中所述限幅器电路进一步包括第二CapFF电路，所述第二CapFF电路被配置为接收所述经处理的数据信号和所述第二阈值参考电压，其中所述第二CapFF电路包括第二偏移补偿电路，所述第二偏移补偿电路被配置为调整所述第二CapFF电路的寄生电容。
8.根据权利要求1所述的接收器电路，其中所述限幅器电路进一步包括第二CapFF电路，所述第二CapFF电路被配置为接收所述经处理的数据信号和所述第一阈值参考电压，其中所述第二CapFF电路包括第二偏移补偿电路，所述第二偏移补偿电路被配置为调整所述第二CapFF电路的寄生电容。
9.一种通信系统，所述通信系统包括：
发射器电路，所述发射器电路被配置为发射数据信号；以及
接收器电路，所述接收器电路经由信道连接到所述发射器电路，所述接收器电路包括：
信号处理电路，所述信号处理电路被配置为接收所述数据信号并且产生经处理的数据信号；
电压数模转换器(DAC)电路，所述电压DAC电路被配置为产生第一阈值参考电压；以及
限幅器电路，所述限幅器电路耦接到所述信号处理电路的输出端，所述限幅器电路包括：
第一捕获触发器(CapFF)电路，所述第一CapFF电路被配置为接收所述经处理的数据信号和所述第一阈值参考电压并且产生第一数据信号，其中所述第一CapFF电路包括第一偏移补偿电路，所述第一偏移补偿电路被配置为调整所述第一CapFF电路的寄生电容。
10.根据权利要求9所述的通信系统，其中所述电压DAC电路包括：
分压器电路，所述分压器电路被配置为产生多个电压；以及
多路复用器电路，所述多路复用器电路耦接到所述分压器电路并且被配置为基于所述多个电压来输出所述第一阈值参考电压。
11.根据权利要求10所述的通信系统，其中所述多路复用器电路包括：
第一多路复用器，所述第一多路复用器被配置为选择所述多个电压中的第一电压，并且输出所述第一电压作为所述第一阈值参考电压的第一差分电压；以及
第二多路复用器，所述第二多路复用器被配置为选择所述多个电压中的第二电压，并且输出所述第二电压作为所述第一阈值参考电压的第二差分电压。
12.根据权利要求9所述的通信系统，其中所述第一偏移补偿电路包括：
第一电容器DAC(CDAC)，所述第一CDAC连接到所述第一CapFF电路的第一节点并且被配置为将第一寄生电容应用到所述第一节点；以及
第二CDAC，所述第二CDAC连接到所述第一CapFF电路的第二节点并且被配置为将第二寄生电容应用到所述第二节点。
13.根据权利要求9所述的通信系统，其中所述电压DAC电路进一步被配置为产生第二阈值参考电压，并且其中所述限幅器电路进一步包括第二CapFF电路，所述第二CapFF电路被配置为接收所述经处理的数据信号和所述第二阈值参考电压，其中所述第二CapFF电路包括第二偏移补偿电路，所述第二偏移补偿电路被配置为调整所述第二CapFF电路的寄生电容。
14.根据权利要求9所述的通信系统，其中所述限幅器电路进一步包括第二CapFF电路，所述第二CapFF电路被配置为接收所述经处理的数据信号和所述第一阈值参考电压，其中所述第二CapFF电路包括第二偏移补偿电路，所述第二偏移补偿电路被配置为调整所述第二CapFF电路的寄生电容。
15.一种用于操作接收器电路的方法，所述方法包括：
接收数据信号并且从所述数据信号产生经处理的数据信号；
经由电压数模转换器(DAC)电路产生第一阈值参考电压；
在第一CapFF电路处接收所述经处理的数据信号和所述第一阈值参考电压；
经由所述第一CapFF电路的第一偏移补偿电路调整所述第一CapFF电路的寄生电容；以及
从所述经处理的数据信号产生输出信号。
CN202280054249.3A 2021-08-10 2022-05-18 用于捕获触发器的偏移电路和阈值参考电路 Pending CN117795853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/398,675 US11695397B2 (en) 2021-08-10 2021-08-10 Offset circuitry and threshold reference circuitry for a capture flip-flop
US17/398,675 2021-08-10
PCT/US2022/029897 WO2023018460A1 (en) 2021-08-10 2022-05-18 Offset circuitry and threshold reference circuitry for a capture flip-flop

Publications (1)

Publication Number Publication Date
CN117795853A true CN117795853A (zh) 2024-03-29

Family

ID=81975443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280054249.3A Pending CN117795853A (zh) 2021-08-10 2022-05-18 用于捕获触发器的偏移电路和阈值参考电路

Country Status (4)

Country Link
US (1) US11695397B2 (zh)
KR (1) KR20240041329A (zh)
CN (1) CN117795853A (zh)
WO (1) WO2023018460A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398934B1 (en) * 2021-09-18 2022-07-26 Xilinx, Inc. Ultra-high-speed PAM-N CMOS inverter serial link

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529422B1 (en) * 2001-08-30 2003-03-04 Micron Technology, Inc. Input stage apparatus and method having a variable reference voltage
US9674008B2 (en) * 2013-10-31 2017-06-06 Samsung Display Co., Ltd. Body-biased slicer design for predictive decision feedback equalizers
US10341145B2 (en) 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
WO2019199609A1 (en) * 2018-04-09 2019-10-17 The Regents Of The University Of California Quarter-rate serial-link receiver with low-aperture-delay samplers
US10749714B2 (en) 2018-12-28 2020-08-18 Avago Technologies International Sales Pte. Limited High speed receiver
KR20220063953A (ko) * 2020-11-11 2022-05-18 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 수신기

Also Published As

Publication number Publication date
KR20240041329A (ko) 2024-03-29
WO2023018460A1 (en) 2023-02-16
US11695397B2 (en) 2023-07-04
US20230050659A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US9660660B1 (en) Analog to digital converter with high precision offset calibrated integrating comparators
US7126510B2 (en) Circuit calibration system and method
CN104601503B (zh) 具有预测判决反馈均衡的接收机和包括该接收机的显示器
US9853642B1 (en) Data-dependent current compensation in a voltage-mode driver
KR20180115759A (ko) 선형 이득 코드가 인터리브된 자동 이득 제어 회로
US10728058B2 (en) Decision feedback equalizer and interconnect circuit
KR102257233B1 (ko) 접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치
JP2019527983A (ja) 電圧モードドライバのインピーダンスおよびスイング制御
US11184198B2 (en) Serial link receiver with improved bandwidth and accurate eye monitor
CN117795853A (zh) 用于捕获触发器的偏移电路和阈值参考电路
US10520336B2 (en) Displacement detector
US10171273B2 (en) Decision feedback equalizer and interconnect circuit
CN116938200A (zh) 用于相位插值器的inl检测及校准
US20240113923A1 (en) Method and apparatus for low latency charge coupled decision feedback equalization
CN110301096B (zh) 非对称光噪声阈值调整补偿的方法、电路及系统
JP2020188295A (ja) 受信回路、受信器及び受信制御方法
US11177985B2 (en) Signal output circuit, transmission circuit and integrated circuit
US11575497B2 (en) Reduced power and area efficient receiver circuitry
US20030108096A1 (en) System and method for providing equalization in a multiphase communications receiver
JP2024521483A (ja) 低減電力及び面積効率の良い受信機回路
JP2024011060A (ja) 多値ｐａｍ（パルス振幅変調）信号の受信回路およびその調節方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication