CN117769685A - 电路装置、时间模式运算单元、全数字锁相环和相应方法 - Google Patents

电路装置、时间模式运算单元、全数字锁相环和相应方法 Download PDF

Info

Publication number
CN117769685A
CN117769685A CN202280052055.XA CN202280052055A CN117769685A CN 117769685 A CN117769685 A CN 117769685A CN 202280052055 A CN202280052055 A CN 202280052055A CN 117769685 A CN117769685 A CN 117769685A
Authority
CN
China
Prior art keywords
signal
circuit
circuit arrangement
flanks
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280052055.XA
Other languages
English (en)
Inventor
高众
马苏德·巴巴耶
马丁·弗里茨
何婧初
莫尔塔扎·阿拉维
波格丹·斯塔谢夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117769685A publication Critical patent/CN117769685A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Abstract

示例涉及一种电路装置、一种时间模式运算单元电路装置、一种全数字锁相环和相应方法。电路装置被配置为基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度从电路装置的电容电路元件中丢弃电荷，丢弃电荷的速率取决于提供给电路装置的至少一个控制信号。该电路装置被配置为提供输出信号侧翼，该输出信号侧翼相对于提供给该电路装置的读出信号侧翼具有延迟，该延迟基于在读出信号侧翼提供给该电路装置时存储在电容电路元件中的电荷。

Description

电路装置、时间模式运算单元、全数字锁相环和相应方法
技术领域
本实施例涉及一种电路装置、一种时间模式运算单元电路装置、一种全数字锁相环和相应方法。
背景技术
电路有多种类型。例如，电压模式电路(VMC)和电流模式电路(CMC)分别对电压或电流进行运算。另一种电路是时间模式电路(TMC)，对信号边缘(即时间模式信号)进行运算。
发明内容
可能希望提供对时间模式信号进行操作的电路。
独立权利要求的主题解决了这一愿望。
本发明的示例涉及一种在全数字锁相环(ADPLL)中应用的时间模式运算单元(TAU)电路装置、一种TAU电路装置的组件、一种包括TAU电路装置的ADPLL电路装置和相应方法。特别地，本发明的示例提供了一种概念，用于使用基于电容电路元件放电的电路装置对时间模式信号执行加权运算。电容电路元件的放电速率可根据控制信号进行改变，从而实现对时间模式信号的加权运算。例如，可以通过连续放电电容电路元件(例如，经由电阻器)和调整RC时间常数来实现所提出的概念。
本发明的一些示例涉及一种电路装置。电路装置被配置为基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度从电路装置的电容电路元件中丢弃电荷。丢弃电荷的速率取决于提供给电路装置的至少一个控制信号。电路装置被配置为提供输出信号侧翼，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于在读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。通过提供基于相对于触发器(即读出信号侧翼)延迟的信号侧翼的电路装置的输出，电路装置的输出可用于时间模式电路。此外，通过提供改变放电速率的方法，可实现加权运算以用于时间模式电路。这可以使时间模式电路的适应范围更广，从而提高对PVT(工艺电压温度)的灵敏度。
下面将举例说明上述电路装置的实现方式。一些示例涉及一种电路装置，包括电容电路元件、电阻电路元件和输出电路元件。电路装置被配置为基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度经由电阻电路元件从电容电路元件中丢弃电荷。经由电阻电路元件丢弃电荷的速率取决于提供给电路装置的至少一个控制信号，以控制电容电路元件的电容和电阻电路元件的电阻中的至少一个。输出电路元件被配置为提供输出信号侧翼，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于在读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。通过改变电容电路元件的电容和电阻电路元件的电阻中的至少一个，可以改变放电速率。输出电路元件可用于触发输出信号侧翼，而输出信号侧翼又可用于生成时间模式信号。例如，可以调整电容电路元件的电容和/或电阻电路元件的电阻，以改变从电容电路元件中丢弃电荷的速率，从而实现加权时间模式操作。
本发明的一些示例涉及一种TAU电路装置。TAU电路装置至少包括上述第一电路装置和第二电路装置。TAU电路装置包括控制电路，控制电路被配置为将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号。第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。控制电路被配置为向第一电路装置和第二电路装置提供第一输入信号和第二输入信号。控制电路被配置为基于第一电路装置和第二电路装置的相应输出信号，提供包括一对输出信号侧翼的时间模式输出信号。通过将时间模式输入信号转换为相应电路装置的脉冲宽度，时间模式输入信号可用于驱动上述电路装置。通过使用上述至少两个电路装置，可以基于电路装置的两个输出信号侧翼面之间的延迟生成时间模式输出信号。例如，所提出的TAU电路装置可用于ADPLL、用于实现有限脉冲响应(FIR)滤波器或用于实现时间放大，实现复杂度低，对PVT变化的敏感度低。
一些示例涉及一种包括上述TAU电路装置的ADPLL电路装置。例如，在ADPLL中，TAU电路装置可用于捕获振荡器信号与基准信号的信号侧翼之间的偏移，并且缩放偏移，以通过时间数字转换器(TDC)进行量化。
一些示例涉及相应方法。与上述电路装置相关的特征也可同样包括在相应方法中。
一些示例涉及一种用于操作电路装置的方法。该方法包括基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度从电路装置的电容电路元件中丢弃电荷。丢弃电荷的速率取决于提供给电路装置的至少一个控制信号。该方法包括提供输出信号侧翼，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于在读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。
一些示例涉及一种操作TAU电路装置的方法。该方法包括将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号。第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。该方法包括基于第一输入信号的至少第一脉冲的宽度，从第一电容电路元件中丢弃电荷。该方法包括基于第二输入信号的至少第一脉冲的宽度，从第二电容电路元件中丢弃电荷。该方法包括提供一对输出信号侧翼中相对于读出信号侧翼具有延迟的一个侧翼。延迟基于在提供读出信号侧翼时存储在第一电容电路元件中的电荷。该方法包括提供一对输出信号侧翼中相对于读出信号侧翼具有延迟的另一侧翼。延迟基于在提供读出信号侧翼时存储在第二电容电路元件中的电荷。该方法包括提供包括一对输出信号侧翼的时间模式输出信号。
附图说明
下面将仅以举例的方式并参考附图描述装置和/或方法的一些示例，其中，
图1a示出了电压模式电路的示例的示意图；
图1b示出了电流模式电路的示例的示意图；
图1c示出了时间模式电路的示例的示意图；
图2示出了路径选择数字时间转换器的示例的示意图；
图3a示出了时间寄存器的简化模型的示例的示意图；
图3b示出了时间寄存器的波形的示例的示图；
图4a和图4b示出了电路装置的示例的框图；
图5a示出了电路装置的示例的示意图，表示连续放电单元(SDU)；
图5b示出了SDU波形的示例的示图；
图6a和图6b示出了TAU电路装置的示例的框图；
图7a示出了TAU电路装置的示例的示意图；
图7b示出了TAU的波形的示例的示图；
图8和图9示出了包括TAU电路装置的ADPLL的示例的示意图；
图10示出了用于操作电路装置的方法的示例的流程图；以及
图11示出了用于操作TAU电路装置的方法的示例的流程图。
具体实施方式
现在参考附图对一些示例进行更详细的描述。然而，其他可能的示例并不局限于详细描述的这些实施例的特征。其他示例可能包括对特征的修改以及特征的等同物和替代物。此外，本文用于描述一些示例的术语不应限制其他可能的示例。
在整个图示描述中，相同或相似的参考数字是指相同或相似的元件和/或特征，这些元件和/或特征可以是相同的，也可以以修改后的形式实现，同时提供相同或相似的功能。图中线条、图层和/或区域的粗细也可放大以示清晰。
当两个元件A和B用‘或’组合在一起时，应理解为公开了所有可能的组合，即只有A、只有B以及A和B，除非在个别情况下另有明确定义。对于同样的组合，可以使用“A和B中的至少一个”或“A和/或B”作为替代措辞。这同样适用于两个以上元件的组合。
如果使用的是单数形式，如“一个”、“一”和“该”，并且没有明确或隐含地规定必须只使用一个元件，则进一步的示例也可以使用多个元件来实现相同的功能。如果下面描述的功能是使用多个元件实现的，则进一步的示例也可以使用单个元件或单个处理实体来实现相同的功能。还应当理解，术语“包括(include)”、“包括(including)”、“包含(comprise)”和/或“包含(comprising)”在使用时描述了存在特定特征、整数、步骤、操作、过程、元件、组件和/或其组合，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、过程、元件、组件和/或其组合。
最常用的两种电路是所谓的电压模式电路(VMC)和电流模式电路(CMC)，分别对电压或电流进行运算。另一种电路是时间模式电路(TMC)，对信号边缘(即时间模式信号)进行运算。图1a至图1c示出了此类电路的示意图。
图1a示出了电压模式电路的示例的示意图。图1a中示出了两个电压源101、102，分别提供电压V1和V2。这些电压提供给电压模式计算电路103，结果作为相对于(地)电位105的电压VOUT提供给端子104。
图1b示出了电流模式电路的示例的示意图。图1b中示出了两个电流源111、112，分别提供电流I1和I2。这些电流提供给电流模式计算电路113，结果作为电流IOUT提供给端子114。
图1c示出了时间模式电路的示例的示意图。在图1c的时间模式电路中，在时间t1和t2的两个信号侧翼(signal flank)(即信号边缘(signaledge))121、122作为输入提供给时间模式计算电路123。提供结果，作为两个信号边缘tOUT,1、tOUT,2之间的时间差ΔtOUT 124，即经由两个信号分量提供的输出信号包含差分形式的结果。
由于TMC不在信号波动上操作，文献称TMC可以避免VMC和CMC因CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)工艺技术的缩小而导致的较小的电压波动，从而避免SNR(Signal-to-Noise-Ratio，信噪比)下降。因此，TMC在学术界获得了极大的关注。然而，在电压模式/电流模式信号与时间模式信号之间的转换过程中，可能会损失部分性能增益。此外，与VMC和CMC相比，TMC的设计仍处于起步阶段，还缺少一些基本操作。这可以从系统层面和块层面两方面看出。
在系统层面，VMC和CMC通常在量化电路之前采用一些模拟电路，以放宽ADC(模数转换器)的要求，并改进或优化整个系统。例如，可变增益放大器(VGA)可用于将输入信号的幅度与ADC的动态范围相匹配；滤波器可用于拒绝不需要的信号，从而防止ADC饱和，或者混频器可用于降低ADC采样频率。然而，TMC还不具备这些电路。因此，高动态范围要求和高分辨率要求可能会同时强加给时间数字转换(TDC)。
在块层面(即在高于用于实现的电路的抽象层面)，现有的时间模式信号生成解决方案改变某些事件之间的时间差，但通常对PVT(工艺电压温度)很敏感，或者很复杂，难以有效地片上(on-chip)实现。例如，图2所示的路径选择DTC就是一种生成时间模式信号的便捷方法。图2示出了路径选择数字时间转换器的示例的示意图。路径选择DTC包括输入(IN)、输出(OUT)、多个多路复用器(MUX，210)和控制信号D[0]-D[n]的输入。经由控制信号D[0]-D[n]，改变从IN到OUT的路径上的MUX 210的数量，可以得到不同量级的时间模式信号延迟。然而，这种方法依赖于设备的物理参数(例如，MUX的延迟)，从而导致DTC对PVT的敏感性，这是许多问题的罪魁祸首。例如，由同一代码生成的DTC延迟可能因电源或温度而异，从而降低了DTC的线性。在生成输出时，DTC不可避免地会在其电源上强加与代码相关的纹波，这可能在下一个周期之前无法恢复。由于对电源电压的敏感性，下一周期的DTC输出可能会受到影响，这表明存在记忆效应。这种记忆效应可能会降低DTC的动态线性。为了解决这些问题，可能需要在系统层面上做额外的工作，如延迟校准、电源隔离或DLL(延迟锁定环路)稳定，从而增加了整个系统的复杂性和功耗。一些PVT问题可以通过校准来解决。然而，校准是有限的而且通常较慢，例如，需要100μs。此外，如果存在较强的非线性，校准可能会出现问题。
下文提出了一种通用时间模式运算单元(TAU)的实现方式，可以克服上述限制。TAU的主要功能可能包括注册、计算和输出输入时间差的(加权)总和。例如，TAU的传递函数可定义为：
其中，wi和Δti分别是第i个输入时间差的权重和值，Δtout是输出时间差。一般来说，系数wi也可以选择为实现整个加权和的共同缩放因子，这表示时间放大(TA)。对于n＝1的情况(即单个被加数)，TAU可以实现纯时间模式信号放大。在n＝1的时间放大情况下，这意味着输出时间可能只与当前输入时间相关，而与之前的采样无关，并且w1可能是放大系数。
目前，文献中还没有全面实现TAU的报道。在时间寄存器中使用单个权重，即每个被加数可以有自己的单独系数，可以说是本发明的各种示例所提供的一项重大改进。下面将首先介绍时间寄存器的原理，然后介绍可用于实现具有单独权重的时间寄存器的电路装置。
为了说明TAU中使用的基本概念，图3a和图3b分别示出了一个简化的RC模型及其一个完整写入和读出周期的波形。图3a示出了时间寄存器的简化模型的示例的示意图。图3b示出了时间寄存器的波形的示例的示图。图3a中所示的简化电路包括电容器C 310、电阻器R 320、经由信号SWD控制的第一开关325、比较器330、电压源340和经由信号SWC控制的第二开关345。电压源有一个+(正)端子和一个-(负)端子，在+端子上提供电压Vinit，而-端子与地电位相连。第二开关345的第一端子与电压源340的+端子相连。第二开关345的第二端子与电阻器320的第一端子、电容器310的第一端子和比较器的输入端子耦接，承载电压Vc。电阻器320的第二端子经由第一开关325与地相连。电容器310的第二端与地相连。
电容器C 310最初充电至Vinit(如图3b所示)。然后，输入脉冲打开第一开关325(SWD)，使C放电。结果，电压VC发生一定量的变化(如图3b所示)，变化量由放电脉冲的持续时间决定，如图3b所示(Δt1，…，Δti，…，Δtn)。然后，可以通过任意数量的放电脉冲(例如，n次)重复这一过程，从而对C放电。VC的变化总量由所有Δti的总和决定。换句话说，输入脉冲将自身转换并累积为C上的电压(VC)。当需要读出存储的时间时，SWD需要接通，直到VC降到输出缓冲器/比较器330的阈值电压(Vth)以下，并触发CMP的下降沿。比较器提供的输出时间模式信号(Δtout)是最后一个SWD上升沿与CMP下降沿之间的时间差(如图3b所示)。数学分析显示
其中，是恒定输出偏移，Δti是第i个输入信号的脉冲持续时间。在图3a的示例中，电容器和电阻器的RC常量τ对每次放电都是相同的。
图3a所示的时间寄存器对所有输入脉冲都具有相同的权重，因为R和C在操作期间保持不变。下面将介绍一种对不同输入脉冲具有可变权重的时间寄存器。这种时间寄存器如图4a至图5a所示，相应的波形如图5b所示。
所提出的时间寄存器在下文中也称为连续放电单元(SDU)或电路装置，该时间寄存器是基于这样一种认识，即如果R和C可以调整，则RC时间常数τ＝R·C就可以变化。更广义地说，这一概念是基于这样一种认识，即电容器的放电速率可以改变，从而实现支持可变权重的时间寄存器。这反过来又使TAU能够为每个被加数实现单独的权重，即每个放电脉冲持续时间。图4a至图5a和图5b分别示出了SDU这一组件的示意图和波形图。在各种示例中，输出时间差变为：
由此可以很容易地观察到每个脉冲的权重。常数项Vinit和Vth分别与用于电容器充电的电源/初始电压和阈值电压有关。
图4a和图4b示出了电路装置400的示例的框图。
电路装置400至少包括电容电路元件410，该电容电路元件可以包括电容器或一组电容器(即经由控制电路选择性并联的多个电容器)，还包括用于控制电容电路元件410的充电和放电的进一步电路。电路装置被配置为基于提供给电路装置的输入信号440的一个或多个信号脉冲的宽度从电容电路元件410丢弃电荷。丢弃电荷的速率取决于提供给电路装置的至少一个控制信号450。电路装置被配置为提供输出信号侧翼，该输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟。该延迟基于读出信号提供给电路装置时存储在电容电路元件中的电荷。
图4a和图4b中所示的电路装置400适合用作TAU中的时间寄存器(或SDU)。因此，电路装置400可称为时间寄存器电路装置或SDU电路装置。其在TAU中的应用如图6a至图7b所示。
如图4a所示，电路装置400包括电容电路元件410，该电容电路元件用作电路装置执行时间模式操作的基础。例如，电容电路元件可以使用一个或多个电容器(例如，电容器组)来实现。例如，电容电路元件可以作为半导体芯片(die)的一部分来实现，即不需要外部电容器。
在初始状态下，例如，通过电路装置的电压源(如图5a(简化模型)所示)或电路装置的电源电压对电容器充电。换句话说，在电路装置的初始状态下，电容电路元件可以充电至初始电压(VINIT)。在电路装置操作期间，丢弃存储在电容电路装置中的电荷(即放电，从电容电路元件中移除)，从而降低电容电路元件的端子之间的电压。
电路装置被配置为基于提供给电路装置的输入信号440的一个或多个信号脉冲的宽度从电容电路元件410中丢弃电荷。换句话说，基于输入信号的信号脉冲宽度，从电容电路元件中去除电荷，从而降低电容电路元件的端子之间的电压。因此，输入信号可以是基于脉冲宽度的输入信号，输入信号中包含的信息由脉冲宽度表示。例如，可以通过将电阻电路元件420(如图4b所示)并联到电容电路元件410并经由电阻电路元件420对电容电路元件410放电来移除电荷。换句话说，电路装置可以包括电阻电路元件420，该电阻电路元件可以包括电阻器或电阻器组(即多个电阻器经由控制电路选择性地连接成一行)。为了使放电取决于输入信号，电阻电路元件420可以与开关耦接(例如，如图5a所示)，开关可以与电阻电路元件410排成一行。开关可以被配置为基于输入信号将电阻电路元件连接到地(例如，基于输入信号中包括的脉冲建立连接，从而使电容电路元件放电)。
或者，也可以使用有源电路元件对电容电路元件进行放电，例如，被配置为从电容电路元件中移除电荷的电流源。同样，有源电路元件(例如，电流源)可以被配置为基于输入信号对电容电路元件放电(例如，基于输入信号中包括的脉冲对电容电路元件放电)。
与图3a所示的时间寄存器相比，图4a至图5a的电路装置/时间寄存器能够根据至少一个控制信号450改变丢弃电荷的速率。这可以经由不同的机制来实现。
例如，电容电路元件410可以是可调电容电路元件。例如，可调电容电路元件可以被配置为基于至少一个控制信号改变其电容。例如，可调电容电路元件可以使用电容器组来实现，电容器组中使用的电容器取决于至少一个控制信号。通过改变电容电路元件的电容，可以改变丢弃电荷的速率。电路装置可以被配置为基于至少一个控制信号，通过控制(例如，调整或改变)可调电容电路元件的电容来改变丢弃电荷的速率。
另外，也可以改变电阻电路元件的电阻。换句话说，电阻电路元件可以是可调电阻电路元件。例如，可调电阻电路元件可以是变阻器，也可以使用电阻器组来实现，电阻器组中使用的电阻取决于至少一个控制信号。通过改变电阻电路元件的电阻，可以改变丢弃电荷的速率。因此，电路装置可以被配置为基于至少一个控制信号，通过控制可调电阻元件的电阻来改变丢弃电荷的速率。
如果使用有源电路元件(例如，电源)对电容电路元件放电，则可以基于至少一个输入信号，通过控制有源电路元件(如电源)来改变电荷的放电速率。因此，电路装置可以被配置为根据至少一个控制信号，通过控制有源电路元件提供的放电速率来改变丢弃电荷的速率。
电路装置的输出(尤其是输出侧翼的时间)取决于输入信号中包括的脉冲促使丢弃电荷后电容电路元件中剩余的电荷。特别地，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。如图4b进一步所示，电路装置400还可以包括输出电路元件430，输出电路元件被配置为提供相对于读出信号具有延迟的输出信号侧翼。
所提出的电路装置是一种适用于时间模式电路的电路装置。因此，电路装置的输出是根据两个信号侧翼之间的延迟提供的，即读出信号侧翼和输出信号侧翼之间的延迟。因此，电容电路元件中剩余的电荷可由电路装置确定，例如，由输出电路元件430确定，电荷量可由输出信号侧翼相对于读出信号侧翼的延迟来表示。
为了确定在提供读出信号侧翼时电容电路元件中剩余的电荷量，可以使用电容电路元件进一步放电(直到电容电路元件的两个端子之间电压的(预定义的)电压阈值Vth)所需的时间。这是可能的，因为对电容电路元件放电(至电压阈值)所需的时间与提供读出信号侧翼时电容电路元件中剩余的电荷量有关。例如，电路装置可以被配置为响应读出信号侧翼，丢弃电容电路元件中剩余的电荷(直到达到预定电压阈值)。例如，输入信号和读出信号可以在OR(或)门(或类似门，取决于开关是以高电平还是低电平信号状态闭合)中组合，或者读出信号可以是输入信号的一部分，用于驱动与电阻电路元件一致的开关或驱动有源电路元件(例如，电源)。一旦达到电压阈值，就会生成输出信号侧翼，并作为输出信号的一部分提供。为了在达到电容电路元件端子之间的电压后触发输出信号侧翼，可以使用比较器，该比较器可以被配置为将电容电路元件端子之间的电压与电压阈值进行比较，并在达到电压阈值后触发输出信号侧翼。因此，输出电路元件可以是比较器电路，该比较器电路被配置为在表示电容电路元件中剩余的电荷的电压达到电压阈值时触发输出信号侧翼。实际上，输出信号侧翼相对于读出信号侧翼的延迟表示在提供读出信号侧翼时电容电路元件中剩余的电荷量，电荷量取决于初始电压和响应输入信号中包括的脉冲而丢弃的电荷量。
一旦丢弃剩余电荷，读出信号可被设置为打开与电阻电路元件一致的开关或停用有源电路元件的状态，电容电路元件可被重新充电，例如，通过将电容电路元件连接到电源电压或电压源。这样可以复位电路装置，为后续使用做好准备。
图4a和图4b中概述的电路装置已作了概括性描述。电路装置可以包括若干额外的辅助组件，例如，用于校准电容电路元件和/或(可选)电阻电路元件的电路以及用于驱动开关和对电容电路元件重新充电的控制电路。
一般来说，电路装置可以使用各种技术和工艺来实现。在一些示例中，如前所述，电路装置可用于ADPLL。为了能够实现独立于外部组件(例如，外部电容器)的ADPLL，所提出的电路装置可以完全在半导体芯片中实现，例如，通过使用将半导体芯片的层堆叠的层作为电容器板的电容电路元件，和/或通过使用蜿蜒线来实现电阻电路元件。换句话说，电路装置(例如，包括电容电路元件)可以在半导体芯片中实现。
电路装置的更多细节和方面将结合所提出的概念或上文或下文(例如，图1至图3b、图5a至图11)描述的一个或多个示例进行说明。电路装置可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图5a示出了(时间寄存器)电路装置的另一个示例，突出了所提出的电路装置与图3a所示的时间寄存器的不同之处。
图5a示出了电路装置500的示例的示意图，该电路装置表示为连续放电单元(SDU)。例如，图5a中的SDU 500可以类似于图4a和/或图4b中的电路装置。电路装置500被配置为基于提供给电路装置的输入信号SWD 540的一个或多个信号脉冲的宽度，经由电阻电路元件R 520从电路装置的可调电容电路元件C 510中丢弃电荷。
丢弃电荷的速率取决于提供给电路装置的至少一个控制信号RT、CT 550。在图5a中，电路装置被配置为通过基于至少一个控制信号的第一分量CT控制可调电容电路元件的电容和/或基于至少一个控制信号的第二分量RT控制可调电阻元件的电阻，来改变丢弃电荷的速率。
电路装置500被配置为提供输出信号侧翼565(如图5b所示)，该输出信号侧翼相对于提供给电路装置的读出信号侧翼545(如图5b所示，作为输入信号SWD的一部分)具有延迟，延迟基于读出信号提供给电路装置侧翼时存储在电容电路元件中的电荷。例如，如图5a所示，电路装置可以被配置为响应于读出信号侧翼，丢弃电容电路元件中剩余的电荷。比较器电路可以被配置为提供输出信号侧翼，比较器电路被配置为在表示电容电路元件中剩余电荷的电压VC达到电压阈值Vth时触发输出信号侧翼。
相应波形的示例如图5b所示。从图5b中可以看出，不同的RC值τ1...τn可用于一个周期的连续放电。单独的RC值τout可用于对剩余电荷放电，从Vn到阈值电压Vth。读出信号侧翼545和输出信号侧翼565之间的延迟时间在图5b中表示为Δtout。
SDU的更多细节和方面将结合所提出的概念或上文或下文(例如，图1至图4b、图6至图11)描述的一个或多个示例进行说明。SDU可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图4a至图5b中概述的(时间寄存器)电路装置或SDU增加了时间寄存器的权重，为实现图6a至图7b中介绍的TAU电路装置铺平了道路。然而，(时间寄存器)电路装置/SDU在某些方面与TAU电路装置不同。如下文所示，TAU的输入是时间模式信号，该信号定义为某些信号侧翼(即信号边缘)之间的时间差。然而，(时间寄存器)电路装置/SDU被配置为处理脉冲宽度。此外，根据公式(1)，权重wi可以是任意实数。然而，等式(3)表明(时间寄存器)电路装置/SDU(仅)使用负权重。此外，(时间寄存器)电路装置/SDU的传递函数中可能存在一个不希望出现的常数项从而影响其输出。这可能会导致(时间寄存器)电路装置/SDU的输出对PVT变化的某些敏感性。
例如，为解决这些问题，所提出的TAU电路装置包括两个并行SDU和一些辅助电路(例如，控制电路)的组合。图6a至图7a和图7b分别示出了所提出的TAU电路装置的各种示例的示意图和波形图。
图6a和图6b示出了TAU电路装置600的示例的框图。TAU电路装置600至少包括第一和第二(时间寄存器)电路装置/SDU 610；620，例如，在图4a至图5b中介绍的(时间寄存器)电路装置/SDU。TAU电路装置600包括控制电路630。控制电路被配置为将至少包括第一对输入信号侧翼的时间模式输入信号640转换为第一输入信号和第二输入信号650；655。第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。控制电路被配置为向第一电路装置和第二电路装置提供第一输入信号和第二输入信号。控制电路被配置为基于第一电路装置和第二电路装置的相应输出信号，提供包括一对输出信号侧翼的时间模式输出信号660。
图6a至图6b示出了TAU电路装置的示例的示意图。图7a示出了更详细的实现方式。然而，图6a和图6b所示的示例的许多概念也适用于图7a所示的示例，反之亦然。
从图6a和图6b中可以明显看出，TAU基于两组组件——第一和第二(时间寄存器)电路装置/SDU 610；620，以及控制电路630。一般来说，控制电路被配置为通过将时间模式输入信号转换为(时间寄存器)电路装置/SDU 610；620的基于脉冲宽度的输入信号来生成提供给(时间寄存器)电路装置/SDU 610；620的输入信号，(时间寄存器)电路装置/SDU610；620的输入信号根据信号上承载的脉冲宽度承载相应的信息。换句话说，(时间寄存器)电路装置/SDU 610；620的输入信号可以是基于脉冲宽度的输入信号。
控制电路被配置为将至少包括第一对输入信号侧翼的时间模式输入信号640转换为第一输入信号和第二输入信号650；655，第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。换句话说，控制电路可以被配置为将利用连续信号侧翼之间的延迟(在本发明中给出的示例中，连续信号侧翼由不同的信号组件承载)承载信息的时间模式输入信号转换为利用信号中包含的信号脉冲宽度承载信息的信号。此外，为了以能够进行时间模式计算的方式驱动第一和第二(时间寄存器)电路装置/SDU 610；620，控制电路可以被配置为转换由时间模式输入信号承载的信息，以生成根据输入信号中包括的信号脉冲的宽度承载等效信息的第一输入信号和第二输入信号。例如，如图7b所示，时间模式输入信号可以包括两个信号分量，每个信号分量承载每对输入信号侧翼中的一个输入信号侧翼。
这可以通过将第一对输入信号侧翼之间的延迟应用于两个输入信号之间的脉冲宽度差来实现。例如，如果第一对输入信号侧翼中的信号侧翼之间的延迟大于零，则第一输入信号的第一信号脉冲的脉冲宽度可能与第二输入信号的第一信号脉冲的脉冲宽度不同。换句话说，只要第一对输入信号侧翼中的侧翼到达时间不同(即一个先于另一个)，第一输入信号和第二输入信号的第一脉冲宽度就可能不同。此外，第一输入信号和第二输入信号的第一脉冲之间的脉冲宽度差异可能(线性)取决于第一对输入信号侧翼中的侧翼之间的延迟。例如，如图7b所示，第一脉冲的脉冲宽度之差(图7b中的Δt1。)可以等于第一对输入信号侧翼中的侧翼之间的延迟。如果控制环路中没有瞬时相位误差，即振荡器的时钟边缘与参考时钟边缘一致，则PLL中可能会出现一对输入信号侧翼中的侧翼之间的延迟为零的情况。在这种情况下，PLL也不应在任何方向上控制环路，即时间模式输出信号可能为零。
为了选择哪个第一脉冲更宽，可以使用符号设置信号680(如图6b所示)。例如，控制电路可以被配置为基于提供给TAU电路装置的符号设置信号680，在为第一输入信号生成具有更宽脉冲宽度的信号脉冲和为第二输入信号生成具有更宽脉冲宽度的信号脉冲之间切换。例如，符号设置信号可用于指示TAU电路装置正在处理的被加数是正还是负。正或负被加数的处理可通过在第一或第二输入信号上提供更宽的信号脉冲之间切换来实现。
有各种类型的电路可用于将时间模式输入信号转换为第一输入信号和第二输入信号。例如，异步触发器可用于此目的。图7a中示出了相频检测器电路731，该电路使用两个D触发器和附加电路实现，用于将时间模式输入信号转换为第一输入信号和第二输入信号。因此，控制电路可以包括相位频率检测器电路，用于将时间模式输入信号转换为第一输入信号和第二输入信号，从而将信号侧翼转换为脉冲宽度。第一输入信号和第二输入信号由控制电路生成后，将作为输入信号提供给第一和第二(时间寄存器)电路装置/SDU 610；620。
在最基本的配置中，单对输入信号侧翼以及从这对输入信号侧翼导出并作为第一输入信号和第二输入信号的一部分提供的单脉冲，就足以驱动TAU电路装置，例如，用于在时间缩放操作中使用TAU电路装置。然而，为了将TAU电路装置用于两个或多个被加数的被加数，则可以在时间模式输入信号中至少包括另一对输入信号侧翼，并在第一输入信号和第二输入信号中至少包括另一个相应的信号脉冲。换句话说，控制电路可以被配置为，如果时间模式输入信号至少包括另一对输入信号侧翼，则向第一输入信号和第二输入信号中的每个信号提供至少另一个信号脉冲，该至少另一个信号脉冲的脉冲宽度基于至少另一对输入信号侧翼中的信号侧翼之间的延迟。例如，至少另一对输入信号侧翼面中的每一个都可以转换为第一输入信号和第二输入信号上的相应脉冲，类似于将第一对输入信号脉冲转换为第一脉冲。换句话说，控制电路可以被配置为将至少另一对输入信号侧翼转换为第一输入信号和第二输入信号中的每一个上对应的至少另一个信号脉冲。
在TAU电路装置的这种基本配置中，尚未使用控制单独被加数的权重的特征。即使不考虑不同被加数的不同权重，一旦使用了至少两对输入信号侧翼，TAU电路装置就可以对至少两对输入信号侧翼所表示的被加数进行求和。换句话说，TAU电路装置可以被配置为对第一对输入信号侧翼中的信号侧翼之间的延迟和至少另一对输入信号侧翼中的信号侧翼之间的延迟进行时间模式求和。结果可提供给TAU电路装置的输出。换句话说，一对输出信号侧翼之间的延迟可以表示时间模式求和的结果。例如，控制电路可以被配置为提供包括相应输出信号侧翼的相应输出信号，作为时间模式输出信号。因此，如图7b所示，输出信号可以包括两个信号分量，每个分量都承载一个输出信号侧翼。如图7b所示，时间模式输出信号的输出信号侧翼表示基于第一和第二(时间寄存器)电路装置/SDU 610；620的相应输出信号所承载的输出信号侧翼之间的延迟进行(例如，时间模式求和的)计算的结果，如果两个(时间寄存器)电路装置/SDU 610；620使用的是共用的读出信号侧翼，则无需参考所使用的读出信号侧翼。此外，如果两个(时间寄存器)电路装置/SDU 610；620的τout、Vinit和Vth相同(或相等，在进行了校准的情况下)，则可以消除(不需要的)常数项
如上所述，在各种示例中，时间模式求和可通过加权时间模式求和进行扩展。这种加权可以使用图4a至图5b中介绍的至少一个控制信号。例如，控制电路可以被配置为向第一电路装置和第二电路装置提供至少一个控制信号670。例如，至少一个控制信号可以被配置为控制从相应电路装置的电容电路元件中丢弃电荷的速率。图4a至图5b介绍了至少一个控制信号的实现示例。例如，控制信号可用于控制相应电容电路元件的电容、(时间寄存器)电路装置/SDU的相应电阻电路元件的电阻和有源电路元件(例如，电源)中的至少一个，以控制从相应电容电路元件中丢弃电荷的速率。一般来说，可以向两个(时间寄存器)电路装置/SDU提供相同的控制信号，以便将加权因子均匀地应用于两个分支。或者，可以提供不同的控制信号，例如，考虑到相应(时间寄存器)电路装置/SDU的校准。实际上，控制电路可以被配置为提供至少一个控制信号，使得从电容电路元件中丢弃电荷的速率对于第一电路装置和第二电路装置是相同的。或者，可以提供至少一个控制信号，使得从电容电路元件中丢弃电荷的速率对于第一电路装置和第二电路装置是不同的。
如图6a至图7a所示，控制电路可以被配置为从外部实体(例如，从集成TAU电路装置的外部实体)获得至少一个控制信号，并将从外部实体获得的至少一个控制信号提供(例如，路由)给第一和第二(时间寄存器)电路装置/SDU。在某些情况下，控制电路可以被配置为处理由外部实体提供的控制信号，并基于由外部实体提供的控制信号为第一和第二(时间寄存器)电路装置/SDU生成至少一个控制信号，例如，根据第一和第二(时间寄存器)电路装置/SDU的校准调整控制信号。在某些情况下，控制电路可以被配置为在没有外部输入的情况下生成至少一个控制信号。此外，如图7a所示，控制电路可以被配置为向第一和第二(时间寄存器)电路装置/SDU提供读出信号，例如，作为相应输入信号的一部分。例如，控制电路可以被配置为将第一和第二(时间寄存器)电路装置/SDU的读出信号侧翼插入第一输入信号和第二输入信号，例如，经由OR门。同样，读出信号可以从外部实体获得，或由TAU电路装置的控制电路生成。
当要执行加权时间模式求和时，至少一个控制信号可以针对不同的被加数进行更新，使得不同的被加数接收不同的权重。例如，在最初时间间隔和至少另一个时间间隔期间提供的控制信号可以充当加权因子，影响响应于第一输入信号和第二输入信号中包括的第一和至少另一个信号脉冲而丢弃的电荷量。为了调整加权因子，至少一个控制信号可以在作为被加数提供给(时间寄存器)电路装置/SDU的脉冲之间进行更新。
因此，控制电路可以被配置为在至少最初时间间隔(用于第一被加数)、最终时间间隔(用于读出)以及可选的至少另一个时间间隔(用于至少另一个被加数)期间提供控制信号。最初时间间隔可以包含作为第一输入信号和第二输入信号(表示第一被加数)的一部分提供的第一信号脉冲。至少另一个时间间隔可以包含作为第一输入信号和第二输入信号(表示至少另一个被加数)中的每一个的一部分提供的至少另一个信号脉冲。最后时间间隔可以包含读出信号侧翼和输出信号的一对输出信号侧翼的提供之间的时间(并控制求和结果的缩放)。换句话说，每个被加数(和读出)都可能伴随着由至少一个控制信号设置的相应设置。例如，至少一个控制信号可针对最初时间间隔、至少另一个时间间隔和最终时间间隔中的每一个进行更新(例如，由外部实体和/或由控制电路更新)。因此，控制电路可以被配置为针对最初时间间隔、至少另一个时间间隔和最终时间间隔中的每一个更新至少一个控制信号。
通过更新每个时间间隔的至少一个控制信号，可以使用不同的权重来执行加权时间模式求和。TAU电路装置可以被配置为执行第一对输入信号侧翼中的信号侧翼之间的延迟和通过相应的加权因子(可针对每个被加数进行更新)进行加权的至少另一对输入信号侧翼中的信号侧翼之间的延迟的时间模式加权求和，一对输出信号侧翼之间的延迟表示时间模式加权求和的结果。如果在时间模式求和期间中不需要加权，则至少一个控制信号可以在时间间隔期间保持不变。
为进一步提高TAU电路装置的功能，TAU电路装置可以被配置为执行正和(或)负被加数的时间模式求和。换句话说，第一被加数和至少另一个被加数可以均为正或负。为了区分正和负被加数，可以使用上述符号设置信号680，控制电路在将时间模式输入信号转换为第一输入信号和第二输入信号时可以使用该信号。例如，TAU电路装置可以被配置为执行第一对输入信号侧翼(表示第一被加数)之间的延迟和至少另一对输入信号侧翼(表示至少另一个被加数)之间的延迟进行(加权)时间模式求和。符号设置信号可用于选择被加数是正还是负。同样，这对输出信号侧翼可以表示时间模式求和的结果。
如上所述，TAU电路装置可用于缩放时间模式信号，例如，根据缩放因子减少或延长时间模式信号的两个信号侧翼之间的延迟。这可以通过在最终时间间隔期间应用至少一个控制信号来实现——设置的电荷丢弃率越高，输出信号侧翼之间的延迟就越短(这可能会减少输出信号侧翼之间的延迟)，而设置的电荷丢弃率越低，输出信号侧翼之间的延迟就越长(这可能会延长输出信号侧翼之间的延迟)。换句话说，在最终时间间隔期间提供的控制信号充当缩放因子，影响一对输出信号侧翼之间的时间延迟。实际上，TAU电路装置可以被配置为执行第一对输入信号侧翼中的信号侧翼之间的延迟和至少另一对输入信号侧翼中的信号侧翼之间的延迟的(加权)时间模式求和，一对输出信号侧翼之间的延迟表示时间模式求和的结果乘以缩放因子。
例如，控制电路可以被配置为更新最终时间间隔的控制信号，从而根据缩放控制信号设定从相应电路装置的电容电路元件中丢弃电荷的速率。如上所述，缩放因子可设置为减少或延长输出信号侧翼之间的延迟，从而应用<1或>1的缩放因子。此外，如果不需要缩放，则可将缩放因子设置为1。因此，经由缩放控制信号，可将在最终时间间隔期间从相应电路元件的电容电路元件中丢弃电荷的速率设置为小于(缩放因子大于1)、等于(不缩放)和大于(缩放因子小于1)在最初时间间隔期间从相应电路元件的电容电路元件中丢弃电荷的速率。
与图4a至图5b中的(时间寄存器)电路装置/SDU相似，TAU电路装置可以使用不同的技术实现，例如，使用分立组件。在一些示例中，如图4a和图4b所述，所提出的概念可用于ADPLL或类似电路中，目的是在芯片上实现整个电路。因此，TAU电路装置可以(完全)在半导体芯片中实现，例如，无需使用外部电容电路元件。
TAU电路装置的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图5b、图7a至图11)描述的一个或多个示例进行说明。TAU电路装置可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图6a至6b介绍了TAU电路装置的高级示例。下面将给出一个更详细的示例，该示例可用于实现图6a至图6b所示的TAU电路装置。在本发明内容中，术语TAU和TAU电路装置可以互换使用。
图7a是TAU电路装置700的示例的示意图。TAU电路装置700至少包括第一和第二(时间寄存器)电路装置/SDU 710；720，例如，如图4a至图5b所示。在图7a中，第一SDU 710表示为P路径SDU，第二SDU 720表示为N路径SDU，因为由CMP_P和CMP_P组成的时间模式输出信号可被视为形成差分信号，即承载差分信息的两个信号分量。特别地，TAU电路装置的输出可以被定义为时间模式输出信号的两个分量CMP_P和CMP_N所承载的输出信号侧翼之间的延迟。
TAU电路装置700还包括控制电路730。控制电路730被配置为将至少包括第一对输入信号侧翼的时间模式输入信号740TIN_P、TIN_N转换为第一输入信号和第二输入信号SWD_P、SWD_N 750；755，第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。如图7b所示，控制电路被配置为，如果时间模式输入信号还至少包括另一对输入信号侧翼，则为第一输入信号和第二输入信号中的每一个提供至少另一个信号脉冲，该至少另一个信号脉冲的脉冲宽度基于至少另一对输入信号侧翼中的信号侧翼之间的延迟。在图7b中，输入信号承载的不同脉冲的持续时间用Δt1表示第一脉冲，用Δtn表示另一个脉冲。在图7a中，控制电路包括相位频率检测器电路731，用于将时间模式输入信号转换为第一输入信号和第二输入信号，从而将信号侧翼转换为脉冲宽度。在图7a中，D端口持续为高(即连接到电源电压)。如果信号边缘到达输入处，触发器输出被设置为高。第二信号边缘到达后，第二触发器的输出也被设置为高。如果两个触发器都为高，则触发复位端口(经由频率检测器电路中的AND(与)门)，触发器输出再次被设置为低。
控制电路730(例如，相位频率检测器电路731)与两个用于包括读出信号的读出信号侧翼的OR门733一起被配置为向第一电路装置和第二电路装置提供第一输入信号和第二输入信号。此外，符号设置信号SIGN 780影响第一输入信号和第二输入信号。通过使用多路复用器732来切换时间模式输入信号的分量TIN_P和TIN_N，控制电路被配置为基于提供给TAU电路装置的符号设置信号SIGN 780，在为第一输入信号生成具有更宽脉冲宽度的信号脉冲和为第二输入信号生成具有更宽脉冲宽度的信号脉冲之间切换。信号设置信号取决于一个信号边缘和另一个信号边缘哪个是前导信号。图7b举例说明了信号设置信号对信号链的影响。在ADPLL中使用时，额外控制电路可根据信号边缘的顺序，确保信号设置信号的正确设置。图7a中的控制电路730进一步被配置为向第一电路装置和第二电路装置提供至少一个控制信号CT RT 770，至少一个控制信号配置为控制从相应电路装置的电容电路元件中丢弃电荷的速率。
控制电路730进一步被配置为提供时间模式输出信号CMD_P CMD_N 760，该信号包括基于第一电路装置和第二电路装置的相应输出信号的一对输出信号侧翼。例如，图7a的TAU电路装置可以类似于图6a和/或图6b的TAU电路装置。
图7b示出了TAU波形的示例的示意图，例如，图7a中所示的TAU电路装置。图7b示出了时间模式输入信号TIN_P、TIN_N 740、符号设置信号SIGN 780、第一输入信号和第二输入信号SWD_P SWD_N 750；755、至少一个控制信号RT CT 770、产生的RC-常数τ、用于控制电容电路元件再充电的开关的控制信号SWC、读出信号READ 790以及具有两个分量CMP_P CMP_N760的时间模式输出信号。图7b进一步示出了影响输入信号SWD_P、SWD_N 750；755上的信号脉冲的脉冲宽度的输入信号侧翼之间的延迟Δt1、Δtn以及输出信号侧翼之间的延迟Δtout。图7b中示出的“D”对应于复位信号从D端口到所使用的触发器的复位端口的传播延迟(包括复位端口延迟)。
为了实现这种TAU，时域输入是TIN_P和TIN_N的上升沿之间的时间差。由符号设置信号SIGN 780控制的多路分解器732可以通过交换TIN_P和TIN_N来反转输入时间差，从而为权值引入符号。在PLL(锁相环)中常用的PFD(相位频率检测器)731将时间模式输入信号的上升沿之间的时间差转换为脉冲宽度，这是SDU所需的时间信号形式。与图4a至图5b所示的(时间寄存器)电路装置/SDU相同，SWC信号控制用于初始化的预充电，而控制信号RT和CT770则通过在放电时改变τ来控制每个输入时间差的权重幅度。一般来说，每条路径都可以使用单独的放电脉冲和/或τ进行放电，即每个SDU可以有自己的SWC、RT和CT信号，也可以使用公共信号。在SDU处理完所有所需的输入时间差后，READ(即读出信号侧翼)的上升沿可触发其最后一次放电(即读出)，时间模式信号输出可以用CMP_P和CMP_N下降沿(即输出信号侧翼)之间的时间差形式进行评估，其值可表示为：
其中，当SIGN为高时，sgni＝1；当SIGN为低时，sgni＝-1。通过比较等式(1)和等式(4)，可以得出结论：如果则所实现的TAU的输出与等式(1)中定义的TAU的输出相同。
在一些示例中，如果τout>τi，则所提出的系统还可以作为时间放大器工作，或者更广泛地说，如果τout≠τi，所提出的系统还可以作为时间定标器工作。例如，这可以用来放宽对以下TDC的要求。值得一提的是，尽管时间放大功能也可以由其他电路提供，但由于只需要一些额外的控制电路来调整最终读出放电周期的时间常数，因此所提出的TAU可以为在加权和中增加TA因子提供低复杂度的可能性。
很明显，等式(3)中与电压有关的常数项在等式(4)中消失了，从而提高了PVT的稳健性。此外，由于采用了差分结构，如果两条路径相同，则电路造成的任何失真都将在输出抵消。
图7a和图7b示出了所提出的TAU的(概念)实现示例。然而，SDU的实现(如图4a至图5b所示)并不局限于可调电阻器和电容器的组合。任何可改变放电/充电曲线的斜率的设备组合都可用作SDU。此外，TAU的辅助电路也不局限于图7a中给出的示例，即MUX、PFD(相位频率检测器)和OR门的组合。还可以使用任何可以交换和组合输入边缘并将其转换为脉冲的电路组合。
TAU电路装置的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图6b、图8至图11)描述的一个或多个示例进行说明。TAU电路装置可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
如上所述，所提出的TAU电路装置的一个主要应用是作为全数字锁相环(ADPLL)的一部分。例如，在ADPLL内，时间误差信息可以在数字化之前直接在时域中进行处理。所提出的TAU电路装置可用于计算输入时间在时域中的加权和。利用TAU电路装置，ADPLL可以将DTC和时间放大器结合起来，降低对DTC增益校准的要求，并实现可变的时间放大增益。
图8和图9示出了采用TAU电路装置的ADPLL的示例的示意图。图8示出了包括TAU电路装置的ADPLL电路装置的示例的示意图，例如，图6a至图7a中的至少一个所示的TAU电路装置。例如，如图8所示，TAU电路装置810可用于捕获振荡器信号830与ADPLL电路装置的基准信号840的信号侧翼之间的偏移(即延迟)。因此，TAU电路装置的时间模式输出信号可以表示振荡器信号与基准信号的信号侧翼之间的偏移。如图8进一步所示，TAU电路装置的时间模式输出信号可提供给时间数字转换器(TDC)820，该转换器可以被配置为量化时间模式输出信号，用于校准TAU或用于数字环路滤波器。
在许多情况下，TDC在分辨率方面具有特定功能，例如，分辨率越高，复杂性越高，功耗越大。通过使用时间缩放功能(例如，TAU电路装置的时间放大功能)，TAU电路装置可以根据TDC的功能调整其时间模式输出信号。因此，缩放因子可用于缩放ADPLL电路装置的时间数字转换器820的一对输出信号侧翼之间的延迟。例如，缩放因子可以>1或＝1或<1。每种设置都有其优点，具体取决于应用。在PLL的情况下，如果缩放因子>1，则在PLL的相位误差已经很小的情况下，即PLL已锁定频率并在(准)稳态模式下操作，TDC的分辨率可以提高(或TDC所需的分辨率可以降低)。例如，如果PLL稍微失去频率锁定，则可以通过将时间放大率设置为<1来加快控制环路的速度，这使TDC能够将较大的相位误差数字化，并有机会“赶上”，并且在最佳情况下，再次实现锁定的PLL操作。这可能会导致TDC在输出时产生更粗的相位误差，即更大的量化误差。然而，在频率锁定丢失的情况下，量化误差只是一个很小的误差源。实际上，时间放大或时间缩放可用于降低对TDC分辨率的要求(从而降低功耗)，或者等同于提高TDC分辨率(从而降低系统中的量化噪声)。在这种情况下，噪声性能和功耗直接相关，可以相互抵消。
由于TAU电路装置已经可以完成数字时间转换器(DTC)的大部分任务，因此还可以减少TDC必须覆盖的范围。DTC知道调谐振荡器周期与参考时钟周期之间的小数关系。如果这是一个小数比，则振荡器边缘和参考边缘之间在每个参考周期可能会有确定的偏移。DTC或TAU可以了解这一比率，并只考虑两个信号之间的剩余相位误差，即PLL可以控制的实际相位误差。这样，TDC可以覆盖振荡器周期的较低部分，从而降低对TDC动态范围的要求。
如图4a至图4b和图6a至图6b所述，ADPLL电路装置可完全在半导体芯片中实现。
ADPLL的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图7b、图9至图11)描述的一个或多个示例进行说明。ADPLL可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图9示出了ADPLL 900的另一个更详细的示例。在图9所示的ADPLL中，求和组件901具有频率控制字(FCW)。求和组件901反过来向加法器902提供整数部分，向TAU校准电路915和TAU(包括接口和控制电路)910提供小数部分振荡器945用于向TAU提供数字基准信号FREF D940。数字控制振荡器DCO935的输出、数字可变时钟信号CKVD 930也作为输入提供给TAU 910。CKVD和FREFD用作TAU的时间模式输入信号。小数部分和TAU校准电路的输出作为控制信号提供给TAU。TAU的时间模式输出信号CMP_P和CMP_N作为输入提供给TDC 920。TAU的传递函数定义为/>TDC的输出提供给TAU校准电路915和加法器902。CKVD进一步提供给另一个求和组件904，求和组件904的输出提供给采样/保持电路905，采样/保持电路的输出提供给加法器902。加法器902的输出提供给数字环路滤波器903，数字环路滤波器903的输出提供给DCO。TAU用于捕获CKVD和FREFD信号侧翼之间的偏移量Δts，从而生成Δtout，并将其提供给TDC。FCW的整数部分和CKVD周期计数器的整数部分分别由求和组件901和求和组件904以及采样/保持电路905提供，只有在PLL仍需锁定频率时才会激活。PLL锁定后，这些组件将关闭，只有ADPLL的小数误差控制环路部分(包括TAU)保持激活状态，因为现在误差应该很小。换句话说，一旦PLL锁定，ADPLL的整数相位误差部分就没有必要操作了，这可以在关闭相应电路部分时节省功率。
除ADPLL外，所提出的TAU电路装置还可应用于广泛领域，例如，参考时间生成、时间信号过滤、模拟低功耗和中等精度计算等。
ADPLL的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图8、图10至图11)描述的一个或多个示例进行说明。ADPLL可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图10示出了电路装置操作方法的示例的流程图。例如，该方法可用于操作图4a至图5b所示的(时间寄存器)电路装置/SDU。与图4a至图5b的(时间寄存器)电路装置/SDU有关的特征同样可以引入图10的相应方法中。
该方法包括基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度，从电路装置的电容电路元件中丢弃1010电荷。丢弃电荷的速率取决于提供给电路装置的至少一个控制信号。该方法包括提供1020输出信号侧翼，该输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟。该延迟基于读出信号提供给电路装置侧翼时存储在电容电路元件中的电荷。
该方法的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图9、图11)描述的一个或多个示例进行说明。该方法可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
图11示出了操作TAU电路装置的方法的示例的流程图。例如，该方法可用于操作图6a至图7b所示的TAU电路装置。与图6a至图7b的TAU电路装置或图4a至图5b的(时间寄存器)电路装置/SDU有关的特征同样可以引入图11的相应方法中。
该方法包括将至少包括第一对输入信号侧翼的时间模式输入信号1110转换为第一输入信号和第二输入信号。第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟。该方法包括基于第一输入信号的至少第一脉冲的宽度，从第一电容电路元件中丢弃1120电荷。该方法包括基于第二输入信号的至少第一脉冲的宽度，从第二电容电路元件中丢弃1130电荷。该方法包括提供1140一对输出信号侧翼中相对于读出信号侧翼具有延迟的一个侧翼。延迟基于在提供读出信号侧翼时存储在第一电容电路元件中的电荷。该方法包括提供1150一对输出信号侧翼中相对于读出信号侧翼具有延迟的另一侧翼。延迟基于在提供读出信号侧翼时存储在第二电容电路元件中的电荷。该方法包括提供1160包括一对输出信号侧翼的时间模式输出信号。
该方法的更多细节和方面将结合所提出的概念或上文或下文(例如，图1a至图10)描述的一个或多个示例进行说明。该方法可以包括一个或多个额外的可选特征，这些特征与所提出的概念或上文或下文描述的一个或多个示例的一个或多个方面相对应。
在本发明中，引入了TAU的概念，为时间模式电路提供了主要构件。虽然时间模式电路还不像VMC或CMC那样成熟，但所提出的TAU可向TMC的成熟迈出一步。一般来说，TMC可在以下几个方面受益于所提出的TAU。
首先，从功能角度来看，所提出的TAU可以提供一种快速、简单的方法来设计大多数模拟前端电路的时间模式对应物。正如本发明将介绍的那样，时间模式模拟系统通常缺少滤波器和可变增益放大器(VGA)等前端电路。这可能会对TDC(时间数字转换器)提出很高的要求，并增加整个系统设计的复杂性。使用TAU可以解决这一难题。
例如，所提出的TAU的传递函数(等式(1))已经具有n阶FIR滤波器(有限脉冲响应)的形式，因此可以使用所提出的TAU轻松设计时间模式滤波器。换句话说，示例提供了使用TAU电路装置实现滤波器。此外，对于所有i，通过选择τout≠τi(例如，τout>τi)，还可以利用所提出的TAU优雅地实现时间放大(TA)。这可以用来降低对用于量化时间模式信号的后续TDC的要求。此外，在n＝1的情况下，还可以通过改变TAUτout/τ1的TA因子来设计可变时间模式信号放大。
其次，从性能角度来看，与其他时间模式电路相比，所提出的TAU可以降低PVT敏感性，因为Δtout可能不取决于PVT敏感性物理参数(例如，电源电压、晶体管阈值电压等)，而(仅)取决于RC时间常数和放电脉冲持续时间。这可以减少校准工作、系统复杂性和启动延迟。尤其是后一点，对IoT唤醒无线电等设备非常有价值，因为唤醒时间在很大程度上受到所需的启动校准持续时间的影响。如果系统中存在较强的非线性，则可能难以实现良好的校准精度。在这种情况下，PVT稳健性也是有益的。由于所提出的TAU的输出可以实现与电压电平无关，因此所需的电源波动抑制也可以大大降低。此外，由于采用了差分结构，如果两条路径相同，电路造成的失真可能会在输出抵消。
出于同样的原因，如果利用所提出的TAU来实现DTC，则与其他DTC相比，PVT抗扰度(灵敏度)也会大大提高。此外，基于TAU的DTC可以在噪声恒定斜率DTC和非线性可变斜率DTC之间实现平衡，也就是说，与恒定斜率DTC相比，基于TAU的DTC的噪声更低，而与可变斜率DTC相比，线性度更好。与恒定斜率DTC相比，基于TAU的DTC在偏压方面的复杂性也更低，因为在片上生成面积效率高的低噪声、低功耗恒定电流具有挑战性。
各种示例还可以提高线性。由于提高了对电源波动的抗扰度，所以基于TAU的DTC可能会减少记忆效应。与其他DTC结构相比，这可能会提高系统线性，降低电源设计的复杂性。
与前述示例中某一特定示例相关的方面和特征也可与一个或多个进一步示例相结合，以取代该进一步示例中相同或类似的特征，或将这些特征额外引入进一步示例中。各种示例提供：
(1)一种电路装置，电路装置被配置为：
基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度从电路装置的电容电路元件中丢弃电荷，丢弃电荷的速率取决于提供给电路装置的至少一个控制信号；以及
提供输出信号侧翼，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于在读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。
(2)根据(1)所述的电路装置，其中，电容电路元件是可调电容电路元件。
(3)根据(2)所述的电路装置，其中，电路装置被配置为通过基于至少一个控制信号控制可调电容电路元件的电容来改变丢弃电荷的速率。
(4)根据(1)至(3)中任一项所述的电路装置，其中，电容电路元件包括电容器组。
(5)根据(1)至(4)中任一项所述的电路装置，其中，经由电路装置的电阻电路元件丢弃电荷。
(6)根据(5)所述的电路装置，其中，电阻电路元件是可调电阻电路元件。
(7)根据(6)所述的电路装置，其中，电路装置被配置为通过基于至少一个控制信号控制可调电阻元件的电阻来改变丢弃电荷的速率。
(8)根据(5)至(7)中任一项所述的电路装置，其中，电阻电路元件包括电阻器组。
(9)根据(1)至(8)中任一项所述的电路装置，包括输出电路元件，其中，输出电路元件被配置为提供相对于读出信号具有延迟的输出信号侧翼。
(10)根据(9)所述的电路装置，其中，电路装置被配置为响应于读出信号侧翼而丢弃电容电路元件中剩余的电荷，其中，输出电路元件是比较器电路，比较器电路被配置为当表示电容电路元件中剩余的电荷的电压达到电压阈值时触发输出信号侧翼。
(11)根据(1)至(10)中任一项所述的电路装置，其中，电路装置在半导体芯片中实现。
(12)一种时间模式运算单元(TAU)电路装置，包括：
根据(1)至(11)中任一项所述的至少第一电路装置和第二电路装置；以及
控制电路，控制电路被配置为：
将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号，第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟，
向第一电路装置和第二电路装置提供第一输入信号和第二输入信号，以及
基于第一电路装置和第二电路装置的相应输出信号，提供包括一对输出信号侧翼的时间模式输出信号。
(13)根据(12)所述的TAU电路装置，其中，控制电路被配置为，如果时间模式输入信号还至少包括另一对输入信号侧翼，则向第一输入信号和第二输入信号中的每一个提供至少另一个信号脉冲，至少另一个信号脉冲的脉冲宽度基于至少另一对输入信号侧翼中的信号侧翼之间的延迟。
(14)根据(13)所述的TAU电路装置，其中，TAU电路装置被配置为对第一对输入信号侧翼中的信号侧翼之间的延迟和至少另一对输入信号侧翼中的信号侧翼之间的延迟执行时间模式求和，一对输出信号侧翼之间的延迟表示时间模式求和的结果。
(15)根据(12)至(14)中任一项所述的TAU电路装置，其中，控制电路被配置为向第一电路装置和第二电路装置提供至少一个控制信号，至少一个控制信号被配置为控制从相应电路装置的电容电路元件中丢弃电荷的速率。
(16)根据(15)所述的TAU电路装置，其中，控制电路被配置为至少在最初时间间隔和最终时间间隔期间提供控制信号，最初时间间隔包含作为第一输入信号和第二输入信号的一部分提供的第一信号脉冲，并且最终时间间隔包含读出信号侧翼和提供输出信号的一对输出信号侧翼之间的时间。
(17)根据(16)所述的TAU电路装置，其中，控制电路被配置为在最初时间间隔和最终时间间隔之间的至少另一个时间间隔期间进一步提供控制信号，至少另一个时间间隔包含作为第一输入信号和第二输入信号中的每一个的一部分提供的至少另一个信号脉冲。
(18)根据(17)所述的TAU电路装置，其中，控制电路被配置为更新最初时间间隔、至少另一个时间间隔和最终时间间隔中的每一个的控制信号。
(19)根据(17)或(18)中任一项所述的TAU电路装置，其中，在最初时间间隔和至少另一个时间间隔期间提供的控制信号充当加权因子，影响响应于包括在第一输入信号和第二输入信号中的第一信号脉冲和至少另一个信号脉冲而被丢弃的电荷量。
(20)根据(19)所述的TAU电路装置，其中，TAU电路装置被配置为对第一对输入信号侧翼中的信号侧翼之间的延迟和通过加权因子进行加权的至少另一对输入信号侧翼中的信号侧翼之间的延迟执行时间模式加权求和，一对输出信号侧翼之间的延迟表示时间模式加权求和的结果。
(21)根据(15)至(20)中任一项所述的TAU电路装置，其中，控制电路被配置为更新最终时间间隔的控制信号，以便根据缩放控制信号设置从相应电路装置的电容电路元件中丢弃电荷的速率，在最终时间间隔期间从相应电路元件的电容电路元件中丢弃电荷的速率经由缩放控制信号可设置为小于、等于和大于在最初时间间隔期间从相应电路元件的电容电路元件中丢弃电荷的速率。
(22)根据(15)至(21)中任一项所述的TAU电路装置，其中，在最终时间间隔期间提供的控制信号充当缩放因子，该缩放因子影响一对输出信号侧翼之间的时间延迟。
(23)根据(22)所述的TAU电路装置，其中，TAU电路装置被配置为对第一对输入信号侧翼中的信号侧翼之间的延迟和至少另一对输入信号侧翼中的信号侧翼之间的延迟执行时间模式求和，一对输出信号侧翼之间的延迟表示时间模式求和的结果乘以缩放因子。
(24)根据(15)至(23)中任一项所述的TAU电路装置，其中，控制电路被配置为提供至少一个控制信号，使得从电容电路元件中丢弃电荷的速率对于第一电路装置和第二电路装置是相同的。
(25)根据(12)至(24)中任一项所述的TAU电路装置，其中，如果第一对输入信号侧翼中的信号侧翼之间的延迟大于零，则第一输入信号的第一信号脉冲的脉冲宽度不同于第二输入信号的第一信号脉冲的脉冲宽度。
(26)根据(12)至(25)之一的TAU电路装置，其中，控制电路被配置为基于提供给TAU电路装置的符号设置信号，在为第一输入信号生成具有更宽脉冲宽度的信号脉冲和为第二输入信号生成具有更宽脉冲宽度的信号脉冲之间切换。
(27)根据(26)所述的TAU电路装置，其中，TAU电路装置被配置为对第一对输入信号侧翼之间的延迟和至少另一对输入信号侧翼之间的延迟执行时间模式求和，符号设置信号用于在正或负的被加数之间进行选择，而一对输出信号侧翼表示时间模式求和的结果。
(28)根据(12)至(27)中任一项所述的TAU电路装置，其中，控制电路包括相位频率检测器电路，该相位频率检测器电路用于将时间模式输入信号转换为第一输入信号和第二输入信号，从而将信号侧翼转换为脉冲宽度。
(29)根据(12)至(28)中任一项所述的TAU电路装置，其中，TAU电路装置在半导体芯片中实现。
(30)一种全数字锁相环电路装置，包括根据(12)至(29)中任一项所述的TAU电路装置。
(31)根据(30)所述的ADPLL电路装置，其中，TAU电路装置被配置为捕获ADPLL电路装置的振荡器信号和基准信号的信号侧翼之间的偏移。
(32)根据(30)或(31)中任一项所述的ADPLL电路装置，包括根据(22)或(23)中任一项所述的TAU电路装置，其中，缩放因子用于缩放ADPLL电路装置的时间数字转换器的一对输出信号侧翼之间的延迟。
(33)根据(30)至(32)中任一项所述的ADPLL电路装置，其中，ADPLL电路装置在半导体芯片中实现。
(34)一种电路装置，包括电容电路元件、电阻电路元件和输出电路元件，
其中，电路装置被配置为基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度，经由电阻电路元件从电容电路元件中丢弃电荷，
其中，经由电阻电路元件丢弃电荷的速率取决于提供给电路装置的至少一个控制信号，以控制电容电路元件的电容和电阻电路元件的电阻中的至少一个，以及
其中，电路装置被配置为提供输出信号侧翼，该输出信号侧翼相对于提供给该电路装置的读出信号侧翼具有延迟，该延迟基于在读出信号侧翼提供给该电路装置时存储在电容电路元件中的电荷。
(35)一种用于操作电路装置的方法，该方法包括：
基于提供给电路装置的输入信号的一个或多个信号脉冲的宽度从电路装置的电容电路元件中丢弃电荷，丢弃电荷的速率取决于提供给电路装置的至少一个控制信号；以及
提供输出信号侧翼，输出信号侧翼相对于提供给电路装置的读出信号侧翼具有延迟，延迟基于在读出信号侧翼提供给电路装置时存储在电容电路元件中的电荷。
(36)一种用于操作时间模式运算单元(TAU)电路装置的方法，包括：
将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号，第一输入信号和第二输入信号均至少包括第一信号脉冲，第一信号脉冲的脉冲宽度基于第一对输入信号侧翼中的侧翼之间的延迟，
至少基于第一输入信号的第一脉冲的宽度，从第一电容电路元件中丢弃电荷；
至少基于第二输入信号的第一脉冲的宽度，从第二电容电路元件中丢弃电荷；
提供一对输出信号侧翼中相对于读出信号侧翼具有延迟的一个侧翼，延迟基于在提供读出信号侧翼时存储在第一电容电路元件中的电荷；
提供一对输出信号侧翼中相对于读出信号侧翼具有延迟的另一侧翼，延迟基于在提供读出信号侧翼时存储在第二电容电路元件中的电荷；
提供包括一对输出信号侧翼的时间模式输出信号。
应当进一步理解，在描述或权利要求中公开的若干步骤、工艺、操作或功能不应被理解为暗示这些操作必然依赖于所描述的顺序，除非在个别情况下明确说明或出于技术原因的需要。因此，前面的描述并没有将若干步骤或功能的执行限制在一定的顺序上。此外，在更多示例中，单个步骤、功能、工艺或操作可以包括和/或分解为多个子步骤、功能、工艺或操作。
如果某些方面的描述与设备或系统有关，则这些方面也应理解为相应方法的描述。例如，设备或系统的块、设备或功能方面可能对应于相应方法的特征，例如，方法步骤。因此，与方法有关的描述也应理解为对相应设备或相应系统的相应块、相应元件、属性或功能特征的描述。
以下权利要求特此并入具体是实施方式中，其中，每项权利要求可作为单独的示例独立存在。还应当注意，尽管在权利要求中从属权利要求是指与一个或多个其他权利要求的特定组合，但其他示例也可以包括从属权利要求与任何其他从属或独立权利要求的主题的组合。在此明确提出这种组合，除非在个别情况下说明不打算采用特定的组合。此外，一个权利要求的特征也应包括在任何其他独立权利要求中，即使该权利要求没有被直接定义为从属于该其他独立权利要求。

Claims (20)

1.一种电路装置，所述电路装置被配置为：
基于提供给所述电路装置的输入信号的一个或多个信号脉冲的宽度从所述电路装置的电容电路元件中丢弃电荷，丢弃所述电荷的速率取决于提供给所述电路装置的至少一个控制信号；以及
提供输出信号侧翼，所述输出信号侧翼相对于提供给所述电路装置的读出信号侧翼具有延迟，所述延迟基于在所述读出信号侧翼提供给所述电路装置时存储在所述电容电路元件中的所述电荷。
2.根据权利要求1所述的时间寄存器电路装置，其中，所述电容电路元件是可调电容电路元件，其中，所述电路装置被配置为通过基于所述至少一个控制信号控制所述可调电容电路元件的电容来改变丢弃所述电荷的速率。
3.根据权利要求1所述的电路装置，其中，经由所述电路装置的电阻电路元件丢弃所述电荷。
4.根据权利要求3所述的电路装置，其中，所述电阻电路元件是可调电阻电路元件，其中，所述电路装置被配置为通过基于所述至少一个控制信号控制所述可调电阻元件的电阻来改变丢弃所述电荷的速率。
5.根据权利要求4所述的电路装置，包括输出电路元件，其中，所述输出电路元件被配置为提供相对于所述读出信号具有所述延迟的所述输出信号侧翼。
6.根据权利要求5所述的电路装置，其中，所述电路装置被配置为响应于所述读出信号侧翼而丢弃所述电容电路元件中剩余的电荷，其中，所述输出电路元件是比较器电路，所述比较器电路被配置为当表示所述电容电路元件中剩余的所述电荷的电压达到电压阈值时触发所述输出信号侧翼。
7.一种时间模式运算单元TAU电路装置，包括：
根据权利要求1所述的至少第一电路装置和第二电路装置；以及
控制电路，所述控制电路被配置为：
将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号均至少包括第一信号脉冲，所述第一信号脉冲的脉冲宽度基于所述第一对输入信号侧翼中的侧翼之间的延迟，
向所述第一电路装置和所述第二电路装置提供所述第一输入信号和所述第二输入信号，以及
基于所述第一电路装置和所述第二电路装置的相应的输出信号，提供包括一对输出信号侧翼的时间模式输出信号。
8.根据权利要求7所述的TAU电路装置，其中，所述控制电路被配置为：如果所述时间模式输入信号还包括至少另一对输入信号侧翼，则向所述第一输入信号和所述第二输入信号中的每一个提供至少另一个信号脉冲，所述另一个信号脉冲的脉冲宽度基于所述至少另一对输入信号侧翼中的所述信号侧翼之间的延迟。
9.根据权利要求8所述的TAU电路装置，其中，所述TAU电路装置被配置为对所述第一对输入信号侧翼中的信号侧翼之间的延迟和所述至少另一对输入信号侧翼中的信号侧翼之间的延迟执行时间模式求和，所述一对输出信号侧翼之间的延迟表示所述时间模式求和的结果。
10.根据权利要求7所述的TAU电路装置，其中，所述控制电路被配置为向所述第一电路装置和所述第二电路装置提供至少一个控制信号，所述至少一个控制信号被配置为控制从相应的电路装置的电容电路元件中丢弃电荷的速率。
11.根据权利要求10所述的TAU电路装置，其中，所述控制电路被配置为至少在最初时间间隔和最终时间间隔期间提供所述控制信号，所述最初时间间隔包含作为所述第一输入信号和所述第二输入信号的一部分提供的所述第一信号脉冲，并且所述最终时间间隔包含所述读出信号侧翼和提供所述输出信号的所述一对输出信号侧翼之间的时间。
12.根据权利要求11所述的TAU电路装置，其中，所述控制电路被配置为在所述最初时间间隔和所述最终时间间隔之间的至少另一个时间间隔期间进一步提供所述控制信号，所述至少另一个时间间隔包含作为所述第一输入信号和所述第二输入信号中的每一个的一部分提供的至少另一个信号脉冲。
13.根据权利要求12所述的TAU电路装置，其中，在所述最初时间间隔和所述至少另一个时间间隔期间提供的所述控制信号充当加权因子，所述加权因子影响响应于包括在所述第一输入信号和所述第二输入信号中的所述第一信号脉冲和所述至少另一个信号脉冲而被丢弃的电荷量。
14.根据权利要求13所述的TAU电路装置，其中，所述TAU电路装置被配置为对所述第一对输入信号侧翼中的信号侧翼之间的延迟和通过所述加权因子进行加权的所述至少另一对输入信号侧翼中的信号侧翼之间的延迟执行时间模式加权求和，所述一对输出信号侧翼之间的延迟表示所述时间模式加权求和的结果。
15.根据权利要求11所述的TAU电路装置，其中，在所述最终时间间隔期间提供的控制信号充当缩放因子，所述缩放因子影响所述一对输出信号侧翼之间的时间延迟，其中，所述TAU电路装置被配置为执行所述第一对输入信号侧翼中的信号侧翼之间的延迟和至少另一对输入信号侧翼中的信号侧翼之间的延迟的时间模式求和，所述一对输出信号侧翼之间的所述延迟表示所述时间模式求和的结果乘以所述缩放因子。
16.根据权利要求7所述的TAU电路装置，其中，所述控制电路被配置为基于提供给所述TAU电路装置的符号设置信号，在为所述第一输入信号生成具有更宽脉冲宽度的信号脉冲和为所述第二输入信号生成具有更宽脉冲宽度的信号脉冲之间切换。
17.一种全数字锁相环ADPLL电路装置，包括根据权利要求7所述的TAU电路装置。
18.根据权利要求17所述的ADPLL电路装置，其中，所述TAU电路装置被配置为捕获所述ADPLL电路装置的振荡器信号和基准信号的信号侧翼之间的偏移。
19.一种用于操作电路装置的方法，所述方法包括：
基于提供给所述电路装置的输入信号的一个或多个信号脉冲的宽度从所述电路装置的电容电路元件中丢弃电荷，丢弃所述电荷的速率取决于提供给所述电路装置的至少一个控制信号；以及
提供输出信号侧翼，所述输出信号侧翼相对于提供给所述电路装置的读出信号侧翼具有延迟，所述延迟基于在所述读出信号侧翼提供给所述电路装置时存储在所述电容电路元件中的所述电荷。
20.一种用于操作时间模式运算单元TAU电路装置的方法，包括：
将至少包括第一对输入信号侧翼的时间模式输入信号转换为第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号均至少包括第一信号脉冲，所述第一信号脉冲的脉冲宽度基于所述第一对输入信号侧翼中的侧翼之间的延迟；
至少基于所述第一输入信号的第一脉冲的宽度，从第一电容电路元件中丢弃电荷；
至少基于所述第二输入信号的所述第一脉冲的宽度，从第二电容电路元件中丢弃电荷；
提供一对输出信号侧翼中相对于读出信号侧翼具有延迟的一个侧翼，该延迟基于在提供所述读出信号侧翼时存储在所述第一电容电路元件中的所述电荷；
提供所述一对输出信号侧翼中相对于所述读出信号侧翼具有延迟的另一侧翼，该延迟基于在提供所述读出信号侧翼时存储在所述第二电容电路元件中的所述电荷；
提供包括所述一对输出信号侧翼的时间模式输出信号。
CN202280052055.XA 2021-08-06 2022-08-05 电路装置、时间模式运算单元、全数字锁相环和相应方法 Pending CN117769685A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21190043 2021-08-06
EP21190043.6 2021-08-06
PCT/EP2022/072116 WO2023012341A1 (en) 2021-08-06 2022-08-05 Circuit arrangement, time-mode arithmetic unit, all-digital phase-locked loop, and corresponding methods

Publications (1)

Publication Number Publication Date
CN117769685A true CN117769685A (zh) 2024-03-26

Family

ID=77249707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280052055.XA Pending CN117769685A (zh) 2021-08-06 2022-08-05 电路装置、时间模式运算单元、全数字锁相环和相应方法

Country Status (2)

Country Link
CN (1) CN117769685A (zh)
WO (1) WO2023012341A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111025884B (zh) * 2019-12-08 2021-10-26 复旦大学 两步式高速动态时间数字转换器

Also Published As

Publication number Publication date
WO2023012341A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN111106833B (zh) 用于校准时间数字转换器的设备、电路以及方法
US11747216B1 (en) Capacitor-referenced temperature sensing
US8970227B2 (en) Circuit for capacitive touch applications
Hwang et al. A high-precision time-to-digital converter using a two-level conversion scheme
US9369137B2 (en) Clock generation circuit, successive comparison A/D converter, and integrated circuit device
TWI496422B (zh) 差量調變裝置
CN109861691A (zh) 基于延迟锁相环的两步式混合结构sar tdc的模数转换器电路
TW200919983A (en) Method and systems for calibrating RC apparatus
Ignjatovic et al. An interface circuit for measuring capacitance changes based upon capacitance-to-duty cycle (CDC) converter
JP4109252B2 (ja) 帯域幅をダイナミックに調整する非同期シリアルアナログデジタル変換方法
US20110282625A1 (en) Time Interval Analyzing System and a Method Thereof
JP2999468B2 (ja) リアクタンスの離散時間的測定のための方法及び装置
Karmakar et al. Pseudo-differential time-domain integrator using charge-based time-domain circuits
CN117769685A (zh) 电路装置、时间模式运算单元、全数字锁相环和相应方法
Rashidzadeh et al. A delay generation technique for narrow time interval measurement
US10574244B2 (en) Closed-loop oscillator based sensor interface circuit
CN107817060B (zh) 温度数字转换器
US20210297089A1 (en) Circuitry including at least a delta-sigma modulator and a sample-and-hold element
US11196438B1 (en) High resolution analog to digital converter with factoring and background clock calibration
US10797715B2 (en) Filtering method and filter
Fan et al. Jitter measurement and compensation for analog-to-digital converters
Abdelfattah et al. Cascade and LC ladder-based filter realizations using synchronous time-mode signal processing
JP4422284B2 (ja) Ａ／ｄ変換器及び半導体圧力センサ装置
WO2009019632A1 (en) Signal processor comprising an integrating analog-to-digital converter
Lu et al. A Wide-Range Capacitance-to-Frequency Readout Circuit using Pulse-Width Detection and Delay-Line-Based Feedback Control Loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination