CN117749378A - 基于量子线路的rsa解密方法、装置、介质及电子装置 - Google Patents

基于量子线路的rsa解密方法、装置、介质及电子装置 Download PDF

Info

Publication number
CN117749378A
CN117749378A CN202211110361.2A CN202211110361A CN117749378A CN 117749378 A CN117749378 A CN 117749378A CN 202211110361 A CN202211110361 A CN 202211110361A CN 117749378 A CN117749378 A CN 117749378A
Authority
CN
China
Prior art keywords
constant
output
modulo
controlled
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211110361.2A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202211110361.2A priority Critical patent/CN117749378A/zh
Publication of CN117749378A publication Critical patent/CN117749378A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明公开了一种基于量子线路的RSA解密方法、装置、介质及电子装置，该方法通过将RSA密文解密中的整数分解问题转换为离散对数问题，然后通过常数模幂运算器构建用于求解该离散对数问题的量子线路对该RSA密文进行解密，其中，常数模幂运算器包括n个级联的受控的常数模加模乘运算器，第i个受控的所述常数模加模乘运算器的常数为模数为N，从而实现了RSA密文的解密。

Description

基于量子线路的RSA解密方法、装置、介质及电子装置
技术领域
本发明属于量子计算技术领域，特别是一种基于量子线路的RSA解密方法装置、介质及电子装置。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
RSA加密算法是一类应用广泛的公钥密钥体制，其安全性是基于整数分解问题，此困难问题在经典计算机上还未有多项式时间的攻击算法。在Shor提出基于量子计算的Shor算法之后，RSA的安全性受到极大挑战，因此如何构建量子线路进行整数分解是RSA解密的关键。
发明内容
本发明的目的是提供一种基于量子线路的RSA解密方法、装置、介质及电子装置，旨在通过量子线路实现RSA密文的解密。
本发明的一个实施例提供了一种基于量子线路的RSA解密方法，所述方法包括：
将RSA密文解密中的整数分解问题转换为离散对数问题；
基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
基于所述量子线路的运行结果对所述RSA密文进行解密。
可选的，所述基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，包括：
基于所述离散对数问题确定所述常数模幂运算器中的a，得到受控的第一常数模幂运算器和受控的第二模幂运算器；
基于shor算法和受控的所述第一常数模幂运算器和受控的所述第二模幂运算器构建用于求解所述离散对数问题的量子线路。
可选的，所述常数模幂运算器的输入为指数x，第i个受控的所述常数模乘运算器用于根据所述x计算前一个受控的所述常数模乘运算器的输出、所述和所述N的模乘运算结果，所述常数模幂运算器用于根据第n-1个受控的所述常数模乘运算器的模乘运算结果计算模幂运算结果ax mod N，其中0≤i≤n-1。
可选的，第i个受控的所述常数模乘运算器包括依次级联的常数模加模乘运算器、SWAP门和逆常数模加模乘运算器。
可选的，所述常数模加模乘运算器包括m个级联的受控的常数模加运算器，第j个受控的所述常数模加运算器的常数为所述模数为N，其中0≤j≤m-1。
可选的，第j个受控的所述常数模加运算器包括模加运算模块；所述模加运算模块包括依次级联的第一常数加法器、第一常数减法器、第一CNOT门和受控常数加法器，所述第一常数加法器的常数为所述所述第一常数减法器和所述受控常数加法器的常数均为所述N，所述模加运算模块用于计算前一个受控的所述常数模加运算器的输出和所述/>以及所述N的模加运算结果。
可选的，所述模加运算模块的其中一个输入端与所述第一常数加法器的输入端连接，所述模加运算模块的另外一个输入端与所述第一CNOT门的其中一个输入端连接，所述受控常数加法器的的两个输出端与所述模加运算模块的两个输出端一一对应连接；所述模加运算模块的其中一个输入端用于输入前一个受控的所述常数模加运算器的输出，所述模加运算模块的另外一个输入端用于输入初始辅助数据；所述模加运算模块的其中一个输出端用于输出前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果，所述模加运算模块的另外一个输出端用于输出目标辅助数据。
可选的，所述第一常数加法器的输出端与所述第一常数减法器的输入端连接，所述第一常数减法器的输出端与所述第一CNOT门的另外一个输入端连接，所述第一CNOT门的两个输出端与所述受控常数加法器的两个输入端一一对应连接。
可选的，所述第一常数减法器的输出端包括数据输出端和符号输出端，所述受控常数加法器的其中一个输入端包括数据输入端和符号输入端，所述第一常数减法器的数据输出端与所述受控常数加法器的数据输入端连接，所述第一常数减法器的符号输出端与所述第一CNOT门的另外一个输入端连接，所述第一CNOT门的其中一个输出端与所述受控常数加法器的符号输入端连接。
可选的，第j个受控的所述常数模加运算器还包括辅助位复位模块，所述辅助位复位模块用于将所述目标辅助数据复位为所述初始辅助数据；所述辅助位复位模块包括依次级联的第二常数减法器、第一非门和第二CNOT门；所述第二常数加法器的常数为所述
可选的，所述辅助位复位模块的其中一个输入端与所述第二常数减法器的输入端连接，所述辅助位复位模块的另外一个输入端与所述第二CNOT门的其中一个输入端连接，所述第二常数减法器的输出端与所述第一非门的输入端连接，所述第一非门的输出端与所述第二CNOT门的其中一个输入端连接，所述第二CNOT门的两个输出端与所述辅助位复位模块的两个输出端一一对应连接；所述辅助位复位模块的其中一个输出端用于输出中间数据，所述辅助位复位模块的另外一个输出端用于输出所述初始辅助数据。
可选的，所述第二常数减法器的输出端包括数据输出端与符号输出端，所述辅助位复位模块的其中一个输出端包括数据输出端与符号输出端，所述第二常数减法器的数据输出端与所述辅助位复位模块的数据输出端连接，所述第二常数减法器的符号输出端与所述第一非门的输入端，所述第二CNOT门的其中一个输出端与所述辅助位复位模块的符号输出端连接，所述第二CNOT门的另外一个输出端与所述辅助位复位模块的另外一个输出端连接。
可选的，第j个受控的所述常数模加运算器还包括模加运算结果复位模块，所述模加运算结果复位模块用于将所述中间数据复位为前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果；所述模加运算结果复位模块包括依次级联的第二非门和第二常数加法器，所述第二常数加法器的常数为所述/>
可选的，所述模加运算结果复位模块的输入端包括符号输入端和数据输入端，所述第二常数加法器的输入端包括符号输入端和数据输入端；所述模加运算结果复位模块的符号输入端与所述第二非门的输入端连接，所述第二非门的输出端与所述第二常数加法器的符号输入端连接，所述模加运算结果复位模块的数据输入端与所述第二常数加法器的数据输入端连接，所述第二常数加法器的输出端与所述模加运算结果复位模块的输出端连接，所述模加运算结果复位模块的输出端用于输出前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果。
可选的，所述常数模加运算器的两个输入端与所述模加运算模块的两个输入端一一对应连接，所述模加运算模块的两个输出端与所述辅助位复位模块的两个输入端一一对应连接，所述辅助位复位模块的其中一个输出端与所述模加运算结果复位模块的输入端连接，所述辅助位复位模块的其中一个输出端与所述常数模加运算器的其中一个输出端连接，所述模加运算结果复位模块的输出端与所述常数模加运算器的另外一个输出端连接。
本发明的又一实施例提供了一种基于量子线路的RSA解密装置，所述装置包括：
问题转换单元，用于将RSA密文解密中的整数分解问题转换为离散对数问题；
线路构建单元，用于基于常数模幂运算器构建用于求解离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
密文解密单元，用于基于所述量子线路的运行结果对所述RSA密文进行解密。
本发明的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本发明的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
与现有技术相比，本发明提供的一种基于量子线路的RSA解密方法、装置、介质及电子装置，该方法通过将RSA密文解密中的整数分解问题转换为离散对数问题，然后通过常数模幂运算器构建用于求解该离散对数问题的量子线路对该RSA密文进行解密，其中，常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N，从而实现了RSA密文的解密。
附图说明
图1为本发明实施例提供的一种基于量子线路的RSA解密方法的计算机终端的硬件结构框图；
图2为本发明实施例提供的一种基于量子线路的RSA解密方法的流程示意图；
图3为本发明实施例提供的一种求解离散对数问题的量子线路的结构示意图；
图4为本发明实施例提供的一种常数模幂运算器100的结构示意图；
图5为本发明实施例提供的一种常数模乘运算器200的结构示意图；
图6为本发明实施例提供的一种常数模加模乘运算器210的结构示意图；
图7为本发明实施例提供的一种基于量子傅里叶变换的常数模加运算器300的结构示意图；
图8为本发明实施例提供的一种模加运算模块310的结构示意图；
图9为本发明实施例提供的另一种基于量子傅里叶变换的常数模加运算器300的结构示意图；
图10为本发明实施例提供的一种辅助位复位模块320的结构示意图；
图11为本发明实施例提供的一种模加运算结果复位模块330的结构示意图；
图12为本发明实施例提供的一种基于量子傅里叶变换的常数加法器400的结构示意图；
图13为本发明实施例提供的一种基于量子线路的RSA解密装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种基于量子线路的RSA解密方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种基于量子线路的RSA解密方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器(处理器可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储基于量子线路的RSA解密方法的存储器，可选地，上述计算机终端还可以包括用于通信功能的传输装置以及输入输出设备。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器可用于存储应用软件的软件程序以及模块，如本发明实施例中的基于量子线路的RSA解密方法对应的程序指令/模块，处理器通过运行存储在存储器内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至成千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。
参见图2，图2为本发明实施例提供的一种基于量子线路的RSA解密方法的流程示意图。该方法包括以下步骤：
步骤201：将RSA密文解密中的整数分解问题转换为离散对数问题；
其中，RSA密文解密中的整数分解问题为：已知所述RSA密文中公钥与私钥的共同模数N，求质数p和q使得N＝qp。
具体地，所述将RSA密文解密中的整数分解问题转换为离散对数问题，包括：
在[2，N-1]中任取一个与所述N互质的整数A；
基于第一模幂公式与所述A确定整数B，所述第一模幂公式为
基于所述A和所述B确定离散对数问题，所述离散对数问题为：已知所述A、所述B和所述N，求整数d使得B＝AdmodN。
步骤202：基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
具体地，所述基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，包括：
基于所述离散对数问题确定所述常数模幂运算器中的a，得到受控的第一常数模幂运算器和受控的第二模幂运算器；
基于shor算法和受控的所述第一常数模幂运算器和受控的所述第二模幂运算器构建用于求解所述离散对数问题的量子线路。
进一步地，所述基于所述离散对数问题确定所述常数模幂运算器中的a，得到受控的第一常数模幂运算器和受控的第二模幂运算器，包括：
令所述a＝A和a＝B，得到受控的第一常数模幂运算器和受控的第二模幂运算器。
其中，求解所述离散对数问题的量子线路可以参见申请号为202111365896.X的中国专利文献“求解离散对数问题的方法及相关设备”。该专利文献中提供了一种求解离散对数问题的量子线路的结构示意图，参见图3。图3中的第一数学运算模块和第二数学运算模块即为本发明实施例中的受控的第一常数模幂运算器和受控的第二模幂运算器。该量子线路包括第一寄存器、第二寄存器和第三寄存器，第一寄存器包括l+h个量子比特，第二寄存器包括l个量子比特，第三寄存器包括t个量子比特。
记n＝[log2N]，若在一定条件下，可得到记h＝[log2d]，则/>取s≥1，令l＝[h/s]，上述量子线路运行的具体原理为：
通过将H门作用于第一个寄存器包括的l+h个量子比特和第二个寄存器包括的l个量子比特，可以制备初始量子态：
通过第一个寄存器和第二个寄存器包括的量子比特控制第三寄存器包括的量子比特执行模幂运算，即受控的第一常数模幂运算器和受控的第二模幂运算器，可以得到量子态：
对第一寄存器和第二寄存器包括的量子比特执行逆傅里叶变换(QFT)，得到量子态：
对第一寄存器和第二寄存器包括的量子比特进行测量，可以得到测量对{(J，K)}。
步骤203：基于所述量子线路的运行结果对所述RSA密文进行解密。
具体地，根据该测量对和格基约化算法确定d，进而可以根据d和目标方程组确定p和q，目标方程组为：
需要说明的是，基于所述量子线路的运行结果对所述RSA密文进行解密的具体详细的实现方法可以参见申请号为202111365896.X的中国专利文献“求解离散对数问题的方法及相关设备”。
参见图4，图4为本发明实施例提供的一种常数模幂运算器100的结构示意图。所述常数模幂运算器100包括n个级联的受控的常数模乘运算器200(图中用ConMULT表示)，第i个受控的所述常数模乘运算器200的常数为模数为N，所述常数模幂运算器100的输入为指数x，第i个受控的所述常数模乘运算器用于根据所述x计算前一个受控的所述常数模乘运算器的输出、所述/>和所述N的模乘运算结果，所述常数模幂运算器100用于根据第n-1个受控的所述常数模乘运算器的模乘运算结果计算模幂运算结果axmod N。
其中，所述常数模幂运算器100包括三个输入端和三个输出端，其中一个输入端的输入为指数x对应的量子态|x>，用于控制是否执行所述常数模乘运算器200。
在本发明实施例中，数据的编码用的是基态编码，因此|x>＝|x0>|x1>···|xn-1>。相应地，有n个控制输入端(为了防止数据溢出，申请的量子比特数量也可以大于或等于n)，每个受控的常数模乘运算器受相同顺序的控制输入端输入的量子态控制，如量子态为|1>，则执行对应常数模乘运算操作；如量子态为|0>，则不执行对应常数模乘运算操作。
其中，所述常数模幂运算器100的另外两个输入端与所述常数模乘运算器200的两个输入端连接，所述常数模乘运算器200的其中一个输入端用于输入待相乘数据，这里为|1>，可以如图4所示，将编码待相乘数据的量子比特的初始态全部设置为|0>，然后用非门(X门)作用于最低位的量子比特得到|1>，也可以是直接将|1>作为最低位量子比特的量子态。
所述常数模乘运算器200的另外一个输入端用于输入待相加数据，在常数模乘运算中，待相加数据b为0，因此，这里的输入也为|0>。
具体原理为：
对于模数常数a∈[0,N-1]，x＝20x0+21x1+···+2ixi+···+2n-1xn-1，xi∈{0,1}，模幂运算为：
可以看出，模幂运算ax mod N可以转化为n个受控的常数模乘运算，每个常数模乘运算器中的常数为模数均为N，每个常数模乘运算器是否执行受其对应顺序的指数x的二进制数值控制。第i个受控的所述常数模乘运算器用于根据xi的二进制数值计算前一个受控的所述常数模乘运算器的输出、所述/>和所述N的模乘运算结果。第n-1个受控的所述常数模乘运算器的模乘运算结果为 即ax mod N。
参见图5，图5为本发明实施例提供的一种常数模乘运算器200的结构示意图。第i个受控的所述常数模乘运算器200包括依次级联的常数模加模乘运算器210、SWAP门220和逆常数模加模乘运算器230。
所述常数模乘运算器200的两个输入端200p和200q与所述常数模加模乘运算器210的两个输入端210p和210q连接，所述常数模乘运算器200的两个输出端200m和200n与所述逆常数模加模乘运算器230的两个输出端230m和230n连接。
所述常数模乘运算器200的两个输入端200p和200q用于输入待相乘数据对应的量子态|1>和待相加数据b对应的量子态|0>，所述常数模乘运算器200的两个输出端200m和200n用于输出模加模乘运算结果 对应的量子态和量子态|0>。
参见图6，图6为本发明实施例提供的一种常数模加模乘运算器210的结构示意图，其中，常数模加运算器用标注出常数和模数的φADD表示，例如φADD(20a，N)表示常数为20a且模数为N的常数模加运算器。所述常数模加模乘运算器210包括m个级联的受控的常数模加运算器300，第j个受控的所述常数模加运算器300的常数为所述模数为N，其中0≤j≤m-1。
如图6所示，每个受控的常数模加运算器300包括一个数据输入端和一个控制输入端，每个受控的常数模加运算器300的数据输入端与前一个受控的常数模加运算器300的数据输出端连接，将前一个受控的所述常数模加运算器300的输出作为输入，对于第0个受控的所述常数模加运算器300的数据输入端与常数模加模乘运算器210的输入端210q连接，其输入为待相加数据b对应的量子态|0>；每个受控的常数模加运算器300的控制输入端与常数模加模乘运算器210的输入端210p连接，通过输入的前一个受控的所述常数模乘运算器200输出的模乘运算结果 对应的量子态(|y>＝|ym-1，ym-2，···yj···，y0>，yj∈{0,1})进行控制是否执行其包括的m个级联的受控的常数模加运算器300。
需要说明的是，对于第0个受控的所述常数模加运算器300，由于没有前一个常数模加运算器，若是输入为|y>＝|0，0,···，0>，则计算结果为导致后续的计算结果均为0，因此，第0个受控的所述常数模加运算器300的输入只能是|y>＝|0,0，···，1>。该输入在上述实施例(图4)中通过非门(X门)实现。
可以看出，模加模乘运算可以转化为m个受控的常数模加运算，每个常数模加运算器中的常数为模数均为N，每个常数模加运算器是否执行受其对应顺序的/> 的二进制数值控制。
参见图7，图7为本发明实施例提供的一种基于量子傅里叶变换的常数模加运算器300的结构示意图。第j个受控的所述常数模加运算器300包括模加运算模块310，所述常数模加运算器300的两个输入端300p和300q与所述模加运算模块310的两个输入端310p和310q一一对应连接，所述常数模加运算器300的两个输出端300m和300n与所述模加运算模块310的两个输出端310m和310n一一对应连接。
其中，所述模加运算模块310的其中一个输入端310p用于输入前一个受控的所述常数模加运算器300的输出，所述模加运算模块310的另外一个输入端310q用于输入初始辅助数据0；所述模加运算模块310的其中一个输出端310m用于输出前一个受控的所述常数模加运算器300的输出，所述模加运算模块310的另外一个输出端310n用于输出目标辅助数据。
其中，初始辅助数据0对应的量子态|0>，目标辅助数据对应的量子态为|0>或|1>。
参见图8，图8为本发明实施例提供的一种模加运算模块310的结构示意图，其中，常数加法器用标注出常数的φADD表示，常数减法器用标注出常数的φSUB表示，例如φADD(20a)表示常数为20a的常数加法器，φSUB(20a)表示常数为20a的常数减法器。所述模加运算模块310包括依次级联的第一常数加法器311、第一常数减法器312、第一CNOT门313和受控常数加法器314，所述第一常数加法器311的常数为所述所述第一常数减法器312和所述受控常数加法器314的常数均为所述N，所述模加运算模块310用于计算前一个受控的所述常数模加运算器300的输出和所述/>以及所述N的模加运算结果。
其中，所述模加运算模块310的其中一个输入端310p与所述第一常数加法器311的输入端311p连接，所述模加运算模块310的另外一个输入端310q与所述第一CNOT门313的其中一个输入端313p连接，所述受控常数加法器314的两个输出端314m和314n与所述模加运算模块310的两个输出端310m和310n一一对应连接；所述模加运算模块310的其中一个输入端310p用于输入前一个受控的所述常数模加运算器300的输出，所述模加运算模块310的另外一个输入端310q用于输入初始辅助数据；所述模加运算模块310的其中一个输出端310m用于输出前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果，所述模加运算模块310的另外一个输出端310n用于输出目标辅助数据。
其中，所述第一常数加法器311的输出端311m与所述第一常数减法器312的输入端312p连接，所述第一常数减法器312的输出端312m与所述第一CNOT门313的另外一个输入端313q连接，所述第一CNOT门313的两个输出端313m和313n与所述受控常数加法器314的两个输入端314p和314q一一对应连接。
其中，所述第一常数减法器312的输出端312m包括数据输出端312m1和符号输出端312m2，所述受控常数加法器314的其中一个输入端314p包括数据输入端314p1和符号输入端314p2，所述第一常数减法器312的数据输出端312m1与所述受控常数加法器314的数据输入端314p1连接，所述第一常数减法器312的符号输出端312m2与所述第一CNOT门313的另外一个输入端313q连接，所述第一CNOT门313的其中一个输出端313m与所述受控常数加法器314的符号输入端314p2连接。
若i＝0，j＝0，以第0个受控的所述常数模乘运算器的第0个常数模加运算器为例，其包括的模加运算器210的具体原理如下：
输入待相加数据b对应的量子态|0>，经过第一常数加法器311输出量子态然后再经过第一常数减法器312，输出量子态/>
再将量子态和初始辅助数据0对应的量子态|0>输入第一CNOT门313，第一CNOT门313的控制比特为量子态/>对应的符号量子比特，/>≥N，则符号量子比特的量子态为|0>，不执行第一CNOT门313和受控常数加法器314，输出端310m输出的模加运算结果则为/>输出端310n输出的目标辅助数据为|0>。
可以看出，本发明实施例可以得到模加运算结果，实现模加运算，但是用到的辅助比特最后的量子态可能是|0>或|1>，若辅助比特最后的量子态是|1>，则需要先进行复位，后续才可以用于其他计算和存储。为了解决上述问题，请参见下一实施例。
参见图9，图9为本发明实施例提供的另一种基于量子傅里叶变换的常数模加运算器300的结构示意图。第j个受控的所述常数模加运算器300包括依次级联的模加运算模块310、辅助位复位模块320和模加运算结果复位模块330。
其中，所述模加运算模块310的其中一个输入端310p用于输入前一个受控的所述常数模加运算器的输出，所述模加运算模块310的另外一个输入端310q用于输入初始辅助数据；所述模加运算模块310的其中一个输出端310m用于输出前一个受控的所述常数模加运算器300的输出和所述以及所述N的模加运算结果，所述模加运算模块310的另外一个输出端310n用于输出目标辅助数据。
其中，所述辅助位复位模块320的其中一个输出端320m用于输出中间数据，所述辅助位复位模块320的另外一个输出端320n用于输出所述初始辅助数据。
其中，所述模加运算结果复位模块330的输出端330m用于输出前一个受控的所述常数模加运算器300的输出和所述与所述模数N的模加运算结果。
其中，所述模加运算模块310用于计算前一个受控的所述常数模加运算器300的输出和所述以及所述模数N的模加运算结果，所述辅助位复位模块320用于将所述目标辅助数据复位为所述初始辅助数据，所述模加运算结果复位模块330用于将所述中间数据复位为前一个受控的所述常数模加运算器300的输出和所述/>以及所述模数N的模加运算结果。
可以看出，本发明实施例通过辅助位复位模块将目标辅助数据复位为初始辅助数据，由于辅助位复位模块在进行复位时也对模加运算结果进行了改变，因此，再通过模加运算结果复位模块对改变后的中间数据复位为前一个受控的所述常数模加运算器的输出和所述以及所述模数N的模加运算结果，从而不仅实现了模加运算，而且实现了辅助比特的复位，方便后续辅助比特可以用于其他计算和存储。
参见图10，图10为本发明实施例提供的一种辅助位复位模块320的结构示意图。所述辅助位复位模块320用于将所述目标辅助数据复位为所述初始辅助数据；所述辅助位复位模块320包括依次级联的第二常数减法器321、第一非门322和第二CNOT门323；所述第二常数减法器321的常数为所述
其中，所述辅助位复位模块320的其中一个输入端320p与所述第二常数减法器321的输入端321p连接，所述辅助位复位模块320的另外一个输入端320q与所述第二CNOT门323的其中一个输入端323p连接，所述第二常数减法器321的输出端321m与所述第一非门322的输入端322p连接，所述第一非门322的输出端322m与所述第二CNOT门323的另外一个输入端323q连接，所述第二CNOT门323的两个输出端323m和323n与所述辅助位复位模块320的两个输出端320m和320n一一对应连接；所述辅助位复位模块320的其中一个输出端320m用于输出中间数据，所述辅助位复位模块320的另外一个输出端320n用于输出所述初始辅助数据。
其中，所述第二常数减法器321的输出端321m包括数据输出端321m1与符号输出端321m2，所述辅助位复位模块320的其中一个输出端320m包括数据输出端320m1与符号输出端320m2，所述第二常数减法器321的数据输出端321m1与所述辅助位复位模块320的数据输出端320m1连接，所述第二常数减法器321的符号输出端321m2与所述第一非门322的输入端322p，所述第二CNOT门323的其中一个输出端323m与所述辅助位复位模块320的符号输出端320m2连接，所述第二CNOT门323的另外一个输出端323n与所述辅助位复位模块320的另外一个输出端320n连接。
以第0个受控的所述常数模乘运算器的第0个模加运算器为例，其包括的辅助位复位模块220的具体原理如下：
则输入端320p输入的为/>输入端320q输入的为|0>。经过第二常数减法器321，得到-N，-N＜0，因此，输出端321m1输出的为|N>，输出端321m2输出的为|1>，|1>表示负数。再经过第一非门322，输出端322m输出的为|0>。因此第二CNOT门323输入端323q和323p输入的均为|0>，最后320n输出的为|0>，即初始辅助数据，实现了辅助比特的复位。对于输出端320m1输出的则为|N>，输出端320m2输出的则为|0>，因此输出端320m输出的中间数据为|N>。
参见图11，图11为本发明实施例提供的一种模加运算结果复位模块330的结构示意图。所述模加运算结果复位模块330用于将所述中间数据复位为前一个受控的所述常数模加运算器300的输出和所述与所述模数N的模加运算结果；所述模加运算结果复位模块330包括依次级联的第二非门331和第二常数加法器332，所述第二常数加法器332的常数为所述/>
其中，所述模加运算结果复位模块330的输入端330p包括符号输入端330p2和数据输入端330p1，所述第二常数加法器332的输入端332p包括符号输入端332p2和数据输入端332p1；所述模加运算结果复位模块330的符号输入端330p2与所述第二非门331的输入端331p连接，所述第二非门331的输出端331m与所述第二常数加法器332的符号输入端332p2连接，所述模加运算结果复位模块330的数据输入端330p1与所述第二常数加法器332的数据输入端332p1连接，所述第二常数加法器332的输出端332m与所述模加运算结果复位模块330的输出端330m连接，所述模加运算结果复位模块330的输出端330m用于输出前一个受控的所述常数模加运算器300的输出和所述以及所述N的模加运算结果。
以第0个受控的所述常数模乘运算器的第0个模加运算器为例，其包括的模加运算结果复位模块230的具体原理如下：
输入端331p输入的为|0>，经过第二非门331,输出端331m输出的为|1>。因此输入端332p1输入的为|N>，输入端332p2输入的为|1>，输入端332p输入的为|-N>。再经过第二常数加法器332，输出端332m输出的为/>实现了模加运算结果的复位。
参见图12，图12为本发明实施例提供的一种基于量子傅里叶变换的常数加法器400的结构示意图。所述常数加法器400包括依次级联的量子傅里叶变换模块410、相位变换模块420和逆量子傅里叶变换模块430，所述相位变换模块420中的相位变换参数基于所述确定；所述常数加法器400用于计算所述/>与前一个受控的所述常数模加运算器的输出之和。
其中，所述量子傅里叶变换模块410用于将前一个受控的所述常数模加运算器的输出的量子态演化为第一傅里叶态，所述相位变换模块420用于将所述第一傅里叶态演化为所述与前一个受控的所述常数模加运算器的输出之和的第二傅里叶态，所述逆量子傅里叶变换模块430用于将所述第二傅里叶态演化为所述/>与前一个受控的所述常数模加运算器的输出之和的量子态并输出。
其中，所述常数加法器400包括n个数据输入端401，所述n个数据输入端401用于输入前一个受控的所述常数模加运算器的输出的量子态，前一个受控的所述常数模加运算器的输出的量子态是将所述待相加数据的二进制编码到n个量子比特的基态得到的。
所述常数加法器400还包括n个数据输出端402，所述n个数据输出端402用于输出所述与前一个受控的所述常数模加运算器的输出之和的量子态。
其中，所述相位变换模块420包括n个RZ门，每个所述RZ门的旋转角度均基于所述的二进制确定。
RZ门的矩阵表达式为：
其中，θ为旋转角度。
其中，所述的二进制为[an-1，an-2，···ak···，a0]，所述RZ门的旋转角度基于以下公式确定：
其中，θk为第k个所述RZ门的旋转角度，ak的取值为0或1。
其中，所述相位变换模块420还包括n个与所述RZ门一一对应的输入端421和输出端422。
需要说明的是，上述示例中，为了简便，和b均用n个量子比特进行编码，实际中可以根据/>和b的大小去设置用于编码量子比特，因此用于编码/>的量子比特数量和用于编码b的量子比特数量也可以不等。
上述图8-图11中所述的第一常数加法器311、第二常数加法器332和受控常数加法器314可以根据图12所示的常数加法器400直接得到，只不过输入的待相加数据和常数不同。第一常数减法器312和第二常数减法器321可以根据图12所示的常数加法器400间接得到，例如通过将量子比特的符号位取负，得到待相加数据取的负数，又例如将图12所示的常数加法器400求转置共轭，得到常数减法器，在此不一一举例说明。
还需要说明的是，逆常数模加模乘运算器对应的量子线路包括的量子逻辑门与所述常数模加模乘运算器对应的量子线路包括的量子逻辑门转置共轭，具体实现方式参见所述常数模加模乘运算器即可，在此不在赘述。
与现有技术相比，本发明提供的一种基于量子傅里叶变换的常数模加运算器，所述常数模加运算器包括模加运算模块；所述模加运算模块包括依次级联的第一常数加法器、第一常数减法器、第一CNOT门和受控常数加法器，所述第一常数加法器的常数为所述第一常数减法器和所述受控常数加法器的常数均为模数，第一常数加法器、第一常数减法器用于计算输入的待相加数据和所述/>之和减去所述模数的差，然后通过第一CNOT门对该计算结果进行判断，若大于0，则直接将该结果作为待相加数据和所述/>以及所述模数的模加运算结果；若小于0，则通过受控常数加法器将该结果与/>相加，从而得到待相加数据和所述/>以及所述模数的模加运算结果。
与现有技术相比，本发明提供的一种常数模幂运算器，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N，所述常数模幂运算器的输入为指数x，所述常数模幂运算器用于根据所述模乘运算结果计算模幂运算结果ax mod N，通过将模幂运算转化成n个受控的常数模乘运算，从而实现计算模幂运算ax mod N。
与现有技术相比，本发明提供的一种基于量子线路的RSA解密方法、装置、介质及电子装置，该方法通过将RSA密文解密中的整数分解问题转换为离散对数问题，然后通过常数模幂运算器构建用于求解该离散对数问题的量子线路对该RSA密文进行解密，其中，常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N，从而实现了RSA密文的解密。
参见图13，图13为本发明实施例提供的一种基于量子线路的RSA解密装置的结构示意图。所述装置包括：
问题转换单元1301，用于将RSA密文解密中的整数分解问题转换为离散对数问题；
线路构建单元1302，用于基于常数模幂运算器构建用于求解离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
密文解密单元1303，用于基于所述量子线路的运行结果对所述RSA密文进行解密。
本发明的再一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
将RSA密文解密中的整数分解问题转换为离散对数问题；
基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
基于所述量子线路的运行结果对所述RSA密文进行解密。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random AccessMemory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
将RSA密文解密中的整数分解问题转换为离散对数问题；
基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
基于所述量子线路的运行结果对所述RSA密文进行解密。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (18)

1.一种基于量子线路的RSA解密方法，其特征在于，所述方法包括：
将RSA密文解密中的整数分解问题转换为离散对数问题；
基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
基于所述量子线路的运行结果对所述RSA密文进行解密。
2.根据权利要求1所述的方法，其特征在于，所述基于常数模幂运算器构建用于求解所述离散对数问题的量子线路，包括：
基于所述离散对数问题确定所述常数模幂运算器中的a，得到受控的第一常数模幂运算器和受控的第二模幂运算器；
基于shor算法和受控的所述第一常数模幂运算器和受控的所述第二模幂运算器构建用于求解所述离散对数问题的量子线路。
3.根据权利要求2所述的方法，其特征在于，所述常数模幂运算器的输入为指数x，第i个受控的所述常数模乘运算器用于根据所述x计算前一个受控的所述常数模乘运算器的输出、所述和所述N的模乘运算结果，所述常数模幂运算器用于根据第n-1个受控的所述常数模乘运算器的模乘运算结果计算模幂运算结果axmod N，其中0≤i≤n-1。
4.根据权利要求3所述的方法，其特征在于，第i个受控的所述常数模乘运算器包括依次级联的常数模加模乘运算器、SWAP门和逆常数模加模乘运算器。
5.根据权利要求4所述的方法，其特征在于，所述常数模加模乘运算器包括m个级联的受控的常数模加运算器，第j个受控的所述常数模加运算器的常数为所述模数为N，其中0≤j≤m-1。
6.根据权利要求5所述的方法，其特征在于，第j个受控的所述常数模加运算器包括模加运算模块；所述模加运算模块包括依次级联的第一常数加法器、第一常数减法器、第一CNOT门和受控常数加法器，所述第一常数加法器的常数为所述所述第一常数减法器和所述受控常数加法器的常数均为所述N，所述模加运算模块用于计算前一个受控的所述常数模加运算器的输出和所述/>以及所述N的模加运算结果。
7.根据权利要求6所述的方法，其特征在于，所述模加运算模块的其中一个输入端与所述第一常数加法器的输入端连接，所述模加运算模块的另外一个输入端与所述第一CNOT门的其中一个输入端连接，所述受控常数加法器的的两个输出端与所述模加运算模块的两个输出端一一对应连接；所述模加运算模块的其中一个输入端用于输入前一个受控的所述常数模加运算器的输出，所述模加运算模块的另外一个输入端用于输入初始辅助数据；所述模加运算模块的其中一个输出端用于输出前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果，所述模加运算模块的另外一个输出端用于输出目标辅助数据。
8.根据权利要求7所述的方法，其特征在于，所述第一常数加法器的输出端与所述第一常数减法器的输入端连接，所述第一常数减法器的输出端与所述第一CNOT门的另外一个输入端连接，所述第一CNOT门的两个输出端与所述受控常数加法器的两个输入端一一对应连接。
9.根据权利要求8所述的方法，其特征在于，所述第一常数减法器的输出端包括数据输出端和符号输出端，所述受控常数加法器的其中一个输入端包括数据输入端和符号输入端，所述第一常数减法器的数据输出端与所述受控常数加法器的数据输入端连接，所述第一常数减法器的符号输出端与所述第一CNOT门的另外一个输入端连接，所述第一CNOT门的其中一个输出端与所述受控常数加法器的符号输入端连接。
10.根据权利要求7所述的方法，其特征在于，第j个受控的所述常数模加运算器还包括辅助位复位模块，所述辅助位复位模块用于将所述目标辅助数据复位为所述初始辅助数据；所述辅助位复位模块包括依次级联的第二常数减法器、第一非门和第二CNOT门；所述第二常数加法器的常数为所述
11.根据权利要求9所述的方法，其特征在于，所述辅助位复位模块的其中一个输入端与所述第二常数减法器的输入端连接，所述辅助位复位模块的另外一个输入端与所述第二CNOT门的其中一个输入端连接，所述第二常数减法器的输出端与所述第一非门的输入端连接，所述第一非门的输出端与所述第二CNOT门的其中一个输入端连接，所述第二CNOT门的两个输出端与所述辅助位复位模块的两个输出端一一对应连接；所述辅助位复位模块的其中一个输出端用于输出中间数据，所述辅助位复位模块的另外一个输出端用于输出所述初始辅助数据。
12.根据权利要求11所述的方法，其特征在于，所述第二常数减法器的输出端包括数据输出端与符号输出端，所述辅助位复位模块的其中一个输出端包括数据输出端与符号输出端，所述第二常数减法器的数据输出端与所述辅助位复位模块的数据输出端连接，所述第二常数减法器的符号输出端与所述第一非门的输入端，所述第二CNOT门的其中一个输出端与所述辅助位复位模块的符号输出端连接，所述第二CNOT门的另外一个输出端与所述辅助位复位模块的另外一个输出端连接。
13.根据权利要求10所述的方法，其特征在于，第j个受控的所述常数模加运算器还包括模加运算结果复位模块，所述模加运算结果复位模块用于将所述中间数据复位为前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果；所述模加运算结果复位模块包括依次级联的第二非门和第二常数加法器，所述第二常数加法器的常数为所述/>
14.根据权利要求13所述的方法，其特征在于，所述模加运算结果复位模块的输入端包括符号输入端和数据输入端，所述第二常数加法器的输入端包括符号输入端和数据输入端；所述模加运算结果复位模块的符号输入端与所述第二非门的输入端连接，所述第二非门的输出端与所述第二常数加法器的符号输入端连接，所述模加运算结果复位模块的数据输入端与所述第二常数加法器的数据输入端连接，所述第二常数加法器的输出端与所述模加运算结果复位模块的输出端连接，所述模加运算结果复位模块的输出端用于输出前一个受控的所述常数模加运算器的输出和所述以及所述N的模加运算结果。
15.根据权利要求14所述的方法，其特征在于，所述常数模加运算器的两个输入端与所述模加运算模块的两个输入端一一对应连接，所述模加运算模块的两个输出端与所述辅助位复位模块的两个输入端一一对应连接，所述辅助位复位模块的其中一个输出端与所述模加运算结果复位模块的输入端连接，所述辅助位复位模块的其中一个输出端与所述常数模加运算器的其中一个输出端连接，所述模加运算结果复位模块的输出端与所述常数模加运算器的另外一个输出端连接。
16.一种基于量子线路的RSA解密装置，其特征在于，所述装置包括：
问题转换单元，用于将RSA密文解密中的整数分解问题转换为离散对数问题；
线路构建单元，用于基于常数模幂运算器构建用于求解离散对数问题的量子线路，所述常数模幂运算器包括n个级联的受控的常数模乘运算器，第i个受控的所述常数模乘运算器的常数为模数为N；
密文解密单元，用于基于所述量子线路的运行结果对所述RSA密文进行解密。
17.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至15任一项中所述的方法。
18.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至15任一项中所述的方法。
CN202211110361.2A 2022-09-13 2022-09-13 基于量子线路的rsa解密方法、装置、介质及电子装置 Pending CN117749378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211110361.2A CN117749378A (zh) 2022-09-13 2022-09-13 基于量子线路的rsa解密方法、装置、介质及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211110361.2A CN117749378A (zh) 2022-09-13 2022-09-13 基于量子线路的rsa解密方法、装置、介质及电子装置

Publications (1)

Publication Number Publication Date
CN117749378A true CN117749378A (zh) 2024-03-22

Family

ID=90259631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211110361.2A Pending CN117749378A (zh) 2022-09-13 2022-09-13 基于量子线路的rsa解密方法、装置、介质及电子装置

Country Status (1)

Country Link
CN (1) CN117749378A (zh)

Similar Documents

Publication Publication Date Title
Mohassel et al. ABY3: A mixed protocol framework for machine learning
Rathee et al. Sirnn: A math library for secure rnn inference
CN112633508B (zh) 一种量子线路的生成方法、装置、存储介质及电子装置
CN112633507B (zh) 一种将复向量编码到量子线路的方法及装置
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
Folkerts et al. REDsec: Running encrypted discretized neural networks in seconds
CN114819163A (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN114764619B (zh) 一种基于量子线路的卷积操作方法及装置
CN115577783B (zh) 量子数据处理方法、装置、设备以及存储介质
CN117749378A (zh) 基于量子线路的rsa解密方法、装置、介质及电子装置
CN116403657A (zh) 一种药物反应预测方法、装置、存储介质及电子装置
CN115809707B (zh) 量子比较运算方法、装置、电子装置及基础算术组件
CN117744816A (zh) 常数模幂运算器、常数模幂运算方法及相关装置
CN115775029B (zh) 量子线路转化方法、装置、介质及电子装置
CN117744817A (zh) 基于量子傅里叶变换的常数模加运算器、方法及相关装置
CN115809706B (zh) 量子模数倍增运算方法、装置、电子装置及模数算术组件
CN116366250B (zh) 一种量子联邦学习方法及系统
CN117744820A (zh) 常数模加模乘运算器、模乘运算器、运算方法及相关装置
CN108075889B (zh) 一种降低加解密运算时间复杂度的数据传输方法及系统
CN115879555B (zh) 量子模数快速乘法运算方法、装置及模数算术组件
CN115879554B (zh) 量子模数平方运算方法、装置、电子装置及模数算术组件
CN115809042B (zh) 量子模数加法运算方法、装置、电子装置及模数算术组件
CN118095459A (zh) 变量二倍模乘运算器、运算方法及相关装置
CN117744818A (zh) 基于量子傅里叶变换的常数加法器、运算方法及相关装置
WO2024109730A1 (zh) 变量模乘运算器、运算方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination