CN117744818A

CN117744818A - 基于量子傅里叶变换的常数加法器、运算方法及相关装置

Info

Publication number: CN117744818A
Application number: CN202211114262.1A
Authority: CN
Inventors: 请求不公布姓名
Original assignee: Benyuan Quantum Computing Technology Hefei Co ltd
Current assignee: Benyuan Quantum Computing Technology Hefei Co ltd
Priority date: 2022-09-13
Filing date: 2022-09-13
Publication date: 2024-03-22

Abstract

本发明公开了一种基于量子傅里叶变换的常数加法器、运算方法及相关装置，所述常数加法器包括依次级联的量子傅里叶变换模块、相位变换模块和逆量子傅里叶变换模块，所述相位变换模块中的相位变换参数基于预设的目标数据确定；所述常数加法器用于计算所述目标数据与输入的待相加数据之和，旨在实现量子计算中的加法运算。

Description

基于量子傅里叶变换的常数加法器、运算方法及相关装置

技术领域

本发明属于量子计算技术领域，特别是一种基于量子傅里叶变换的常数加法器、运算方法及相关装置。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。

加法运算是运算部件中最常用的功能，无论是在经典处理器中还是量子处理器中，例如在处理器的算数逻辑单元、内存地址产生单元以及整数部件和浮点部件中，都用到了大量的加法运算。因此，如何实现加法运算是量子计算中亟需解决的技术问题。

发明内容

本发明的目的是提供一种基于量子傅里叶变换的常数加法器、运算方法及相关装置，旨在实现量子计算中的加法运算。

本发明的一个实施例提供了一种基于量子傅里叶变换的常数加法器，所述常数加法器包括依次级联的量子傅里叶变换模块、相位变换模块和逆量子傅里叶变换模块，所述相位变换模块中的相位变换参数基于预设的目标数据确定；所述常数加法器用于计算所述目标数据与输入的待相加数据之和。

可选的，所述常数加法器包括依次级联的量子傅里叶变换模块、相位变换模块和逆量子傅里叶变换模块，所述相位变换模块中的相位变换参数基于预设的目标数据确定；所述常数加法器用于计算所述目标数据与输入的待相加数据之和。

可选的，所述量子傅里叶变换模块用于将所述待相加数据的量子态演化为第一傅里叶态，所述相位变换模块用于将所述第一傅里叶态演化为所述目标数据与所述待相加数据之和的第二傅里叶态，所述逆量子傅里叶变换模块用于将所述第二傅里叶态演化为所述目标数据与所述待相加数据之和的量子态并输出。

可选的，所述相位变换模块包括n个RZ门，每个所述RZ门的旋转角度均基于所述目标数据的二进制确定。

可选的，所述目标数据a的二进制为[a_n-1，a_n-2，···，a₀]，所述RZ门的旋转角度基于以下公式确定：

其中，θ_i为第i个所述RZ门的旋转角度，a_i的取值为0或1。

可选的，所述相位变换模块还包括n个与所述RZ门一一对应的输入端和输出端。

可选的，所述常数加法器包括n个数据输入端，所述n个数据输入端用于输入所述待相加数据的量子态，所述待相加数据的量子态是将所述待相加数据的二进制编码到n个量子比特的基态得到的。

本发明的又一实施例提供了一种基于量子傅里叶变换的常数加法运算方法，所述方法包括：

获取上述实施例中所述的常数加法器和所述待相加数据；

将所述待相加数据的量子态输入至所述常数加法器，得到所述目标数据与所述待相加数据之和的量子态；

基于所述目标数据与所述待相加数据之和的量子态确定所述目标数据与所述待相加数据之和。

本发明的又一实施例提供了一种基于量子傅里叶变换的常数加法运算装置，所述装置包括：

数据获取单元，用于获取上述实施例中所述的常数加法器和所述待相加数据；

加法运算单元，用于将所述待相加数据的量子态输入至所述常数加法器，得到所述目标数据与所述待相加数据之和的量子态；

结果确定单元，用于基于所述目标数据与所述待相加数据之和的量子态确定所述目标数据与所述待相加数据之和。

本发明的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。

本发明的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。

与现有技术相比，本发明提供的一种基于量子傅里叶变换的常数加法器包括依次级联的量子傅里叶变换模块、相位变换模块和逆量子傅里叶变换模块，先通过量子傅里叶变换模块对待相加数据进行傅里叶变换，然后通过相位变换模块实现在相位上对待相加数据和预设的目标数据进行求和，最后通过逆量子傅里叶变换模块将相位上的求和结果转换到量子态中去，从而可以根据得到的量子态确定所述目标数据与输入的待相加数据之和。

附图说明

图1为本发明实施例提供的一种基于量子傅里叶变换的常数加法器的计算机终端的硬件结构框图；

图2为本发明实施例提供的一种基于量子傅里叶变换的常数加法器100的结构框图；

图3为本发明实施例提供的另一种基于量子傅里叶变换的常数加法器100的结构框图；

图4为本发明实施例提供的一种量子傅里叶变换模块110对应的量子线路图；

图5为本发明实施例提供的一种基于量子傅里叶变换的常数加法运算方法的流程示意图；

图6为本发明实施例提供的一种基于量子傅里叶变换的常数加法运算装置的结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明实施例首先提供了一种基于量子傅里叶变换的常数加法器，该常数加法器可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。

下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种基于量子傅里叶变换的常数加法器的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器(处理器可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储一种基于量子傅里叶变换的常数加法器的存储器，可选地，上述计算机终端还可以包括用于通信功能的传输装置以及输入输出设备。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器可用于存储应用软件的软件程序以及模块，如本发明实施例中的一种基于量子傅里叶变换的常数加法器对应的程序指令/模块，处理器通过运行存储在存储器内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。

需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。

在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。

量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。

不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。

一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至成千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。

需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利－X门(X门)、泡利－Y门(Y门)、泡利－Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。

参见图2，图2为本发明实施例提供的一种基于量子傅里叶变换的常数加法器100的结构框图。所述常数加法器100包括依次级联的量子傅里叶变换模块110、相位变换模块120和逆量子傅里叶变换模块130，所述相位变换模块120中的相位变换参数基于预设的目标数据确定；所述常数加法器100用于计算所述目标数据与输入的待相加数据之和。

需要说明的是，量子傅里叶变换模块110、相位变换模块120和逆量子傅里叶变换模块130均可以由基本的量子逻辑门组成，逆量子傅里叶变换模块130包括的量子逻辑门与量子傅里叶变换模块110包括的量子逻辑门转置共轭。各模块的输入项、输出项可以是量子比特，数据编码至量子比特的量子态上，各模块作用于量子比特，使得量子比特的量子态进行演化。

其中，所述量子傅里叶变换模块110用于将所述待相加数据的量子态演化为第一傅里叶态，所述相位变换模块120用于将所述第一傅里叶态演化为所述目标数据与所述待相加数据之和的第二傅里叶态，所述逆量子傅里叶变换模块130用于将所述第二傅里叶态演化为所述目标数据与所述待相加数据之和的量子态并输出。

参见图3，图3为本发明实施例提供的另一种基于量子傅里叶变换的常数加法器100的结构框图。

其中，所述常数加法器100包括n个数据输入端101，所述n个数据输入端101用于输入所述待相加数据的量子态，所述待相加数据的量子态是将所述待相加数据的二进制编码到n个量子比特的基态得到的。

所述常数加法器100还包括n个数据输出端102，所述n个数据输出端102用于输出所述目标数据与所述待相加数据之和的量子态。

举例说明，假定待相加数据b的二进制为[b_n-1，b_n-2，···，b₀]，可以将其编码到n个量子比特的基态上，得到待相加数据b的量子态：

|b>＝|b_n-1，b_n-2，···，b₀>

参见图4，图4为本发明实施例提供的一种量子傅里叶变换模块110对应的量子线路图。图中方框带数字的表示控制旋转门：

该量子态经过上述量子傅里叶变换模块110变换后，量子态演化为第一傅里叶态：

令从而上式可以表示为

经过相位变换模块120作用后，第一傅里叶态演化为目标数据a与待相加数据b之和的第二傅里叶态：

经过逆量子傅里叶变换模块130变换后，第二傅里叶态演化为目标数据a与待相加数据b之和的量子态：

|a+b>＝|(a+b)_n-1，(a+b)_n-2，···，(a+b)₀>

通过对量子态|a+b>进行解码，得到a+b。

还是如图3所示，其中，所述相位变换模块120包括n个RZ门，所述相位变换参数为所述RZ门的旋转角度，每个所述RZ门的旋转角度均基于所述目标数据的二进制确定。

RZ门的矩阵表达式为：

其中，θ为旋转角度。

其中，所述目标数据a的二进制为[a_n-1，a_n-2，···，a₀]，所述RZ门的旋转角度基于以下公式确定：

其中，θ_i为第i个所述RZ门的旋转角度，a_i的取值为0或1。

其中，所述相位变换模块120还包括n个与所述RZ门一一对应的输入端121和输出端122。

需要说明的是，上述示例中，为了简便，目标数据a和待相加数据b均用n个量子比特进行编码，实际中可以根据a和b的大小去设置用于编码量子比特，因此用于编码a的量子比特数量和用于编码b的量子比特数量也可以不等。

参见图5，图5为本发明实施例提供的一种基于量子傅里叶变换的常数加法运算方法的流程示意图。所述方法包括：

步骤501：获取上述实施例中所述的常数加法器和所述待相加数据；

步骤502：将所述待相加数据的量子态输入至所述常数加法器，得到所述目标数据与所述待相加数据之和的量子态；

步骤503：基于所述目标数据与所述待相加数据之和的量子态确定所述目标数据与所述待相加数据之和。

具体的实现方法参见上述实施例，在此不在详细说明。

参见图6，图6为本发明实施例提供的一种基于量子傅里叶变换的常数加法运算装置的结构示意图。所述装置包括：

数据获取单元601，用于获取上述实施例中所述的常数加法器和所述待相加数据；

加法运算单元602，用于将所述待相加数据的量子态输入至所述常数加法器，得到所述目标数据与所述待相加数据之和的量子态；

结果确定单元603，用于基于所述目标数据与所述待相加数据之和的量子态确定所述目标数据与所述待相加数据之和。

本发明的再一实施例提供了一种基于量子傅里叶变换的常数减法器，所述常数减法器对应的量子线路与上述的常数加法器对应的量子线路转置共轭。

本发明的再一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

获取上述实施例中所述的常数加法器和所述待相加数据；

具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read－Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

获取上述实施例中所述的常数加法器和所述待相加数据；

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims

1.一种基于量子傅里叶变换的常数加法器，其特征在于，所述常数加法器包括依次级联的量子傅里叶变换模块、相位变换模块和逆量子傅里叶变换模块，所述相位变换模块中的相位变换参数基于预设的目标数据确定；所述常数加法器用于计算所述目标数据与输入的待相加数据之和。

2.根据权利要求1所述的常数加法器，其特征在于，所述量子傅里叶变换模块用于将所述待相加数据的量子态演化为第一傅里叶态，所述相位变换模块用于将所述第一傅里叶态演化为所述目标数据与所述待相加数据之和的第二傅里叶态，所述逆量子傅里叶变换模块用于将所述第二傅里叶态演化为所述目标数据与所述待相加数据之和的量子态并输出。

3.根据权利要求1或2所述的常数加法器，其特征在于，所述相位变换模块包括n个RZ门，每个所述RZ门的旋转角度均基于所述目标数据的二进制确定。

4.根据权利要求3所述的常数加法器，其特征在于，所述目标数据a的二进制为[a_n-1，a_n-2，···，a₀]，所述RZ门的旋转角度基于以下公式确定：

其中，θ_i为第i个所述RZ门的旋转角度，a_i的取值为0或1。

5.根据权利要求3所述的常数加法器，其特征在于，所述相位变换模块还包括n个与所述RZ门一一对应的输入端和输出端。

6.根据权利要求5所述的常数加法器，其特征在于，所述常数加法器包括n个数据输入端，所述n个数据输入端用于输入所述待相加数据的量子态，所述待相加数据的量子态是将所述待相加数据的二进制编码到n个量子比特的基态得到的。

7.一种基于量子傅里叶变换的常数加法运算方法，其特征在于，所述方法包括：

获取所述权利要求1－6中任一项所述的常数加法器和所述待相加数据；

8.一种基于量子傅里叶变换的常数加法运算装置，其特征在于，所述装置包括：

数据获取单元，用于获取所述权利要求1－6中任一项所述的常数加法器和所述待相加数据；

结果确定单元，用于基于所述目标数据与所述待相加数据之和的量子态确定所述常数与所述待相加数据之和。

9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求7中所述的方法。

10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求7中所述的方法。