CN117114118A - 量子权重加和器的构建方法、装置、介质及电子装置 - Google Patents

量子权重加和器的构建方法、装置、介质及电子装置 Download PDF

Info

Publication number
CN117114118A
CN117114118A CN202210537077.7A CN202210537077A CN117114118A CN 117114118 A CN117114118 A CN 117114118A CN 202210537077 A CN202210537077 A CN 202210537077A CN 117114118 A CN117114118 A CN 117114118A
Authority
CN
China
Prior art keywords
bit
gate
carry
variable
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210537077.7A
Other languages
English (en)
Inventor
袁野为
窦猛汉
李叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202210537077.7A priority Critical patent/CN117114118A/zh
Publication of CN117114118A publication Critical patent/CN117114118A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种量子权重加和器的构建方法、装置、介质及电子装置，本发明通过获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器，从而实现了量子权重加和器的构建，进而通过量子权重加和器构造量子算法，加速解决复杂系统的问题。

Description

量子权重加和器的构建方法、装置、介质及电子装置
技术领域
本发明属于量子计算技术领域，特别是一种量子权重加和器的构建方法、装置、介质及电子装置。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
现实世界是一个复杂的系统，一个现象的产生通常是由多个因素综合作用的结果。因此，通过数据分析多种影响因素对某一变量的影响程度常常需要对多个因素及其自身的权重进行加和。权重加和器是解决很多复杂系统的基础组件，如何构建量子权重加和器是一个亟需解决的问题。
发明内容
本发明的目的是提供一种量子权重加和器的构建方法、装置、介质及电子装置，旨在构建量子权重加和器，进而通过量子权重加和器构造量子算法，加速解决复杂系统的问题。
本发明的一个实施例提供了一种量子权重加和器的构建方法，所述方法包括：
获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
可选的，所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
确定所述权重的二进制数值，以及基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特。
可选的，所述受控非门包括第一Toffoli门和第一CNOT门，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为1且为最低位，则将所述第一Toffoli门作用于所述变量比特、最低位对应的所述求和比特和最低位对应的所述进位比特上，以及将所述第一CNOT门作用于所述变量比特和最低位对应的所述求和比特，所述第一Toffoli门的控制比特为所述变量比特和最低位对应的所述求和比特，所述第一CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第二CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为最高位，则将所述第二CNOT门作用于所述变量比特和最高位对应的所述求和比特，所述第二CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第三CNOT门和控制虚控Toffoli门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为中间位，则将所述第三CNOT门作用于所述变量比特和中间位对应的所述进位比特，以及将所述控制虚控Toffoli门作用于所述变量比特、中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，所述第三CNOT门的控制比特为所述变量比特，所述控制虚控Toffoli门的控制比特为所述变量比特，所述控制虚控Toffoli门的虚控控制比特为中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特。
可选的，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为0且为最低位，则对所述变量比特、所述求和比特和所述进位比特不执行受控非门操作。
可选的，所述受控非门包括第四CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为最高位，则将所述第四CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第四CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
可选的，所述受控非门还包括第二Toffoli门和第五CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为中间位，则将所述第二Toffoli门作用于中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，以及将所述第五CNOT门作用于中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第二Toffoli门的控制比特为中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第五CNOT门的控制比特为中间位对应的所述进位比特的上一位所述进位比特。
可选的，所述基于所述权重获取求和比特和进位比特，包括：
确定表示所述权重之和需要的求和比特的第一数量；
获取所述第一数量的所述求和比特和比所述第一数量少一个的进位比特。
本发明的又一实施例提供了一种量子权重加和器的构建装置，所述装置包括：
获取单元，用于获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
作用单元，用于基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
可选的，在所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元，具体用于：
确定所述权重的二进制数值，以及基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特。
可选的，在所述受控非门包括第一Toffoli门和第一CNOT门，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为1且为最低位，则将所述第一Toffoli门作用于所述变量比特、最低位对应的所述求和比特和最低位对应的所述进位比特上，以及将所述第一CNOT门作用于所述变量比特和最低位对应的所述求和比特，所述第一Toffoli门的控制比特为所述变量比特和最低位对应的所述求和比特，所述第一CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第二CNOT门，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为1且为最高位，则将所述第二CNOT门作用于所述变量比特和最高位对应的所述求和比特，所述第二CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第三CNOT门和控制虚控Toffoli门，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为1且为中间位，则将所述第三CNOT门作用于所述变量比特和中间位对应的所述进位比特，以及将所述控制虚控Toffoli门作用于所述变量比特、中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，所述第三CNOT门的控制比特为所述变量比特，所述控制虚控Toffoli门的控制比特为所述变量比特，所述控制虚控Toffoli门的虚控控制比特为中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特。
可选的，在所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为0且为最低位，则对所述变量比特、所述求和比特和所述进位比特不执行受控非门操作。
可选的，所述受控非门包括第四CNOT门，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为0且为最高位，则将所述第四CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第四CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
可选的，所述受控非门还包括第二Toffoli门和第五CNOT门，所述作用单元，具体用于：
若所述二进制数值中二进制位的数值为0且为中间位，则将所述第二Toffoli门作用于中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，以及将所述第五CNOT门作用于中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第二Toffoli门的控制比特为中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第五CNOT门的控制比特为中间位对应的所述进位比特的上一位所述进位比特。
可选的，在所述基于所述权重获取求和比特和进位比特方面，所述获取单元，具体用于：
确定表示所述权重之和需要的求和比特的第一数量；
获取所述第一数量的所述求和比特和比所述第一数量少一个的进位比特。
本发明的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本发明的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
与现有技术相比，本发明通过获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器，从而实现了量子权重加和器的构建，进而通过量子权重加和器构造量子算法，加速解决复杂系统的问题。
附图说明
图1为本发明实施例提供的一种量子权重加和器的构建方法的计算机终端的硬件结构框图；
图2为本发明实施例提供的一种量子权重加和器的构建方法的流程示意图；
图3为本发明实施例提供的一种量子权重加和器的结构示意图；
图4为本发明实施例提供的一种量子权重加和器的构建装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种量子权重加和器的构建方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种量子权重加和器的构建方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储量子权重加和器的构建方法的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的量子权重加和器的构建方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至成千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。
参见图2，图2为本发明实施例提供的一种量子权重加和器的构建方法的流程示意图。该方法包括如下步骤：
步骤201：获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
具体的，获取的变量比特的数量基于变量确定，例如对于多项式中的变量xi，表示该变量xi需要多少个变量比特就需要获取多少个变量比特，表示相同变量的变量比特的权重相同，例如表示该变量xi的变量比特的权重都为wi。
具体的，所述基于所述权重获取求和比特和进位比特，包括：
确定表示所述权重之和需要的求和比特的第一数量；
获取所述第一数量的所述求和比特和比所述第一数量少一个的进位比特。
例如，确定若d个权重(w0、w1、w2······wd-2、wd-1)之和为3，则表示该权重之和需要的第一数量为2个比特，则获取2个求和比特和1个进位比特；权重之和如果是5，则表示该权重之和需要的第一数量为3个比特，则获取3个求和比特和2个进位比特。
需要说明的是，在权重不为整数的时候，为了方便计算和表示，可以将权重转换为整数，具体为可以先令权重整体乘以一个缩放系数后再对求和结果除以该缩放系数。
步骤202：基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
其中，受控非门指的是受控X门，控制比特可以为一个(CNOT门)，也可以为两个(Toffoli门)，还可以为三个(受控Toffoli门)，还可以为其他的数量；控制比特可以为实控，即1控，控制比特的量子态为|1>时，受控比特的量子态进行翻转；也可以为虚控，即0控，控制比特的量子态为|0＞时，受控比特的量子态进行翻转；在本发明实施例中，如果没有特意指出该控制比特是实控还是虚控，则该控制比特默认为实控。
具体的，所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
确定所述权重的二进制数值，以及基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特。
例如，对于三个权重分别为1、2、4的变量比特，该三个权重的二进制数值分别为001、010、100，都包括三个二进制位，二进制位的位置从右到左依次为最低位、中间位和最高位，每个二进制位的数值有的为0有的为1。
进一步的，所述受控非门包括第一Toffoli门和第一CNOT门，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为1且为最低位，则将所述第一Toffoli门作用于所述变量比特、最低位对应的所述求和比特和最低位对应的所述进位比特上，以及将所述第一CNOT门作用于所述变量比特和最低位对应的所述求和比特，所述第一Toffoli门的控制比特为所述变量比特和最低位对应的所述求和比特，所述第一CNOT门的控制比特为所述变量比特。
举例说明，如图3所示，图3为本发明实施例提供的一种量子权重加和器的结构示意图。该量子权重加和器包括8个量子比特，其中，q0、q1、q2为变量比特，三个变量比特的权重分别为1、2、4，权重之和为7，因此表示该权重之和所需要的求和比特数量为3，q3、q4、q5为求和比特。根据求和比特的数量确定进位比特的数量为2，q6、q7为进位比特。实控控制比特用实心黑点表示，虚控控制比特用空心圆圈表示。
对于q0的权重为1，其二进制数值为001，最低位为1，因此，将第一Toffoli门作用于变量比特q0、最低位对应的求和比特q3和最低位对应的进位比特q6(对应时序1)，然后将所述第一CNOT门作用于变量比特q0和最低位对应的求和比特q3(对应时序2)，第一Toffoli门的控制比特为q0、q3，第一CNOT门的控制比特为q0。
进一步地，所述受控非门还包括第二Toffoli门和第五CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为中间位，则将所述第二Toffoli门作用于中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，以及将所述第五CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第二Toffoli门的控制比特为中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第五CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
还是如图3所示，对于q0的权重为1，其二进制数值为001，中间位为0。将第二Toffoli门作用于中间位对应的求和比特q4、中间位对应的进位比特q7的上一位进位比特q6和中间位对应的进位比特q7(对应时序3)，以及将第五CNOT门作用于中间位对应的求和比特q4和中间位对应的进位比特q7的上一位进位比特q6(对应时序4)，第二Toffoli门的控制比特为q4和q6，第五CNOT门的控制比特为q6。
进一步地，所述受控非门包括第四CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为最高位，则将所述第四CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第四CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
还是如图3所示，对于q0的权重为1，其二进制数值为001，最高位为0。将第四CNOT门作用于最高位对应的求和比特q5和最高位对应的进位比特(图3中未画出)的上一位进位比特q7(对应时序5)，第四CNOT门的控制比特为q7。
进一步地，在所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特之后，所述方法还包括：
基于所述受控非门确定目标量子逻辑门，所述目标量子逻辑门用于对所述进位比特进行复位；
将所述目标量子逻辑门作用于所述进位比特。
还是如图3所示，对于q0的权重为1，其二进制数值为001，在基于权重将时序1-5中受控非门作用于变量比特、求和比特和进位比特之后，倒序遍历所述二进制数值，根据时序1-5中受控非门确定用于对进位比特进行复位的目标量子逻辑门U1(时序6)，以及将U1作用于进位比特，由于前面作用于进位比特q6、q7的受控非门也作用过其他比特，例如时序3的Toffoli(q4，q6，q7)，时序4的CNOT(q6，q4)，时序5的CNOT(q7，q5)，因此实际复位时也可能作用于变量比特和求和比特。
需要说明的是，这一操作主要是为了对进位比特进行重置，方便下一变量比特运算时的重复利用，从而达到节约计算资源的目的。
进一步地，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为0且为最低位，则对所述变量比特、所述求和比特和所述进位比特不执行受控非门操作。
还是如图3所示，对于q1的权重为2，其二进制数值为010，最低位为0。对变量比特、求和比特和进位比特不执行受控非门操作。
进一步地，所述受控非门还包括第三CNOT门和控制虚控Toffoli门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为中间位，则将所述第三CNOT门作用于所述变量比特和中间位对应的所述进位比特，以及将所述控制虚控Toffoli门作用于所述变量比特、中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，所述第三CNOT门的控制比特为所述变量比特，所述控制虚控Toffoli门的控制比特为所述变量比特，所述控制虚控Toffoli门的虚控控制比特为中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特。
还是如图3所示，对于q1的权重为2，其二进制数值为010，中间位为1。将第三CNOT门作用于变量比特q1和中间位对应的进位比特q7(对应时序7)，以及将控制虚控Toffoli门作用于变量比特q1、中间位对应的求和比特q4、中间位对应的进位比特q7的上一位进位比特q6和中间位对应的进位比特q7(对应时序8)，第三CNOT门的控制比特为q1，控制虚控Toffoli门的控制比特为q1，控制虚控Toffoli门的虚控控制比特为q4和q6。
对于q1的权重为2，其二进制数值为010，最高位为0。最高位对应的受控非门操作(CNOT(q7，q5))具体实现方式参见上述实施例，这里直接给出，参见图中时序9，对于与权重2的受控非门对应的目标量子逻辑门U2的具体实现方式参见上述实施例，这里直接给出，参见图中时序10，均不在赘述。
进一步地，所述受控非门还包括第二CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为最高位，则将所述第二CNOT门作用于所述变量比特和最高位对应的所述求和比特，所述第二CNOT门的控制比特为所述变量比特。
对于q2的权重为4，其二进制数值为100，最高位为1。将第二CNOT门作用于变量比特q2和最高位对应的求和比特q5，第二CNOT门的控制比特为q2。
对于q2的权重为4，其二进制数值为100，最低位和中间位为0。最低位不执行受控非门操作，中间位对应的受控非门操作(Toffoli(q4，q6，q7)和CNOT(q7，q5))具体实现方式参见上述实施例，这里直接给出，参见图中时序11和12，对于与权重4的受控非门对应的目标量子逻辑门U3的具体实现方式参见上述实施例，这里直接给出，参见图中时序14，均不在赘述。
与现有技术相比，本发明通过获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器，从而实现了量子权重加和器的构建，进而通过量子权重加和器构造量子算法，加速解决复杂系统的问题。
参见图4，图4为本发明实施例提供的一种量子权重加和器的构建装置的结构示意图。该装置包括：
获取单元401，用于获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
作用单元402，用于基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
可选的，在所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元402，具体用于：
确定所述权重的二进制数值，以及基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特。
可选的，在所述受控非门包括第一Toffoli门和第一CNOT门，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为1且为最低位，则将所述第一Toffoli门作用于所述变量比特、最低位对应的所述求和比特和最低位对应的所述进位比特上，以及将所述第一CNOT门作用于所述变量比特和最低位对应的所述求和比特，所述第一Toffoli门的控制比特为所述变量比特和最低位对应的所述求和比特，所述第一CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第二CNOT门，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为1且为最高位，则将所述第二CNOT门作用于所述变量比特和最高位对应的所述求和比特，所述第二CNOT门的控制比特为所述变量比特。
可选的，所述受控非门还包括第三CNOT门和控制虚控Toffoli门，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为1且为中间位，则将所述第三CNOT门作用于所述变量比特和中间位对应的所述进位比特，以及将所述控制虚控Toffoli门作用于所述变量比特、中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，所述第三CNOT门的控制比特为所述变量比特，所述控制虚控Toffoli门的控制比特为所述变量比特，所述控制虚控Toffoli门的虚控控制比特为中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特。
可选的，在所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特方面，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为0且为最低位，则对所述变量比特、所述求和比特和所述进位比特不执行受控非门操作。
可选的，所述受控非门包括第四CNOT门，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为0且为最高位，则将所述第四CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第四CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
可选的，所述受控非门还包括第二Toffoli门和第五CNOT门，所述作用单元402，具体用于：
若所述二进制数值中二进制位的数值为0且为中间位，则将所述第二Toffoli门作用于中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，以及将所述第五CNOT门作用于中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第二Toffoli门的控制比特为中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第五CNOT门的控制比特为中间位对应的所述进位比特的上一位所述进位比特。
可选的，在所述基于所述权重获取求和比特和进位比特方面，所述获取单元401，具体用于：
确定表示所述权重之和需要的求和比特的第一数量；
获取所述第一数量的所述求和比特和比所述第一数量少一个的进位比特。
与现有技术相比，本发明通过获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器，从而实现了量子权重加和器的构建，进而通过量子权重加和器构造量子算法，加速解决复杂系统的问题。
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述图2中任一项方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random AccessMemory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (12)

1.一种量子权重加和器的构建方法，其特征在于，所述方法包括：
获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
2.如权利要求1所述的方法，其特征在于，所述基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
确定所述权重的二进制数值，以及基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特。
3.如权利要求2所述的方法，其特征在于，所述受控非门包括第一Toffoli门和第一CNOT门，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为1且为最低位，则将所述第一Toffoli门作用于所述变量比特、最低位对应的所述求和比特和最低位对应的所述进位比特上，以及将所述第一CNOT门作用于所述变量比特和最低位对应的所述求和比特，所述第一Toffoli门的控制比特为所述变量比特和最低位对应的所述求和比特，所述第一CNOT门的控制比特为所述变量比特。
4.如权利要求3所述的方法，其特征在于，所述受控非门还包括第二CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为最高位，则将所述第二CNOT门作用于所述变量比特和最高位对应的所述求和比特，所述第二CNOT门的控制比特为所述变量比特。
5.如权利要求3或4所述的方法，其特征在于，所述受控非门还包括第三CNOT门和控制虚控Toffoli门，所述方法还包括：
若所述二进制数值中二进制位的数值为1且为中间位，则将所述第三CNOT门作用于所述变量比特和中间位对应的所述进位比特，以及将所述控制虚控Toffoli门作用于所述变量比特、中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，所述第三CNOT门的控制比特为所述变量比特，所述控制虚控Toffoli门的控制比特为所述变量比特，所述控制虚控Toffoli门的虚控控制比特为中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特。
6.如权利要求2所述的方法，其特征在于，所述基于所述二进制数值中每一个二进制位的数值和位置将受控非门作用于所述变量比特、所述求和比特和所述进位比特，包括：
若所述二进制数值中二进制位的数值为0且为最低位，则对所述变量比特、所述求和比特和所述进位比特不执行受控非门操作。
7.如权利要求6所述的方法，其特征在于，所述受控非门包括第四CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为最高位，则将所述第四CNOT门作用于最高位对应的所述求和比特和最高位对应的所述进位比特的上一位所述进位比特，所述第四CNOT门的控制比特为最高位对应的所述进位比特的上一位所述进位比特。
8.如权利要求6或7所述的方法，其特征在于，所述受控非门还包括第二Toffoli门和第五CNOT门，所述方法还包括：
若所述二进制数值中二进制位的数值为0且为中间位，则将所述第二Toffoli门作用于中间位对应的所述求和比特、中间位对应的所述进位比特的上一位所述进位比特和中间位对应的所述进位比特，以及将所述第五CNOT门作用于中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第二Toffoli门的控制比特为中间位对应的所述求和比特和中间位对应的所述进位比特的上一位所述进位比特，所述第五CNOT门的控制比特为中间位对应的所述进位比特的上一位所述进位比特。
9.如权利要求1所述的方法，其特征在于，所述基于所述权重获取求和比特和进位比特，包括：
确定表示所述权重之和需要的求和比特的第一数量；
获取所述第一数量的所述求和比特和比所述第一数量少一个的进位比特。
10.一种量子权重加和器的构建装置，其特征在于，所述装置包括：
获取单元，用于获取变量比特和所述变量比特的权重，以及基于所述权重获取求和比特和进位比特；
作用单元，用于基于所述权重将受控非门作用于所述变量比特、所述求和比特和所述进位比特，得到量子权重加和器。
11.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至9任一项中所述的方法。
12.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至9任一项中所述的方法。
CN202210537077.7A 2022-05-17 2022-05-17 量子权重加和器的构建方法、装置、介质及电子装置 Pending CN117114118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210537077.7A CN117114118A (zh) 2022-05-17 2022-05-17 量子权重加和器的构建方法、装置、介质及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210537077.7A CN117114118A (zh) 2022-05-17 2022-05-17 量子权重加和器的构建方法、装置、介质及电子装置

Publications (1)

Publication Number Publication Date
CN117114118A true CN117114118A (zh) 2023-11-24

Family

ID=88793507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210537077.7A Pending CN117114118A (zh) 2022-05-17 2022-05-17 量子权重加和器的构建方法、装置、介质及电子装置

Country Status (1)

Country Link
CN (1) CN117114118A (zh)

Similar Documents

Publication Publication Date Title
CN112114776B (zh) 一种量子乘法运算方法、装置、电子装置及存储介质
CN112232513B (zh) 一种量子态的制备方法及装置
CN112633507B (zh) 一种将复向量编码到量子线路的方法及装置
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
CN112214200B (zh) 一种量子减法运算方法、装置、电子装置及存储介质
CN116090568B (zh) 量子数据与经典浮点型数据的大小关系确定方法及装置
CN113222157B (zh) 一种量子模拟方法、装置、电子装置及存储介质
CN115809707B (zh) 量子比较运算方法、装置、电子装置及基础算术组件
CN114819163B (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN114511094B (zh) 一种量子算法的优化方法、装置、存储介质与电子装置
CN114764620B (zh) 一种量子卷积操作器
CN114764619B (zh) 一种基于量子线路的卷积操作方法及装置
CN117114118A (zh) 量子权重加和器的构建方法、装置、介质及电子装置
CN115879558B (zh) 一种多个量子态之间的大小比较方法及装置
CN115879557B (zh) 基于量子线路的数据大小比较方法、装置及量子计算机
CN115879559B (zh) 多个量子态之间的等值关系判断方法、装置及量子计算机
CN114970872B (zh) 量子线路的编译方法、装置、介质及电子装置
CN115879560B (zh) 一种量子数据与经典数据的等值关系判断方法及装置
CN115809042B (zh) 量子模数加法运算方法、装置、电子装置及模数算术组件
CN115879554B (zh) 量子模数平方运算方法、装置、电子装置及模数算术组件
CN112162725B (zh) 一种量子除法运算方法、装置、电子装置及存储介质
CN114372583B (zh) 基于机器学习框架的量子程序优化方法及相关设备
CN115713122B (zh) 一种量子数据与经典数据的大小关系的确定方法及装置
CN114819171B (zh) 一种量子卷积操作的实现方法及装置
CN117744818A (zh) 基于量子傅里叶变换的常数加法器、运算方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination