CN117749342A - 确定相位差的方法、系统和阵列天线系统 - Google Patents

确定相位差的方法、系统和阵列天线系统 Download PDF

Info

Publication number
CN117749342A
CN117749342A CN202311227137.6A CN202311227137A CN117749342A CN 117749342 A CN117749342 A CN 117749342A CN 202311227137 A CN202311227137 A CN 202311227137A CN 117749342 A CN117749342 A CN 117749342A
Authority
CN
China
Prior art keywords
clock
signal
clock signal
calibration signal
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311227137.6A
Other languages
English (en)
Inventor
S·乔雷
Q·伯罗-苏德罗
R·劳伯
S·布雷斯
M·马丁
J·科查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of CN117749342A publication Critical patent/CN117749342A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/9401—Calibration techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本申请涉及用于确定由第一电子组件接收的第一时钟信号与由第二电子组件接收的第二时钟信号之间的相位差的方法。本发明涉及一种用于确定由第一电子组件(CE1)接收的第一时钟信号(CK1)与由第二电子组件(CE2)接收的第二时钟信号(CK2)之间的相位差的方法，该方法包括以下步骤：S10)发送第一校准信号(S12)；S20)测量第一延迟(T1)；S30)发送第二校准信号(S21)；S40)测量第二延迟(T2)；S50)测量第一校准信号(S12)的发送与第一时钟信号(CK1)的有效边沿之间的时钟脉冲数(n)，该第一时钟信号的有效边沿是与第二校准信号(S21)的有效边沿连续的；S60)根据时钟脉冲数(n)的奇偶性来确定相位差。

Description

确定相位差的方法、系统和阵列天线系统
技术领域
本发明涉及用于确定由第一电子组件接收的第一时钟信号与由第二电子组件接收的第二时钟信号之间的相位差的方法，并且涉及用于确定由第一电子组件接收的第一时钟信号与由第二电子组件接收的第二时钟信号之间的相位差的系统。
背景技术
在电子系统中，时钟分配约束随着时钟频率而增加。有时必需检查同一类型的各种组件之间的时钟对准以使它们一起工作，例如，天线阵列或AESA雷达(AESA代表有源电子扫描阵列)中的多个模数转换器。这些时钟对准有时需要具有优于一度的精度。例如，对于12GHz时钟，一度的相位差对应于大约200fs。这些所需的小相位差直接受到布线、PCB制造期间的工艺变化、甚或组件的影响。这使得时钟对准变困难。
在采用多个电子组件的配置中，一个或更多个时钟发生器通过各种时钟路径发送时钟信号。由于上述分散，时钟信号的相位可能在一个组件与另一组件之间不同，这潜在地损害了电子组件的同步。
为了实现一百毫微微秒(femto-second)量级的对准，必须测量各个组件之间的相位差，然后通过后处理、或者通过时钟路径上的延迟生成、或者通过使用被嵌入组件中的解决方案来进行校正。
为了测量相位差，一种已知的解决方案在于在制造之后校准最终的系统。将预定信号作为输入注入各个组件中，并且通过后处理来比较通道之间的相位差。
这种解决方案具有以下的缺点：
-对于各个系统，必需表征整个工作范围(温度、供应电压水平、工作频率)上的相位差。这需要复杂且昂贵的测试装置。
-必需实时检查这些参数的值，以便应用正确的校正，这导致显著的附加复杂性，尤其是在通道数量高的时候。
-存在由于组件老化而随时间失去调整的风险。因此必须定期更新。
一些系统并入了校准通道，目的在于实时更新相位差的测量。该解决方案的主要优点是避免了工厂中在整个工作范围内的表征阶段。实时测量相位差，并且应用对应的校正。校正考虑了组件的老化。
然而，用于实时测量相位差的已知解决方案具有以下缺点：
-必须为校准提供特定的通道，这增加了系统的尺寸、消耗、成本以及复杂性。另外，需要开关来在校准模式与正常操作模式之间切换。这些开关可能通过产生寄生高频信号而使RF性能降级。
-校准模式和正常操作模式是独占的。因此，在校准期间失去服务。
-相位差的测量在于在各个通道之间进行相关。这些相关性需要大量的计算能力，尤其是在通道数量高的时候。因为这些计算是由系统来执行的，所以被用于校准的资源不可用于其它任务。
因此，需要一种用于实时确定被分配给电子组件的时钟信号的相位差的方法，其不会导致校准期间的服务丢失。
发明内容
因此，本发明的一个目的是，提供一种用于确定由第一电子组件接收的第一时钟信号与由第二电子组件接收的第二时钟信号之间的相位差的方法，第一时钟信号和第二时钟信号是同步生成的并且具有相同的时钟周期，所述方法包括以下步骤：
S10)借助于第一电子组件，与第一时钟信号同步地发送第一校准信号；
S20)测量第一校准信号的有效边沿(active edge)与第二时钟信号的有效边沿之间的第一延迟，该第二时钟信号的有效边沿是与第一校准信号的有效边沿连续的；
S30)借助于第二电子组件，与第二时钟信号同步地发送第二校准信号；
S40)测量第二校准信号的有效边沿与第一时钟信号的有效边沿之间的第二延迟，该第一时钟信号的有效边沿是与第二校准信号的有效边沿连续的；
S50)测量第一校准信号的发送与第一时钟信号的有效边沿之间的时钟脉冲数，该第一时钟信号的有效边沿是与第二校准信号的有效边沿连续的，时钟脉冲数对应于时钟周期的倍数；
S60)根据时钟脉冲数的奇偶性来确定相位差。
有利地，
如果n为奇数，则
如果n为偶数，则
其中，n对应于时钟脉冲数，Tφ对应于第一时钟信号与第二时钟信号之间的相位差，T1对应于第一延迟，T2对应于第二延迟，并且Tc对应于时钟周期。
有利地，第二校准信号是在与第一延迟连续的预定数量的时钟脉冲之后发送的。
有利地，所述方法还包括以下步骤：根据在步骤S60)中确定的相位差，校正第一电子组件与第二电子组件之间的相位差。
有利地，相位差被周期性地确定。
有利地，第一校准信号是通过第一线路路由的，第二校准信号是通过第二线路路由的，第一线路的长度和第二线路的长度相等。
作为变体，第一校准信号和第二校准信号是通过同一双向线路路由的，第二校准信号相对于第一校准信号的接收被延迟，以避免第一校准信号与第二校准信号之间的冲突。
本发明还涉及用于确定由第一电子组件接收的第一时钟信号与由第二电子组件接收的第二时钟信号之间的相位差的系统，第一时钟信号和第二时钟信号是同步生成的并且具有相同的时钟周期，该系统被配置成：
-借助于第一电子组件，与第一时钟信号同步地发送第一校准信号；
-测量第一校准信号的有效边沿与第二时钟信号的有效边沿之间的第一延迟，该第二时钟信号的有效边沿是与第一校准信号的有效边沿连续的；
-借助于第二电子组件，与第二时钟信号同步地发送第二校准信号；
-测量第二校准信号的有效边沿与第一时钟信号的有效边沿之间的第二延迟，该第一时钟信号的有效边沿是与第二校准信号的有效边沿连续的；
-测量第一延迟与第二延迟之间的时钟脉冲数，时钟脉冲数对应于时钟周期的倍数；
-根据时钟脉冲数的奇偶性来确定相位差。
有利地：
如果n为奇数，则
如果n为偶数，则
其中，n对应于时钟脉冲数，Tφ对应于第一时钟信号与第二时钟信号之间的相位差，T1对应于第一延迟，T2对应于第二延迟，并且Tc对应于时钟周期。
有利地，第一电子组件和第二电子组件是模数转换器或数模转换器。
本发明还涉及一种至少包括上述用于确定相位差的系统的阵列天线系统。
附图说明
通过阅读参照附图给出的描述，本发明的其它特征、细节以及优点将变得显而易见，附图是作为示例给出的。
图1例示了根据本发明的系统。
图2例示了根据本发明的方法的各个步骤。
图3例示了根据本发明的相位差测量的原理。
图4至图9例示了值φ和δ的各种具体情况的时序图。
具体实施方式
表达“时钟信号”应被理解成，是指在执行电路的动作时设定的振荡电信号。其周期被称为时钟周期。
术语“通道”(通信通道或传输通道)应被理解成，是指允许将一定量的信息从源(或发送器)发送至接收方(或接收器)的介质(无论是否是物理的)。
图1例示了实现本发明的配置。由时钟发生器GH生成具有时钟周期Tc的时钟信号。时钟发生器GH可以是具有稳定时钟周期的、基于压电石英的振荡器或者或能够递送时钟信号的任何其它组件。
第一电子组件CE1和第二电子组件CE2同步操作，并且使用时钟信号来这样做。根据本发明的一个实施方式，第一电子组件CE1和第二电子组件CE2是天线阵列的模数转换器或数模转换器。
在本描述的其余部分中，第一电子组件CE1被认为接收第一时钟信号CK1，而第二电子组件CE2被认为接收第二时钟信号CK2。同步地生成第一时钟信号CK1和第二时钟信号CK2：它们或者从由时钟发生器GH递送的同一时钟信号获得，或者从同步工作的多个时钟发生器获得。
由于一方面在时钟发生器GH第一电子组件CE1之间、以及另一方面在时钟发生器GH与第二电子组件CE2之间，具有诸如温度的环境约束或者不同线缆长度的组件之间的技术分散，当时钟信号被所述组件中的各个组件接收时，时钟信号的相位是不同的：由所述组件中的各个组件接收的时钟信号的有效边沿(上升沿或下降沿)在时间上发生移位。
在本描述的剩余部分中，尽管两个时钟信号之间存在相位差，但是时钟周期(周期Tc)被认为是相同的，并且对应于由时钟发生器GH施加的时钟周期。
为了测量相位差，本发明基于借助于邻近组件之间的校准线路来比较已知校准信号的边沿相对于时钟边沿的位置的原理。这些组件通过该校准线路彼此发送与它们的时钟同步的边沿。不必提供与中央控制单元进行通信的集中式校准线路，这便于在PCB上实现。具体地，本发明使用被用于同步转换器的数字接口的现有通道。
在图3中，第一时钟信号CK1和第二时钟信号CK2的相位相差角度φ(参见(1))，或者移位时间TΦ，这两个量通过以下关系相关：
φ＝2π.Tφ.Fc，其中Fc＝1/Tc。
在根据本发明的方法的第一步骤S10中，第一校准信号S12是由第一电子组件CE1与第一时钟信号CK1同步地发送的(参见图3中的(2))。第一校准信号S12是二态信号(binary signal)。在图3中，第一电子组件CE1的发送与第二电子组件CE2的接收之间的传播延迟Tp对应于被用于对第一电子组件CE1侧的第一校准信号S12的发送进行计时的时钟信号CK1的上升沿与第二电子组件CE2侧的校准信号S12的上升沿之间的延迟(参见图3中的(3))，但是刚才也可以决定考虑下降沿而不是上升沿，因为根据本发明的方法没有由此加以修改。
在第二步骤S20中，测量第一校准信号S12的有效边沿与第二时钟信号CK2的有效边沿之间的第一延迟T1，该第二时钟信号的有效边沿是与第一校准信号S12的有效边沿连续的。第一延迟T1与第一电子组件CE1的下一时钟边沿相隔延迟δ(参见图3中的(4))。在第三步骤S30中，
第二校准信号S21是由第二电子组件CE2与第二时钟信号CK2同步地发送的(参见图3中的(5))。在图3中，发送发生在第二时钟信号CK2的上升沿；这是一种惯例，并且本发明也可以利用在下降沿发送校准信号来实现。
第二校准信号S21是二态信号。在图3中，第二电子组件CE2的发送与第一电子组件CE1的接收之间的传播延迟Tp对应于第一电子组件CE1侧的上升沿与第二电子组件CE2侧的上升沿之间的延迟(参见图3中的(6))。
发送第一校准信号S12和第二校准信号S21的线路具有相同的长度，并因此校准信号的传播延迟本身是相同的。作为变体，第一校准信号S12和第二校准信号S21可以通过双向线路来发送。在这种情况下，需要引入预定义的延迟的双向缓冲器，以避免第一校准信号S12与第二校准信号S21之间的冲突。
第二校准信号S21可以在接收到第一校准信号S12之后在直接连续的有效边沿上发送。然而，优选的是，在已知数量的时钟脉冲之后重新发送第二校准信号S21。这使得测量是确定性的，并因此允许忽略诸如技术分散和环境约束的某些外部影响。
在第四步骤S40中，测量第二校准信号S21的有效边沿与第一时钟信号CK1的有效边沿之间的第二延迟T2，该第一时钟信号的有效边沿是与第二校准信号S21的有效边沿连续的。第二校准信号S21以第一时钟信号CK1的下一时钟边沿之前的延迟T2，并且以第二时钟信号CK2的下一时钟边沿之前的延迟δ到达第一电子组件CE1(参见图3中的(7))。
在第五步骤S50中，确定第一校准信号S12的发送与第一时钟信号CK1的有效边沿之间的时钟脉冲数n，该第一时钟信号的有效边沿是与第二校准信号S21的有效边沿连续的。时钟脉冲对应于一个时钟周期Tc。该数量可以由被嵌入第一电子组件CE1中的计数单元来加以确定。第二电子组件CE2也可以包括计数单元，这允许其启动用于确定相位差的过程。
在第六步骤S60中，根据时钟脉冲数n的奇偶性来确定相位差。在图3中，举例来说，n＝5。
校准信号的发送和时钟脉冲数量的奇偶性的确定给组件增加了非常小的复杂性，因此它可以容易地集成到组件的设计中。另外，在邻近组件之间只需要两条单个的PCB线路来发送校准信号。在一个特别有利的实施方式中，在双向链路的情况下，只需要一个PCB线路。测量可以实时进行，对系统的用户是完全透明的(没有服务损失)。
图3详细示出了其中Φ<π(因此，Tφ<1/2.TC)和δ<Tφ的特定情况。
图4至图9例示了针对每一种可能情况的时序图。
在每一种情况下，基于以上定义的延迟，可以写下以下公式：
n.Tc＝2.Tp+T1+T2(通用方程No.1)。
在更一般的形式中，考虑到第一延迟T1的结束与第二校准信号S21的发送之间的等待时间，可以将时钟脉冲数添加至前面的公式。由于这个数量是已知的，因此，作为其结果，在下面的各个计算步骤中没有发生变化。为了简化计算，因此认为等待所花费的时钟脉冲数等于零。
可以将Tp分解成整数个时钟脉冲和余数的总和：
Tp＝q.Tc+r；(通用方程No.2)。
根据δ的定义：
Tc＝r+δ(通用方程No.3)。
图4例示了第一种特定情况，其中，φ<π和δ<Tφ。
在该第一种情况下，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ(情况1的专用方程No.1)，
T2＝δ-Tφ+Tc(情况1的专用方程No.2)。
因此，获得以下关系：
通过组合情况1的通用方程和专用方程，由此得到以下方程：
n.Tc＝2.Tp+T1+T2，
n.Tc＝2.(q.Tc+r)+2.δ+Tc，
n.Tc＝(2q+3).Tc，
n＝2q+3。
因此，对于情况1，n为奇数。
以相同的方式，对于图5所例示的情况2，对于此，φ<π和Tφ<δ<Tc-Tφ，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ(情况2的专用方程No.1)，
T2＝δ-Tφ(情况2的专用方程No.2)。
因此，获得以下关系：
通过应用与上述相同的计算，获得以下方程：
n＝2(q+1)。
因此，对于情况2，n为偶数。
对于图6所例示的情况3，对于此，φ<π和δ>Tc-Tφ，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ-Tc(情况3的专用方程No.1)，
T2＝δ-Tφ(情况3的专用方程No.2)。
因此，获得以下关系：
通过应用与上述相同的计算，获得以下方程：
n＝2q+1。
因此，对于情况3，n为奇数。
对于图7所例示的情况4，对于此，φ>π和δ<Tc-Tφ，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ(情况4的专用方程No.1)，
T2＝δ-Tφ+Tc(情况4的专用方程No.2)。
因此，获得以下关系：
通过应用与上述相同的计算，获得以下方程：
n＝2q+3，
因此，对于情况4，n为奇数。
对于图8所例示的情况5，对于此，φ>π和Tc-Tφ<δ<Tφ，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ-Tc(情况5的专用方程No.1)，
T2＝δ-Tφ+Tc(情况5的专用方程No.2)。
因此，获得以下关系：
通过应用与上述相同的计算，获得以下方程：
n＝2(q+1)，
因此，对于情况5，n为偶数。
对于图9所例示的情况6，对于此，φ>π和δ>Tφ，第一延迟T1和第二延迟T2分别等于：
T1＝δ+Tφ-Tc(情况6的专用方程No.1)，
T2＝δ-Tφ(情况6的专用方程No.2)。
因此，获得以下关系：
通过应用与上述相同的计算，获得以下方程：
n＝2q+1，
因此，对于情况6，n为奇数。
因此，无论所讨论的特定情况如何，都可以得出结论：
如果n为奇数，则
如果n为偶数，则
时钟信号之间的相位差的角度值Φ通过公式Φ＝2π.Tφ.Fc与Tφ相关，其中，Fc＝1/Tc。
因此，对第一校准信号S12的发送与第一时钟信号CK1的有效边沿(该第一时钟信号的有效边沿是与第二校准信号S21的有效边沿连续的)之间的时钟脉冲数n进行计数允许使用公式来计算要确定的两个时钟信号之间的相位差。
根据一个实施方式，可以通过确定通常被用于检测同步信号的亚稳定性的延迟(同步信号太接近时钟边沿)来确定第一延迟T1和第二延迟T2，如专利申请FR 3043477A1中具体描述的。
可以周期性地实现用于确定相位差的方法。这可能是有利的，特别是在具有大的温度变化的环境中，因为这些可能导致时钟之间显著的相位差。在在卫星的阵列天线中使用模数转换器或数模转换器的情况下，相位对准必须保持在控制之下。
根据本发明的方法还可以包括依靠根据上述方法确定的相位差来校正所述两个时钟信号中的一个时钟信号的相位的步骤。可以使用被嵌入电子组件中的TDA解决方案(TDA代表时间延迟调整)来自动进行校正。
已经在确定由两个电子组件接收的时钟信号之间的相位差的上下文中描述了本发明。若需要的话，可以通过成对联接电子组件并将相位差值发送至控制单元，来确定由多于两个电子组件接收的多于两个时钟信号之间的相位差。
还可能有利的是，对彼此相距非常远的两个电子组件(这可能是非常大的天线阵列的情况)进行配对，以确定时钟信号之间的相位差，并且将对应的校正应用于这两个电子组件中的一个电子组件，以及应用于位于该电子组件附近的其它电子组件。
因此，根据本发明的方法和系统允许在没有来自外部组件的任何帮助的情况下测量相位差误差，这便于其实现。

Claims (11)

1.一种用于确定由第一电子组件(CE1)接收的第一时钟信号(CK1)与由第二电子组件(CE2)接收的第二时钟信号(CK2)之间的相位差的方法，所述第一时钟信号(CK1)和所述第二时钟信号(CK2)是同步生成的并且具有相同的时钟周期(Tc)，所述方法包括以下步骤：
S10)借助于所述第一电子组件(CE1)，与所述第一时钟信号(CK1)同步地发送第一校准信号(S12)；
S20)测量所述第一校准信号(S12)的有效边沿与所述第二时钟信号(CK2)的有效边沿之间的第一延迟(T1)，所述第二时钟信号的有效边沿是与所述第一校准信号(S12)的有效边沿连续的；
S30)借助于所述第二电子组件(CE2)，与所述第二时钟信号(CK2)同步地发送第二校准信号(S21)；
S40)测量所述第二校准信号(S21)的有效边沿与所述第一时钟信号(CK1)的有效边沿之间的第二延迟(T2)，所述第一时钟信号的有效边沿是与所述第二校准信号(S21)的有效边沿连续的；
S50)测量所述第一校准信号(S12)的所述发送与所述第一时钟信号(CK1)的有效边沿之间的时钟脉冲数(n)，所述第一时钟信号的有效边沿是与所述第二校准信号(S21)的有效边沿连续的，所述时钟脉冲数(n)对应于所述时钟周期(Tc)的倍数；以及
S60)根据所述时钟脉冲数(n)的奇偶性来确定所述相位差。
2.根据权利要求1所述的方法，其中：
如果n为奇数，则
如果n为偶数，则
其中，n对应于所述时钟脉冲数，Tφ对应于所述第一时钟信号(CK1)与所述第二时钟信号(CK2)之间的所述相位差，T1对应于所述第一延迟，T2对应于所述第二延迟，并且Tc对应于所述时钟周期。
3.根据前述权利要求中的一项所述的方法，其中，所述第二校准信号(S21)是在与所述第一延迟(T1)连续的预定数量的时钟脉冲之后发送的。
4.根据前述权利要求中的一项所述的方法，所述方法还包括以下步骤：根据在步骤S60)中确定的所述相位差，校正所述第一电子组件(CE1)与所述第二电子组件(CE2)之间的所述相位差。
5.根据前述权利要求中的一项所述的方法，其中，所述相位差被周期性地确定。
6.根据前述权利要求中的一项所述的方法，其中，所述第一校准信号(S12)是通过第一线路(L1)路由的，所述第二校准信号(S21)是通过第二线路(L2)路由的，所述第一线路(L1)的长度和所述第二线路(L2)的长度相等。
7.根据权利要求1至5中的一项所述的方法，其中，所述第一校准信号(S12)和所述第二校准信号(S21)是通过同一双向线路路由的，所述第二校准信号(S21)相对于所述第一校准信号(S12)的接收被延迟，以避免所述第一校准信号(S12)与所述第二校准信号(S21)之间的冲突。
8.一种用于确定由第一电子组件(CE1)接收的第一时钟信号(CK1)与由第二电子组件(CE2)接收的第二时钟信号(CK2)之间的相位差的系统，所述第一时钟信号(CK1)和所述第二时钟信号(CK2)是同步生成的并且具有相同的时钟周期(Tc)，所述系统被配置成：
-借助于所述第一电子组件(CE1)，与所述第一时钟信号(CK1)同步地发送第一校准信号(S12)；
-测量所述第一校准信号(S12)的有效边沿与所述第二时钟信号(CK2)的有效边沿之间的第一延迟(T1)，所述第二时钟信号的有效边沿是与所述第一校准信号(S12)的有效边沿连续的；
-借助于所述第二电子组件(CE2)，与所述第二时钟信号(CK2)同步地发送第二校准信号(S21)；
-测量所述第二校准信号(S21)的有效边沿与所述第一时钟信号(CK1)的有效边沿之间的第二延迟(T2)，所述第一时钟信号的有效边沿是与所述第二校准信号(S21)的有效边沿连续的；
-测量所述第一延迟(T1)与所述第二延迟(T2)之间的时钟脉冲数(n)，所述时钟脉冲数(n)对应于所述时钟周期(Tc)的倍数；并且
-根据所述时钟脉冲数(n)的奇偶性来确定相位差。
9.根据权利要求8所述的系统，其中：
如果n为奇数，则
如果n为偶数，则
其中，n对应于所述时钟脉冲数，Tφ对应于所述第一时钟信号(CK1)与所述第二时钟信号(CK2)之间的所述相位差，T1对应于所述第一延迟，T2对应于所述第二延迟，并且Tc对应于所述时钟周期。
10.根据权利要求8和9中任一项所述的系统，其中，所述第一电子组件(CE1)和所述第二电子组件(CE2)是模数转换器或数模转换器。
11.一种阵列天线系统，其特征在于，所述阵列天线系统包括至少一个根据权利要求8至10中的一项所述的用于确定相位差的系统。
CN202311227137.6A 2022-09-22 2023-09-21 确定相位差的方法、系统和阵列天线系统 Pending CN117749342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2209612A FR3140231A1 (fr) 2022-09-22 2022-09-22 Procédé de détermination du déphasage entre un premier signal d’horloge reçu par un premier composant électronique et un deuxième signal d’horloge reçu par un deuxième composant électronique
FR2209612 2022-09-22

Publications (1)

Publication Number Publication Date
CN117749342A true CN117749342A (zh) 2024-03-22

Family

ID=85036746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311227137.6A Pending CN117749342A (zh) 2022-09-22 2023-09-21 确定相位差的方法、系统和阵列天线系统

Country Status (5)

Country Link
US (1) US20240120909A1 (zh)
EP (1) EP4344063A1 (zh)
JP (1) JP2024046608A (zh)
CN (1) CN117749342A (zh)
FR (1) FR3140231A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3043477B1 (fr) 2015-11-10 2017-11-24 E2V Semiconductors Procede de synchronisation de convertisseurs de donnees par un signal transmis de proche en proche
US10509104B1 (en) * 2018-08-13 2019-12-17 Analog Devices Global Unlimited Company Apparatus and methods for synchronization of radar chips
FR3100068B1 (fr) * 2019-08-20 2021-07-16 Teledyne E2V Semiconductors Sas Procédé de synchronisation de données analogiques en sortie d’une pluralité de convertisseurs numérique/analogique

Also Published As

Publication number Publication date
EP4344063A1 (fr) 2024-03-27
FR3140231A1 (fr) 2024-03-29
US20240120909A1 (en) 2024-04-11
JP2024046608A (ja) 2024-04-03

Similar Documents

Publication Publication Date Title
EP3611540B1 (en) Apparatus and methods for synchronization of radar chips
US9577819B2 (en) Communication device, pulse signal delay adjustment method and communication system
CN110231599B (zh) 雷达设备、雷达系统和用于生成采样时钟信号的方法
EP2657806B1 (en) Signal source synchronization circuit
CN104641589A (zh) 校正参数计算装置及系统、以及校正参数计算方法及计算机程序
US20240030904A1 (en) Measuring pin-to-pin delays between clock routes
US20200382233A1 (en) Information processing apparatus and time synchronization method
CN117749342A (zh) 确定相位差的方法、系统和阵列天线系统
CN110928177B (zh) 一种时钟同步系统及方法
US9184904B2 (en) Communication system, receiver, and eye-opening measuring method
JP2014206430A (ja) レーダシステム
KR20040098078A (ko) 시스템간 망동기를 위한 클록 전송장치
JP5323826B2 (ja) 幾つかのチャネル測定部品及び／又は測定装置を同期させる方法並びに対応する測定装置
TW201813315A (zh) 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
TWI615700B (zh) 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
JP2012050059A (ja) 発振周波数補正方法及び発振周波数補正装置
US20230238975A1 (en) Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system
US11416022B2 (en) Device with a plurality of clock domains
JP2012191361A (ja) 同期制御システム
JP3565188B2 (ja) 基地局における遅延時間の計測方法および計測装置
CN117347947A (zh) 多设备间的测距方法、装置、终端设备及可读存储介质
US9341677B1 (en) System and method for data input alignment
JP2022148299A (ja) 発振装置及びそれを備える送信機
JP2020052015A (ja) 電子機器および温度推定方法
KR20210062225A (ko) 반도체용 테스트 장치 및 테스트 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication