CN117747709A - 光电二极管及其制造方法、电子元件 - Google Patents

Abstract

本公开涉及光电二极管及其制造方法、电子元件。该方法包括：形成堆叠于第一介质部的光生少子收集区，第一介质部具有第一导电类型，光生少子收集区具有第二导电类型；及形成钉扎结构，钉扎结构包括覆盖光生少子收集区的第一钉扎层和延伸入光生少子收集区的网孔区域的第二钉扎层，钉扎结构具有第一导电类型。该方法能够制造出暗电流与光量子效率两种性能平衡且总体性能好的光电二极管。

Description

光电二极管及其制造方法、电子元件

技术领域

本公开涉及半导体技术领域，特别是涉及光电二极管及其制造方法、电子元件。

背景技术

图像传感器中的感光半导体是重要的结构。大型成像设备中的图像传感器往往具有超大尺寸像素，这导致了感光半导体结构内暗电流难以抑制。

影响光电二极管的暗电流水平的因素主要有结区面积、耗尽区宽度、表面态、界面态以及半导体材料本身的缺陷密度等。在一些制造工艺中，采用全耗尽型结构来降低暗电流，但全耗尽结构对于半导体外延材料参数有特殊要求，一般需要定制外延材料并进行专门的工艺设备和菜单研发试验，研发和投入成本偏高。还有一些制造工艺采用传统的钉扎二极管结构来钉扎耗尽区宽度抑制暗电流，然而，在一些具有超大感光区和超低暗电流要求的光电二极管结构实例中，传统钉扎二极管结构很难进一步降低暗电流。并且，单一通过压制二极管耗尽区宽度来降低暗电流的方式，同时也会影响光电二极管的光量子效率或响应度。

常规工艺制造的光电二极管，宽波段高量子效率必须展宽耗尽区宽度，从而导致暗电流难以降低；而通过收窄耗尽区减小暗电流则造成光量子效率的损失。

发明内容

基于此，有必要针对如何综合保证光量子效率及降低暗电流的问题，提供光电二极管及其制造方法、电子元件。

本公开实施方式提供一种用于制造光电二极管的方法，该方法包括：形成堆叠于第一介质部的光生少子收集区，第一介质部具有第一导电类型，光生少子收集区具有第二导电类型；及形成钉扎结构，钉扎结构至少包括覆盖光生少子收集区的第一钉扎层和延伸入光生少子收集区的网孔区域的第二钉扎层，钉扎结构具有第一导电类型。

本公开实施方式提供的用于制造光电二极管的方法能够形成具有网孔区域的光生少子收集区，能够减小所制造的光电二极管中结区面积，继而能够显著降低暗电流水平，并避免光量子效率过分降低；同时，通过钉扎结构将耗尽区与表面刻蚀损伤区隔离，并钳制暗电流。该方法能够基于现有工艺执行，能够制造出暗电流与光量子效率两种性能平衡且总体性能好的光电二极管。

在一些实施方式中，用于制造光电二极管的方法还包括：外延形成第一介质部，第一介质部具有第一区域、第二区域及第三区域，第一区域和第三区域被第二区域间隔；及通过外延工艺和掺杂工艺形成位于第二区域的光生少子收集区、形成位于第三区域的第二介质部并形成位于第一区域的收集导电区；其中，形成钉扎结构的步骤包括：刻蚀形成贯穿光生少子收集区的沟槽；进行第二离子注入工艺，用以形成第一钉扎层、第二钉扎层以及位于沟槽底壁的第三钉扎层。

如此设置，该方法易于实施，还能够形成能够提升钉扎效果的第三钉扎层及保障导电性能的收集导电区。

示例性地，用于制造光电二极管的方法还包括：外延形成第一介质部，第一介质部具有第一区域、第二区域及第三区域，第一区域和第三区域被第二区域间隔；及外延形成堆叠于第一介质部的预制第二介质部；其中，形成光生少子收集区的步骤包括：对预制第二介质部进行第一离子注入工艺，用以形成位于第二区域的光生少子收集区，及得到位于第三区域的第二介质部；形成钉扎结构的步骤包括：刻蚀形成贯穿光生少子收集区的沟槽；进行第二离子注入工艺，用以形成第一钉扎层和第二钉扎层。

如此设置，能够较方便地形成网孔区域，同时保证工作性能。

示例性地，用于制造光电二极管的方法还包括：形成第一介质部，第一介质部具有第一区域、第二区域及第三区域，第一区域和第三区域被第二区域间隔；通过原位掺杂工艺形成层叠于第一介质部的预制掺杂层，预制掺杂层位于第一区域的部分为收集导电区；对预制掺杂层在第三区域的部分进行补偿掺杂，以得到位于第三区域的具有第一导电类型的第二介质部；其中，形成钉扎结构的步骤包括：刻蚀形成沟槽，沟槽贯穿预制掺杂层的在第二区域的部分；进行第二离子注入工艺，用以形成第一钉扎层和第二钉扎层。

如此设置，可以实现对光电二极管中结构的构造布置，便于电流的引出。此外有助于使光生少子收集区保持较好的结构状态，减少光生少子收集区受表面态的影响。

在一些实施方式中，用于制造光电二极管的方法还包括：形成电连接于光生少子收集区的第一电极，形成电连接于第一介质部的第二电极；形成位于第一电极背向第一介质部一侧的第一增透膜；及形成位于第一增透膜背向第一介质部一侧的第一钝化层。

如此设置，可形成正面照射式的光电二极管，并有利于电流的引出。

在一些实施方式中，第一介质部堆叠于衬底，光生少子收集区位于第一介质部背向衬底的一侧；方法还包括：去除衬底；形成第二增透膜，第二增透膜沿堆叠方向位于第一介质部的背向光生少子收集区的一侧；及形成位于第二增透膜背向第一介质部一侧的第二钝化层。

如此设置，可形成背面照射式的光电二极管。

本公开实施方式在另一方面还提供一种光电二极管，该光电二极管包括：第一介质部，具有第一导电类型；光生少子收集区，堆叠于第一介质部，光生少子收集区具有第二导电类型，光生少子收集区具有网孔区域；以及钉扎结构，至少包括覆盖光生少子收集区的第一钉扎层和延伸入网孔区域的第二钉扎层，钉扎结构具有第一导电类型。

本公开实施方式提供的光电二极管中，具有网孔区域的光生少子收集区能够减小结区面积，该光电二极管暗电流水平低、光量子效率高；且性能稳定。

在一些实施方式中，第一介质部具有第一区域、第二区域及第三区域，第一区域和第三区域被第二区域间隔；光生少子收集区位于第二区域；光电二极管还包括收集导电区、第二介质部、第一电极及第二电极；收集导电区位于第一区域，收集导电区与光生少子收集区并列且与光生少子收集区连为一体；第二介质部位于第三区域，第二介质部与光生少子收集区并列，第二介质部连接于第一介质部；第一电极接触于收集导电区；第二电极接触于第二介质部。

如此设置，能够从光电二极管的正面引出电流。

在一些实施方式中，光电二极管还包括第一增透膜和第一钝化层，第一增透膜位于第一电极背向第一介质部的一侧，第一钝化层位于第一增透膜背向第一电极的一侧。

如此设置，有助于提高光电二极管的光吸收率及光电转换效率，还能保证光电二极管的使用寿命。

在一些实施方式中，光电二极管还包括第二增透膜和第二钝化层，第二增透膜位于第一介质部背向光生少子收集区的一侧，第二钝化层位于第二增透膜背向第一介质部的一侧。

本公开实施方式提供了背面照射式的光电二极管，其光吸收率高、光电转换效率高、使用寿命长。

在一些实施方式中，网孔区域的数量为至少一个，全部网孔区域的总面积和光生少子收集区的外周轮廓面积的比值在3％至80％的范围内。

如此设置，光电二极管暗电流小且光量子效率高。光电二极管性能均衡，综合性能好。

本公开实施方式还提供一种电子元件，该电子元件包括：前述的光电二极管；及电路，电连接于光生少子收集区及电连接于第一介质部。

本公开实施方式提供的电子元件能够利用光电效应实现实现光信号的电信号转换及数字化，量子效率高，暗电流小，性能稳定。

附图说明

图1为本公开实施方式提供的用于制造光电二极管的方法的流程框图；

图2为本公开实施方式提供的光电二极管的示意性结构图；

图3为图2中A-A处的截面示意图；

图4为本公开多个实施例的光电二极管的性能与网孔参数的关系曲线图；

图5为本公开实施方式提供的光电二极管的示意性结构图；

图6为图5中B-B处的截面示意图；

图7为本公开实施方式提供的电子元件的示意性结构框图。

附图标记说明：100、光电二极管；1、衬底；2、介质层；20、耗尽区；21、第一介质部；22、第二介质部；23、第三介质部；30、网孔区域；31、光生少子收集区；32、收集导电区；4、钉扎结构；40、沟槽；41、第一钉扎层；42、第二钉扎层；43、第三钉扎层；44、钉扎凸出部；51、第一接触区；52、第二接触区；6、电极结构；61、第一电极；62、第二电极；7、第一增透膜；8、第一钝化层；9、第二增透膜；10、第二钝化层；

200、电路；300、电子元件；α、第一区域；β、第二区域；γ、第三区域。

具体实施方式

为使本公开实施方式的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进，因此本公开实施方式不受下面公开实施方式的具体实施例的限制。

在本公开实施方式的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施方式和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开实施方式的限制。

在本公开实施方式中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地，第一钝化层也可被称作第二钝化层，第二钝化层也可被称作第一钝化层。在本公开实施方式的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本公开实施方式中，除非另有明确的规定和限定，术语“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是柔性连接，也可以是沿至少一个方向的刚性连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或者使直接相连同时存在中间媒介，还可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开实施方式中的具体含义。

本文中所使用的，术语“层”、“区”指代包括具有一定厚度的区域的材料部分。层能够水平地、垂直地和/或沿着锥形表面延伸。层能够是均匀或不均匀连续结构的区域，其垂直于延伸方向的厚度可不大于连续结构的厚度。层能够包括多个层，可以是堆叠的多个层，也可以是离散地延伸的多个层。附图中各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性地，实际可能因制造公差或技术限制而有所偏差，并可根据实际需求而调整设计。

参阅图1，图1示出了本公开实施方式中的用于制造光电二极管的方法的流程。本公开实施例提供的用于制造光电二极管的方法1000包括步骤S103至步骤S104。

示例性地，该方法1000还包括步骤S101：形成第一介质部。第一介质部具有第一导电类型，第一导电类型可以是空穴型导电类型也可以是电子型导电类型，例如第一导电类型为空穴型导电类型。示例性地，第一介质部具有p-型掺杂类型。本公开实施例中，每一步得到的结构都可称为后一步的预制结构，继而可在后续步骤中被加工、调整。

在一些实施例中，可以先执行步骤S102：形成第二介质部。第二介质部与第一介质部可以是一体式结构。第二介质部具有第一导电类型。

步骤S103，形成堆叠于第一介质部的光生少子收集区。光生少子收集区具有第二导电类型，第二导电类型与第一导电类型不同。例如，光生少子收集区具有n型掺杂类型。示例性地，可基于预制第二介质部的一部分结构形成该光生少子收集区。

在另一些实施例中，可以在形成预制光生少子收集区后，基于预制光生少子收集区的一部分结构形成第二介质部。光生少子收集区和第二介质部并列设置在第一介质部上。

步骤S104，形成钉扎结构。具体地，钉扎结构包括覆盖光生少子收集区的第一钉扎层和延伸入光生少子收集区的网孔区域的第二钉扎层。钉扎结构具有第一导电类型，示例性地，钉扎结构具有p++型掺杂类型。

本公开实施例提供的用于制造光电二极管的方法1000易于实施，其中形成了具有网孔区域的光生少子收集区，并通过钉扎结构钳制暗电流且隔离表面态。所制造的光电二极管能够实现：在显著降低暗电流的同时，最大限度地减小光量子效率的损失。

下文结合图2至图6分别详述本公开的用于制造光电二极管的方法1000。

图2示出了本公开实施例中的光电二极管100。在一些实施例中，步骤S101包括：形成堆叠于衬底1的第一介质部21。步骤S102，形成堆叠于所述第一介质部21的第二介质部22。可通过外延工艺形成层叠于衬底1的介质层2，示例性地，可以在一步沉积工艺中形成第一介质部21和第二介质部22。

衬底1的材料包括半导体材料，可包括碳化硅、硅、硅锗、锗、Ⅲ-Ⅴ族化合物如氮化镓和砷化镓中的至少一种。衬底1具有第一导电类型，第一导电类型可以是空穴型导电类型。示例性地，衬底1具有p++型掺杂类型。介质层2的材料可包括半导体材料。介质层2具有第一导电类型，其掺杂浓度低于衬底1的掺杂浓度。

如图2所示，介质层2和衬底1的层叠方向平行于Z轴方向。介质层2沿XY面具有第一区域α、第二区域β及第三区域γ，或者说第一介质部21具有第一区域α、第二区域β及第三区域γ。第一区域α和第三区域γ可被第二区域β间隔。图2所示结构可以是光电二极管100的一部分。第二介质部22位于第三区域γ；介质层2还包括堆叠于第二介质部22并位于第三区域γ的第三介质部23。第三介质部23可与第二介质部22在一步沉积工艺中形成。

用于制造光电二极管的方法1000包括形成收集层的步骤。示例性地，形成收集层的步骤包括：步骤S103，形成光生少子收集区31；及形成收集导电区32。光生少子收集区31具有第二导电类型，示例性地，光生少子收集区31具有n型掺杂类型。

在一些实施方式中，用于制造光电二极管的方法1000还包括：外延形成第一介质部21，第一介质部21具有第一区域α、第二区域β及第三区域γ，第一区域α和第三区域γ被第二区域β间隔。然后通过外延工艺和掺杂工艺形成位于第二区域β的光生少子收集区31、形成位于第三区域γ的第二介质部22并形成位于第一区域α的收集导电区32。

在一些实施例中，可形成介质层2，然后通过第一离子注入工艺形成延伸入介质层2的光生少子收集区31。本实施例中通过第一离子注入工艺实现前述掺杂工艺。本公开实施方式中，每步形成的结构都可作为之后步骤的预制结构，例如，可认为在第一离子注入工艺之前形成第一预制介质层，该第一离子注入工艺之后得到第二预制介质层，继而在形成钉扎结构4时可对第二预制介质层进一步改造。

具体地，外延形成第一介质部21后，继续外延形成堆叠于第一介质部21的预制第二介质部，继而利用第一离子注入工艺基于预制第二介质部形成光生少子收集区31。第一离子注入工艺形成的光生少子收集区31的掺杂浓度分布实现峰值函数分布。介质层2的结构同一、稳定，光生少子收集区31的形成过程可控。

在另一些实施例中，可在形成第一介质部21后，利用原位掺杂工艺形成层叠于第一介质部21的预制掺杂层，也可称为预制光生少子收集区，然后对预制掺杂层位于第三区域γ的部分进行补偿掺杂，得到基于预制掺杂层的光生少子收集区31和经过该补偿掺杂得到的第二介质部22。本实施例中通过原位掺杂工艺或称原位外延掺杂工艺实现前述掺杂工艺。原位外延掺杂工艺的光生少子收集区31的掺杂浓度分布均匀。示例性地，预制掺杂层位于第一区域α的部分为收集导电区32。光生少子收集区31的原位掺杂结构均衡稳定。

光生少子收集区31位于第二区域β。收集导电区32位于第一区域α，其可与光生少子收集区31连为一体。光生少子收集区31可以围绕收集导电区32。收集层与介质层2能够实现n-on-p型光电半导体结构。光生少子收集区31的外周轮廓可指收集层的外周轮廓，光生少子收集区31的外周轮廓面积包含了收集导电区32的面积。

在一些实施方式中，形成钉扎结构4的步骤包括：刻蚀形成沟槽40；继而可通过第二离子注入工艺形成钉扎结构4。该步骤得到钉扎结构4，认为限定出了网孔区域30。换言之，在XY面内，钉扎结构4与光生少子收集区31的边界确定出了网孔区域30。光生少子收集区31为一体式结构，各部分相互连通。在一些对比例中，采用离散的点状光电子收集区，虽然也能降低暗电流，但是耗尽区的收缩会引起光量子效率和响应速度的下降。对比例中二极管的光量子效率会受到显著地影响。

钉扎结构4包括第一钉扎层41及第二钉扎层42，二者可通过第二离子注入工艺同步形成。第一钉扎层41覆盖光生少子收集区31，二者沿Z轴方向层叠。第二钉扎层42延伸入网孔区域30。第二钉扎层42位于沟槽40的侧壁。第二钉扎层42沿XY面的外轮廓图形限定了网孔区域30。示例性地，第二离子注入工艺还形成了位于沟槽40底壁的第三钉扎层43。

钉扎结构4在第一区域α处留有窗口。可认为钉扎结构4的窗口限定了第一区域α的边界，并以此区分了光生少子收集区31和收集导电区32。钉扎结构4具有第一导电类型。重掺杂的钉扎结构4能够将光生少子收集区31与表面刻蚀损伤隔离，避免了界面态和固定电荷对暗电流的负面作用，还能钳制暗电流。

钉扎结构4还可包括第三钉扎层43和钉扎凸出部44。第三钉扎层43可延伸入第一介质部21，第三钉扎层43位于沟槽40的底壁。钉扎凸出部44沿光生少子收集区31的延展方向即沿XY面凸出于光生少子收集区31，钉扎凸出部44堆叠于第二介质部22，能避免光生少子收集区31的外周轮廓与半导体结构的表面过于接近。

示例性地，形成钉扎结构4的步骤包括：刻蚀形成贯穿光生少子收集区31的沟槽40。如此有助于保证钉扎结构4贯穿光生少子收集区31。可选地，沟槽40的截面可以为圆形、多边形、槽型、环形等至少一种截面形状，沟槽40的延伸方向可平行于Z轴方向，也可相对Z轴方向倾斜。沟槽40沿延伸方向的剖面形状可以为柱形也可为槽口较大的梯形。

在一些实施例中，所刻蚀的沟槽40的外周可与之前的光生少子收集区31留有间隔，继而形成钉扎结构4后，由于钉扎结构4比该间隔厚，因此能够连接到光生少子收集区31。在另一些实施例中，沟槽40的侧壁也可以暴露出预制的光生少子收集区31，继而补偿掺杂得到钉扎结构4，钉扎结构4延伸入预制的光生少子收集区31一定尺寸。

在另一些情况下，认为刻蚀形成沟槽40的步骤中，沟槽40贯穿的是预制掺杂层的在第二区域β的部分。继而进行第二离子注入工艺，用以形成第一钉扎层41和第二钉扎层42；还因钉扎结构4的形成而得到光生少子收集区31。

参考图2，介质层2、收集层以及钉扎结构4相互影响，半导体结构中形成耗尽区20。第一钉扎层41使下方的耗尽区20边界远离表面钝化界面区域，抑制界面态和固定电荷对光电二极管100性能的影响；钉扎结构4的重掺杂浓度使光生少子收集区31发生全耗尽，即光电二极管100的耗尽区20宽度被钉扎，从而有效钳制暗电流。

第一钉扎层41位于第二区域β，进而收集层与第一钉扎层41重合的部分可称为结区。第二区域β的外周轮廓可对应于结区的外周轮廓；第二区域β的内圈轮廓即第一区域α的外周轮廓可对应于结区的内圈轮廓。网孔区域30处又可称非结区。第三钉扎层43和钉扎凸出部44有助于避免耗尽区20延伸到介质层2的表面。

示例性地，用于制造光电二极管的方法1000包括形成接触区的步骤。具体地，形成第一接触区51。第一接触区51位于第一区域α，可延伸入收集导电区32，第一接触区51与钉扎结构4可由收集导电区32隔离开。第一接触区51可具有n++型掺杂类型，其掺杂浓度大于收集导电区32的掺杂浓度，导电性能好于收集导电区32的导电性能。形成第二接触区52。第二接触区52位于第三区域γ，可连接于介质层2或延伸入第三介质部23。第二接触区52可直接连接于或间隔设置于钉扎结构4。第二接触区52可具有p++型掺杂类型，其掺杂浓度大于介质层2的掺杂浓度，导电性能好于介质层2的导电性能。

示例性地，用于制造光电二极管的方法1000包括形成电极结构6的步骤。可先形成绝缘层(未标示)，绝缘层能够透光，绝缘层可填充沟槽40。然后执行步骤S105：形成第一电极61，形成第二电极62。示例性地，形成接触收集导电区32的第一电极61；形成在第三区域γ电连接于第一介质部21的第二电极62，第二电极62可接触于介质层2。示例性地，第一电极61欧姆接触于第一接触区51；第二电极62欧姆接触于第二接触区52。第二电极62能够作为阳极，而第一电极61作为阴极。

在第一电极61和第二电极62之间施加反向偏置电压超过钉扎阈值电压时，光生少子收集区31发生全耗尽，实现局部钉扎效果，能钳制暗电流；而网孔区域30处无耗尽区20分布，减小结有效面积，进一步降低暗电流。在无p++重掺杂的钉扎结构4覆盖的区域，如第一区域α处，n型掺杂的收集导电区32未被耗尽，耗尽区20展宽，但这部分区域所占面积很小，不影响光电二极管100的整体暗电流水平。

本公开实施例提供的用于制造光电二极管的方法1000能够制造正照式的光电二极管100。示例性地，形成位于第一电极61背向第一介质部21一侧的第一增透膜7；及形成位于第一增透膜7背向第一介质部21一侧的第一钝化层8。第一增透膜7用于降低特定波长谱段光子的反射率，材料可选用SiO₂、Al₂O₃、HfO₂或Ta₂O₅等。第一钝化层8可为表面的最终钝化层，其可为致密的单层钝化材料层或多层钝化材料，第一钝化层8的材料包括SiO₂，SiON，SiO₂/SiN_x等至少一种。

本公开实施例提供的用于制造光电二极管的方法1000易于实施，其中形成了具有网孔区域30的光生少子收集区31，并形成了覆盖光生少子收集区31的第一钉扎层41和沿层叠方向延伸入光生少子收集区31的第二钉扎层42，所制造的光电二极管100能够实现：在显著降低暗电流的同时，最大限度地减小光量子效率的损失。

示例性地，一种对比例，该对比例的光电二极管中设置完整的光电子收集区，没有网孔区域，本公开实施方式提供的方法制造的光电二极管相比于对比例暗电流甚至能降低70％以上，而光量子效率仅降低7％左右。

在一些实施方式中，配置全部网孔区域30的面积占光生少子收集区31外周轮廓面积的3％至80％。光生少子收集区31外周轮廓面积相当于第二区域β和第一区域α的面积和。示例性地，全部网孔区域30占光生少子收集区31外周轮廓面积的20％时，暗电流降低45％，在可见光波段的光量子效率仅损失5％左右。示例性地，全部网孔区域30占光生少子收集区31外周轮廓面积的40％时，暗电流降低70％以上，在可见光波段的光量子效率仅损失7％左右。

参考图4，图4示出了多个光电二极管的性能与网孔参数的关系，该网孔参数选择网洞占空比。测量了本公开的六个实施例的暗电流数据和内量子效率数据。第一个实施例的光电二极管中，网孔区域的面积与光生少子收集区外周轮廓面积之比即网洞占空比为5％；第二个实施例的光电二极管中，网洞占空比为10％；第三个实施例的光电二极管中，网洞占空比为20％；第四个实施例的光电二极管中，网洞占空比为40％；第五个实施例的光电二极管中，网洞占空比为60％；第六个实施例的光电二极管中，网洞占空比为80％。本公开实施方式提供的光电二极管，通过配置网洞占空比增大，实现了暗电流的大幅下降，而内量子效率相对保持稳定。示例性地，本公开实施方式提供的光电二极管中，网洞占空比可设置在在3％至80％的范围内。为了保证响应度，可设置在10％至60％的范围内。可选地，网洞占空比可设置在在20％至40％的范围内。

参考图5和图6，本公开实施方式提供的用于制造光电二极管的方法1000可用于制造背照式的光电二极管100。

在一些实施方式中，在形成电极结构6后，可执行去除衬底1的步骤。示例性地，可对介质层2进行减薄，例如减薄至第一介质部21为所需厚度，例如保证耗尽区20的完整。

该方法1000还包括：形成位于第一介质部21背向光生少子收集区31一侧的第二增透膜9；及形成位于第二增透膜9背向第一介质部21一侧的第二钝化层10。第二增透膜9的膜系结构可根据背照式的光电二极管100的需求而设计制造；第二钝化层10的特性可参考前述第一钝化层8，不再赘述。

示例性地，在电极结构6背向介质层2一侧仍可设置第一钝化层8。

参考图2和图5，本公开实施方式提供光电二极管100。该光电二极管100可通过前述实施方式的步骤制得。光电二极管100可包括第一介质部21、光生少子收集区31及钉扎结构4。

第一介质部21具有第一导电类型，光生少子收集区31具有第二导电类型。第一导电类型是空穴型和电子型中的一种，第二导电类型是另一种。光生少子收集区31沿Z轴方向堆叠于第一介质部21，光生少子收集区31具有网孔区域30。钉扎结构4包括覆盖光生少子收集区31的第一钉扎层41和延伸入网孔区域30的第二钉扎层42，钉扎结构4具有第一导电类型。

本公开实施方式提供的光电二极管100具有较低的暗电流，同时具有较高的光量子效率。该光电二极管100能够获得暗电流和量子效率的性能平衡。

示例性地，网孔区域30的数量为至少一个。多个网孔区域30可以阵列设置。全部网孔区域30的总面积和光生少子收集区31的外周轮廓面积的比值在20％至50％的范围内。

示例性地，第一介质部21具有第一区域α、第二区域β和第三区域γ，第一区域α和第三区域γ被第二区域β间隔，光生少子收集区31位于第二区域β处。光电二极管100还包括堆叠于第一介质部21的收集导电区32。收集导电区32位于第一区域α处，收集导电区32与光生少子收集区31连接为一体，也实现导电。

光电二极管100还包括第一电极61、第二电极62。第一电极61可在第一区域α，其接触于收集导电区32，实现导电；第二电极62在第三区域γ，其能够间接地电连接于第一介质部21。第二电极62接触于第二介质部22。

在正照式的光电二极管100中，第一增透膜7位于第一电极61背向第一介质部21的一侧，第一增透膜7用于增加光生少子收集区31处光的透射率；第一钝化层8位于第一增透膜7背向第一介质部21的一侧。

在背照式的光电二极管100中，第二增透膜9位于第一介质部21背向光生少子收集区31的一侧，第二增透膜9能够用于增加第二区域β处光的透射率；第二钝化层10位于第二增透膜9背向第一介质部21的一侧。

参考图7，本公开实施方式提供一种电子元件300，该电子元件300包括光电二极管100和电路200。

光电二极管100可参考前述实施例。电路200电连接于光生少子收集区31及电连接于第一介质部21。示例性地，电路200电连接于第一电极61和第二电极62。

本公开实施方式的电子元件电路性能稳定，光电转化效率好。

以上公开的各实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上公开的实施例中，除非另有明确的规定和限定，否则不限制各步骤的执行顺序，例如可以并行执行，也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程，还可重新排序、增加或删除步骤，只要能够实现本公开实施方式提供的技术方案所期望的结果，本文在此不进行限制。

以上公开的实施例仅表达了本发明创造的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明创造要求的专利保护范围。因此，本发明创造的专利保护范围应以所附权利要求为准。

Claims (10)

1.用于制造光电二极管的方法，其特征在于，包括：

形成堆叠于第一介质部(21)的光生少子收集区(31)，所述第一介质部(21)具有第一导电类型，所述光生少子收集区(31)具有第二导电类型；及

形成钉扎结构(4)，所述钉扎结构(4)至少包括覆盖所述光生少子收集区(31)的第一钉扎层(41)和延伸入所述光生少子收集区(31)的网孔区域(30)的第二钉扎层(42)，所述钉扎结构(4)具有所述第一导电类型。

2.根据权利要求1所述的用于制造光电二极管的方法，其中，还包括：外延形成所述第一介质部(21)，所述第一介质部(21)具有第一区域(α)、第二区域(β)及第三区域(γ)，所述第一区域(α)和所述第三区域(γ)被所述第二区域(β)间隔；及通过外延工艺和掺杂工艺形成位于所述第二区域(β)的所述光生少子收集区(31)、形成位于所述第三区域(γ)的第二介质部(22)并形成位于所述第一区域(α)的收集导电区(32)；

其中，形成所述钉扎结构(4)的步骤包括：刻蚀形成贯穿所述光生少子收集区(31)的沟槽(40)；进行第二离子注入工艺，用以形成所述第一钉扎层(41)、所述第二钉扎层(42)以及位于所述沟槽(40)底壁的第三钉扎层(43)。

3.根据权利要求1或2所述的用于制造光电二极管的方法，其中，还包括：

形成电连接于所述光生少子收集区(31)的第一电极(61)，形成电连接于所述第一介质部(21)的第二电极(62)；

形成位于所述第一电极(61)背向所述第一介质部(21)一侧的第一增透膜(7)；及

形成位于所述第一增透膜(7)背向所述第一介质部(21)一侧的第一钝化层(8)。

4.根据权利要求1或2所述的用于制造光电二极管的方法，其中，所述第一介质部(21)堆叠于衬底(1)，所述光生少子收集区(31)位于所述第一介质部(21)背向所述衬底(1)的一侧；

所述方法还包括：

去除所述衬底(1)；

形成第二增透膜(9)，所述第二增透膜(9)沿堆叠方向位于所述第一介质部(21)的背向所述光生少子收集区(31)的一侧；及

形成位于所述第二增透膜(9)背向所述第一介质部(21)一侧的第二钝化层(10)。

5.光电二极管，其特征在于，包括：

第一介质部(21)，具有第一导电类型；

光生少子收集区(31)，堆叠于所述第一介质部(21)，所述光生少子收集区(31)具有第二导电类型，所述光生少子收集区(31)具有网孔区域(30)；以及

钉扎结构(4)，至少包括覆盖所述光生少子收集区(31)的第一钉扎层(41)和延伸入所述网孔区域(30)的第二钉扎层(42)，所述钉扎结构(4)具有所述第一导电类型。

6.根据权利要求5所述的光电二极管，其中，所述第一介质部(21)具有第一区域(α)、第二区域(β)及第三区域(γ)，所述第一区域(α)和所述第三区域(γ)被所述第二区域(β)间隔；所述光生少子收集区(31)位于所述第二区域(β)；

所述光电二极管(100)还包括收集导电区(32)、第二介质部(22)、第一电极(61)及第二电极(62)；

所述收集导电区(32)位于所述第一区域(α)，所述收集导电区(32)与所述光生少子收集区(31)并列且与所述光生少子收集区(31)连为一体；

所述第二介质部(22)位于所述第三区域(γ)，所述第二介质部(22)与所述光生少子收集区(31)并列，所述第二介质部(22)连接于所述第一介质部(21)；

所述第一电极(61)接触于所述收集导电区(32)；所述第二电极(62)接触于所述第二介质部(22)。

7.根据权利要求6所述的光电二极管，其中，还包括第一增透膜(7)和第一钝化层(8)，所述第一增透膜(7)位于所述第一电极(61)背向所述第一介质部(21)的一侧，所述第一钝化层(8)位于所述第一增透膜(7)背向所述第一电极(61)的一侧。

8.根据权利要求5所述的光电二极管，其中，还包括第二增透膜(9)和第二钝化层(10)，所述第二增透膜(9)位于所述第一介质部(21)背向所述光生少子收集区(31)的一侧，所述第二钝化层(10)位于所述第二增透膜(9)背向所述第一介质部(21)的一侧。

9.根据权利要求5所述的光电二极管，其中，所述网孔区域(30)的数量为至少一个，全部所述网孔区域(30)的总面积和所述光生少子收集区(31)的外周轮廓面积的比值在3％至80％的范围内。

10.电子元件，其特征在于，包括：

如权利要求5至9中任一项所述的光电二极管(100)；及

电路(200)，电连接于所述光生少子收集区(31)及电连接于所述第一介质部(21)。