CN117747453A - 芯片封装方法及芯片封装结构 - Google Patents
芯片封装方法及芯片封装结构 Download PDFInfo
- Publication number
- CN117747453A CN117747453A CN202311586772.3A CN202311586772A CN117747453A CN 117747453 A CN117747453 A CN 117747453A CN 202311586772 A CN202311586772 A CN 202311586772A CN 117747453 A CN117747453 A CN 117747453A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- insulating connecting
- connecting layer
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000004033 plastic Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000012785 packaging film Substances 0.000 claims description 3
- 229920006280 packaging film Polymers 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 238000007747 plating Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种芯片封装方法及芯片封装结构，芯片封装方法包括：S1、制备第一芯片模组和第二芯片模组；S2、在第一芯片模组上设置绝缘连接层，绝缘连接层将第一芯片和金属层包裹其中；S3、将第二芯片模组下压贴合在第一芯片模组上，第二芯片与第一芯片相错开并嵌入绝缘连接层中；S4、将第一载板和第二载板移除；S5、分别在绝缘连接层的相对两表面设置第一线路层和第二线路层，第一线路层导电连接第一芯片和金属层，第二线路层导电连接所述第二芯片。本发明将芯片以上下倒转方式设置在绝缘连接层中，通过在绝缘连接层两侧分别设置线路层与芯片导电连接，实现两侧布线，减少布线层数量及提高效率，同时能够实现多侧散热，提高散热效果。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装方法及芯片封装结构。
背景技术
在现有的芯片封装方法中，多个芯片都是正向设置在基板上，布线也都是同一侧进行，布线层多。另外，在散热时也只能从基板方向进行散热，导致散热效果差。对于高功率的运行环境，散热不理想会影响芯片等器件的正常功能。
发明内容
本发明要解决的技术问题在于，提供一种芯片封装方法及芯片封装结构。
本发明解决其技术问题所采用的技术方案是：提供一种芯片封装方法，包括以下步骤：
S1、分别制备第一芯片模组和第二芯片模组；
所述第一芯片模组包括第一载板、设置在所述第一载板上的第一芯片和金属层；所述第二芯片模组包括第二载板、设置在所述第二载板上的第二芯片；
S2、在所述第一芯片模组上设置绝缘连接层，所述绝缘连接层将所述第一芯片和金属层包裹其中；
S3、将所述第二芯片模组下压贴合在所述第一芯片模组上方，所述第二芯片与所述第一芯片相错开并嵌入所述绝缘连接层中；
S4、将所述第一载板和第二载板移除；
S5、分别在所述绝缘连接层相对的第一表面和第二表面上设置第一线路层和第二线路层，所述第一线路层导电连接所述第一芯片和/或金属层，所述第二线路层导电连接所述第二芯片和/或金属层。
优选地，步骤S1中，所述第一芯片模组的制备包括：提供第一载板，通过粘接剂分别将第一芯片和金属层粘固在所述第一载板的一表面上；
所述第二芯片模组的制备包括：提供第二载板，通过粘接剂将第二芯片粘固在所述第二载板的一表面上。
优选地，所述第一载板和第二载板分别为高温胶带。
优选地，步骤S3包括：
S3.1、将所述第二芯片模组倒转，以使所述第二芯片模组以所述第二芯片朝向所述绝缘连接层；
S3.2、下压所述第二芯片模组，使所述第二芯片陷入所述绝缘连接层中，被所述绝缘连接层包裹。
优选地，所述绝缘连接层为塑封膜；在所述第一载板上，所述绝缘连接层的高度大于所述第一芯片和金属层的高度。
优选地，步骤S5包括：
S5.1、分别在所述绝缘连接层的第一表面和第二表面上设置若干第一通孔和若干第二通孔，若干所述第一通孔连通至所述第一芯片和金属层上，若干所述第二通孔连通至所述第二芯片上；
S5.2、分别在所述绝缘连接层的第一表面和第二表面上电镀，分别形成第一电镀层和第二电镀层；
S5.3、对所述第一电镀层和第二电镀层进行蚀刻，使所述第一电镀层和电镀层形成具有预设图形的第一线路层和第二线路层。
优选地，所述芯片封装方法还包括以下步骤：
S6、在所述绝缘连接层的第一表面上设置塑封层。
优选地，所述芯片封装方法还包括以下步骤：
S7、在所述绝缘连接层的第二表面设置阻焊层。
本发明还提供一种芯片封装结构，包括绝缘连接层、被包裹在所述绝缘连接层中的第一芯片、第二芯片和金属层，分别设置在所述绝缘连接层相对的第一表面和第二表面上的第一线路层和第二线路层；
在所述绝缘连接层中，所述第一芯片和金属层的一表面露出且平齐所述绝缘连接层的第二表面，所述第二芯片的一表面露出且平齐所述绝缘连接层的第一表面；所述第一线路层与所述第一芯片和/或金属层导电连接，所述第二线路层与所述第二芯片和/或金属层导电连接。
优选地，所述芯片封装结构还包括塑封层和阻焊层；
所述塑封层覆盖在所述绝缘连接层的第一表面上；所述阻焊层设置在所述绝缘连接层的第二表面上。
本发明的有益效果：将芯片以上下倒转方式设置在绝缘连接层中，通过在绝缘连接层两侧分别设置线路层与芯片导电连接，实现两侧布线，减少布线层数量及提高效率，同时能够实现多侧散热，提高散热效果。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明一实施例的芯片封装方法的过程示意图；
图2是本发明一实施例的芯片封装方法中第一芯片模组及绝缘连接层的形成过程示意图；
图3是本发明一实施例的芯片封装方法中第一、第二线路层的形成过程示意图；
图4是本发明一实施例的芯片封装结构的剖面结构示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
参考图1至图3，本发明一实施例的芯片封装方法，可包括以下步骤：
S1、分别制备第一芯片模组100和第二芯片模组200。
如图1中(a)所示，第一芯片模组100包括第一载板101、设置在第一载板101上的第一芯片10和金属层30。第二芯片模组200包括第二载板201、设置在第二载板201上的第二芯片20。
具体地，如图2中(a)至(b)所示，制备第一芯片模组100时，先提供第一载板101，通过粘接剂如粘胶等分别将第一芯片10和金属层30粘固在第一载板101的一表面上。第一芯片10和金属层30的先后顺序不限，例如可以先将金属层30粘固在第一载板101的表面上，再根据排布需要将第一芯片10与金属层30所在位置错开，粘固在第一载板101的表面上。
制备第二芯片模组200时，先提供第二载板201，通过粘接剂如粘胶将第二芯片20粘固在第二载板201的一表面上。
可以理解地，第一芯片10和第二芯片20分别可以是一个或以上。
作为选择，第一载板101和第二载板201分别可为但不限于高温胶带。
S2、如图2中(c)所示，在第一芯片模组100上设置绝缘连接层300，绝缘连接层300将第一芯片10和金属层30包裹其中。
其中，绝缘连接层300设置在第一载板101具有第一芯片10和金属层30的一表面上，同时将第一芯片10和金属层30包裹。在第一载板101上，绝缘连接层300的高度大于第一芯片10和金属层30的高度，这样第一芯片10和金属层30背向第一载板101的表面不裸露，而是被绝缘连接层300覆盖。
绝缘连接层300为塑封膜；优选的，为塑封软胶膜(Molding Soft Film)，具有一定的柔性。
S3、将第二芯片模组200下压贴合在第一芯片模组100上方，第二芯片20与第一芯片10相错开并嵌入绝缘连接层300中。
如图1中(a)至(b)所示，该步骤S3具体可包括：
S3.1、可将带有绝缘连接层300的第一芯片模组100正向放置，以使绝缘连接层300朝上。将第二芯片模组200倒转，以使第二芯片模组200以第二芯片20朝向绝缘连接层300。同时，根据第一芯片10在第一载板101上布置位置，确保第二芯片20在上方与第一芯片10相错开。
S3.2、下压第二芯片模组200，利用绝缘连接层300具有的柔性使第二芯片20陷入绝缘连接层300中，被绝缘连接层300包裹，同时不会对第二芯片20造成损伤。
第二芯片20的厚度小于绝缘连接层300在第一载板101上高度，在第二芯片20陷入绝缘连接层300后，第二芯片20背向第二载板201的表面及其侧面均被绝缘连接层300包裹，并且第二芯片20背向第二载板201的表面也与第一载板101有一定间距，不会抵接到第一载板101上。
经过上述步骤S3之后，第一芯片模组100、第二芯片模组200和绝缘连接层300共同形成一个带有载板的初步封装模组。在绝缘连接层300内，第二芯片20相对第一芯片10悬置在上方。
S4、将第一载板101和第二载板201移除，移除了载板的初步封装模组如图1中(c)所示。
移除时，可分别将第一载板101和第二载板201自绝缘连接层300两侧剥离即可，同时确保绝缘连接层300的完整性。
如图1中(c)所示，移除了第一载板101和第二载板201后，初步封装模组在结构上包括绝缘连接层300、包裹在绝缘连接层300中的第一芯片10、第二芯片20和金属层30。其中，绝缘连接层300具有相对的第一表面和第二表面，第一芯片10的一表面和金属层30的一表面分别裸露在绝缘连接层300的第一表面上且与该第一表面平齐；第二芯片20的一表面裸露在绝缘连接层300的第二表面上且与该第二表面平齐。
S5、结合图1中(c)至(d)及图3，分别在绝缘连接层300的相对两表面设置第一线路层40和第二线路层50，第一线路层40导电连接第一芯片10和/或金属层30，第二线路层50导电连接第二芯片20和/或，如图1中(d)所示。
进一步地，该步骤S5包括：
S5.1、如图3中(a)所示，在绝缘连接层300的相对两表面分别设置若干第一通孔301和若干第二通孔302，若干第一通孔301连通至第一芯片10和/或金属层30上，若干第二通孔302连通至第二芯片20上和/或金属层30上。
其中，绝缘连接层300的相对两表面分别为第一表面和第二表面。在绝缘连接层300的第一表面上通过钻孔等方式形成若干第一通孔301；作为选择，部分第一通孔301对应在第一芯片10上并贯穿绝缘连接层300至第一芯片10上方，部分第一通孔301对应在金属层30上并贯穿绝缘连接层300至金属层30上方。
在绝缘连接层300的第二表面上通过钻孔等方式形成若干第二通孔302，第二通孔302对应在第二芯片20上并贯穿绝缘连接层300至第二芯片20上方。根据需要，部分第二通孔302还可对应在金属层30上并贯穿绝缘连接层300至金属层30上方。
S5.2、如图3中(a)至(b)所示，在绝缘连接层300的相对两表面(第一表面和第二表面)分别电镀形成第一电镀层310和第二电镀层320。
第一电镀层310和第二电镀层320分别为铜层。
电镀时，对绝缘连接层300第一表面和第一通孔301内部进行电镀，形成的第一电镀层310覆盖在绝缘连接层300的第一表面上，同时填充在第一通孔301内，使第一通孔301形成导电通道，第一电镀层310通过导电通道与第一芯片10和/或金属层30导电连接。
同理，第二电镀层320覆盖在绝缘连接层300的第二表面上，同时填充第二通孔302，使第二通孔302形成导电通道，第二电镀层320通过导电通道与第二芯片20和/或金属层30导电连接。
S5.3、采用蚀刻工艺，对第一电镀层310和第二电镀层320进行蚀刻，使第一电镀层310和第二电镀层320形成具有预设图形的第一线路层40和第二线路层50，如图3中(b)至(c)所示。
S6、在绝缘连接层300的第一表面上设置塑封层400，塑封层400将第一线路层40覆盖，如图1中(d)至(e)所示。
在绝缘连接层300上方，塑封层400将绝缘连接层300的第一表面覆盖，同时也将其上的第一线路层40覆盖。
塑封层400可采用与绝缘连接层300相同材料形成，或者采用环氧树脂、聚酯树脂等常用塑封胶形成。
S7、如图1中(f)所示，在绝缘连接层300的第二表面设置阻焊层60，避免发生焊接短路问题。
具体地，阻焊层(绿油)60覆盖在第二线路层50上不需焊接的位置上，还包括覆盖在绝缘连接层300第二表面空白的位置上。
本发明通过上述的芯片封装方法，能够获得芯片封装结构。
参考图4，本发明一实施例的芯片封装结构，包括绝缘连接层300、第一芯片10、第二芯片20、金属层30、第一线路层40和第二线路层50。
第一芯片10、第二芯片20、金属层30被包裹在绝缘连接层300中。在绝缘连接层300内，第一芯片10、第二芯片20和金属层30间隔排布。绝缘连接层300具有相对的第一表面和第二表面，第一芯片10和金属层30在同一水平面上，并且第一芯片10和金属层30的一面露出且平齐绝缘连接层300的第二表面，第二芯片20的一面露出且平齐绝缘连接层300的第一表面。这样，第二芯片20相对于第一芯片10悬置在绝缘连接层300内，两者从高度位置上形成上下关系，且两者在水平方向错开。
第一线路层40覆盖在绝缘连接层300的第一表面上，并且与第一芯片10和金属层30导电连接。第二线路层50覆盖在绝缘连接层300的第二表面，与第二芯片20导电连接。具体地，第一线路层40可通过贯穿绝缘连接层300的第一通孔301与第一芯片10和/或金属层30连接；第二线路层50通过贯穿绝缘连接层300的第二通孔302与第二芯片20和/或金属层30连接。可以理解的，该第二线路层50也可以采用背胶铜箔(RCC)制成。
进一步地，本发明的芯片封装结构还包括塑封层400，塑封层400覆盖在绝缘连接层300的第一表面上，将绝缘连接层300的第一表面覆盖，同时也将其上的第一线路层40覆盖。
塑封层400可采用与绝缘连接层300相同材料形成，或者采用环氧树脂、聚酯树脂等常用塑封胶形成。可以理解的，该塑封层400也可以采用背脂铜箔(RCC)制成。
本发明的芯片封装结构还可包括阻焊层60；阻焊层60设置在绝缘连接层300的第二表面上，主要覆盖在第二线路层50上不需焊接的位置上，还包括覆盖在绝缘连接层300第二表面空白的位置上，避免发生焊接短路问题。
阻焊层60可由绿油涂布形成。
综上，本发明的芯片封装结构，通过不同侧的线路层分别连接不同位置芯片，形成桥式整流结构，减小了布线层数量，工作时可分别从两侧进行散热，散热效果好，适用于大功率电子设备。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种芯片封装方法，其特征在于，包括以下步骤：
S1、分别制备第一芯片模组和第二芯片模组；
所述第一芯片模组包括第一载板、设置在所述第一载板上的第一芯片和金属层；所述第二芯片模组包括第二载板、设置在所述第二载板上的第二芯片；
S2、在所述第一芯片模组上设置绝缘连接层，所述绝缘连接层将所述第一芯片和金属层包裹其中；
S3、将所述第二芯片模组下压贴合在所述第一芯片模组上方，所述第二芯片与所述第一芯片相错开并嵌入所述绝缘连接层中；
S4、将所述第一载板和第二载板移除；
S5、分别在所述绝缘连接层相对的第一表面和第二表面上设置第一线路层和第二线路层，所述第一线路层导电连接所述第一芯片和/或金属层，所述第二线路层导电连接所述第二芯片和/或金属层。
2.根据权利要求1所述的芯片封装方法，其特征在于，步骤S1中，所述第一芯片模组的制备包括：提供第一载板，通过粘接剂分别将第一芯片和金属层粘固在所述第一载板的一表面上；
所述第二芯片模组的制备包括：提供第二载板，通过粘接剂将第二芯片粘固在所述第二载板的一表面上。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述第一载板和第二载板分别为高温胶带。
4.根据权利要求1所述的芯片封装方法，其特征在于，步骤S3包括：
S3.1、将所述第二芯片模组倒转，以使所述第二芯片模组以所述第二芯片朝向所述绝缘连接层；
S3.2、下压所述第二芯片模组，使所述第二芯片陷入所述绝缘连接层中，被所述绝缘连接层包裹。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述绝缘连接层为塑封膜；
在所述第一载板上，所述绝缘连接层的高度大于所述第一芯片和金属层的高度。
6.根据权利要求1所述的芯片封装方法，其特征在于，步骤S5包括：
S5.1、分别在所述绝缘连接层的第一表面和第二表面上设置若干第一通孔和若干第二通孔，若干所述第一通孔连通至所述第一芯片和金属层上，若干所述第二通孔连通至所述第二芯片上；
S5.2、分别在所述绝缘连接层的第一表面和第二表面上电镀，分别形成第一电镀层和第二电镀层；
S5.3、对所述第一电镀层和第二电镀层进行蚀刻，使所述第一电镀层和电镀层形成具有预设图形的第一线路层和第二线路层。
7.根据权利要求1至6任一项所述的芯片封装方法，其特征在于，所述芯片封装方法还包括以下步骤：
S6、在所述绝缘连接层的第一表面上设置塑封层。
8.根据权利要求7所述的芯片封装方法，其特征在于，所述芯片封装方法还包括以下步骤：
S7、在所述绝缘连接层的第二表面设置阻焊层。
9.一种芯片封装结构，其特征在于，包括绝缘连接层、被包裹在所述绝缘连接层中的第一芯片、第二芯片和金属层，分别设置在所述绝缘连接层相对的第一表面和第二表面上的第一线路层和第二线路层；
在所述绝缘连接层中，所述第一芯片和金属层的一表面露出且平齐所述绝缘连接层的第二表面，所述第二芯片的一表面露出且平齐所述绝缘连接层的第一表面；所述第一线路层与所述第一芯片和/或金属层导电连接，所述第二线路层与所述第二芯片和/或导电连接。
10.根据权利要求9所述的芯片封装结构，其特征在于，所述芯片封装结构还包括塑封层和阻焊层；
所述塑封层覆盖在所述绝缘连接层的第一表面上；所述阻焊层设置在所述绝缘连接层的第二表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311586772.3A CN117747453A (zh) | 2023-11-23 | 2023-11-23 | 芯片封装方法及芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311586772.3A CN117747453A (zh) | 2023-11-23 | 2023-11-23 | 芯片封装方法及芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117747453A true CN117747453A (zh) | 2024-03-22 |
Family
ID=90258183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311586772.3A Pending CN117747453A (zh) | 2023-11-23 | 2023-11-23 | 芯片封装方法及芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117747453A (zh) |
-
2023
- 2023-11-23 CN CN202311586772.3A patent/CN117747453A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0948814B1 (en) | Chip scale ball grid array for integrated circuit package | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
| US10490478B2 (en) | Chip packaging and composite system board | |
| US6507096B2 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| US7365006B1 (en) | Semiconductor package and substrate having multi-level vias fabrication method | |
| EP0751561A1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US20030127737A1 (en) | Semiconductor device | |
| EP1764834A1 (en) | Electromagnetic shielding of packages with a laminate substrate | |
| KR101629259B1 (ko) | 몰딩된 초박형 반도체 패키지들 및 패키지 제조 방법 | |
| US20110088936A1 (en) | Method for manufacturing an electronic assembly | |
| CN104428892A (zh) | 用于基板核心层的方法和装置 | |
| KR100789530B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
| KR20020005490A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US8421204B2 (en) | Embedded semiconductor power modules and packages | |
| US10896882B2 (en) | Electronic package having heat dissipating element and method for fabricating the same | |
| US20050285253A1 (en) | Forming buried via hole substrates | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| EP0527583B1 (en) | Method and apparatus for interconnecting devices using TAB in board technology | |
| CN117747453A (zh) | 芯片封装方法及芯片封装结构 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| GB2344690A (en) | Cavity down ball grid array module | |
| US20230170312A1 (en) | Semiconductor device including a suspended reinforcing layer and method of manufacturing same | |
| TWI714195B (zh) | 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法 | |
| CN117912969A (zh) | 芯片封装方法及芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |