CN117746941A - 电子装置、存储器装置和操作其的方法 - Google Patents

电子装置、存储器装置和操作其的方法 Download PDF

Info

Publication number
CN117746941A
CN117746941A CN202310731852.7A CN202310731852A CN117746941A CN 117746941 A CN117746941 A CN 117746941A CN 202310731852 A CN202310731852 A CN 202310731852A CN 117746941 A CN117746941 A CN 117746941A
Authority
CN
China
Prior art keywords
row
address
input
hammer
row hammer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310731852.7A
Other languages
English (en)
Inventor
赵诚慧
李起准
李恩爱
孙教民
宋英杰
李明奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117746941A publication Critical patent/CN117746941A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

提供电子装置、存储器装置和操作其的方法。所述存储器装置包括：存储器单元阵列，其中具有多个存储器单元行；以及行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间，基于先前行锤击地址和与所述多个访问相关联的多个输入行地址中的每个检测行锤击地址。刷新控制电路被提供并且被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。

Description

电子装置、存储器装置和操作其的方法
本申请要求于2022年9月21日在韩国知识产权局提交的第10-2022-0119545号韩国专利申请的优先权，所述韩国专利申请的公开通过引用整体合并于此。
技术领域
发明构思涉及电子装置，并且更具体地，涉及用于管理行锤击地址的集成电路存储器装置及其操作方法。
背景技术
使用半导体芯片的系统广泛使用动态随机存取存储器(DRAM)作为系统的操作存储器或主存储器。DRAM单元尺寸正在减小以增加DRAM容量和密度。一些基于DRAM的系统可由于繁重的工作负载而经历间歇性故障。这些故障通常可通过对存储器单元的单个行的重复访问(所谓的行锤击)来追踪。由于行之间的寄生电磁耦合，对特定行的重复访问可导致邻近行(例如，牺牲(victim)行)的衰变速率增加。此外，连接到牺牲行的存储器单元可受到干扰，导致存储器单元数据内的位值被翻转的数据损坏。
为了减少行锤击，DRAM可监测访问地址之中的在特定时间段内被密集访问的行锤击地址。DRAM可将行锤击地址存储在一个或多个寄存器中，并且对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
通常，DRAM使用寄存器(或锁存器)来控制行锤击，并且行锤击地址的数量可通过寄存器的数量被确定。然而，行锤击的类型是不同的，并且如果行锤击地址的数量根据行锤击的类型而增加，则DRAM中的寄存器的数量也必须增加。然而，对于显著增加寄存器的数量存在制造限制，并且增加寄存器的数量不利地影响DRAM密度。
因此，需要在不增加寄存器的数量的情况下防御各种类型的行锤击攻击的存储器装置和操作方法。
发明内容
发明构思提供了用于管理各种类型的行锤击并减少与行锤击相关联的寄存器的数量的存储器装置及其操作方法。
根据发明构思的一个方面，提供一种其中具有存储器单元阵列的存储器装置，存储器单元阵列包括多个存储器单元行。提供行锤击管理电路，行锤击管理电路被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间，基于先前行锤击地址和包括在所述多个访问中的多个输入行地址中的每个来检测行锤击地址。行锤击管理电路还被配置为：响应于刷新命令(诸如，由主机提供的刷新命令)而输出行锤击地址。还提供刷新控制电路，刷新控制电路被配置为：对物理上紧邻与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
根据发明构思的另一实施例，提供一种操作存储器装置的方法，所述方法包括：基于包括在由主机进行的多个访问中的多个输入行地址和存储在第一寄存器中的先前行锤击地址，将所述多个输入行地址之中的大于先前行锤击地址的输入行地址或所述多个输入行地址之中的第一最小输入行地址作为行锤击地址存储在第二寄存器中。响应于由主机提供的刷新命令，还对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。另外，响应于刷新命令，可将行锤击行地址作为先前行锤击地址存储在第一寄存器中。
根据发明构思的另一实施例，提供一种存储器装置，在存储器装置中包括存储器单元阵列。该存储器单元阵列包括多个存储单元行。提供行锤击管理电路，行锤击管理电路被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间检测行锤击地址，并且响应于从主机提供的刷新命令而输出行锤击地址。提供刷新控制电路，刷新控制电路被配置为：输出目标行地址以对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。行锤击管理电路可包括：第一寄存器，被配置为存储在所述监测时段之前的监测时段中被检测作为行锤击地址的先前行锤击地址；第一比较器，被配置为输出指示将从主机提供的输入行地址与先前行锤击地址进行比较的结果的第一比较结果信号；第二寄存器，被配置为存储输入行地址；第二比较器，被配置为输出指示将输入行地址与存储在第二寄存器中的行地址进行比较的结果的第二比较结果信号；标志生成电路，被配置为基于第一比较结果信号和第二比较结果信号输出标志信号；以及寄存器控制电路，被配置为基于刷新命令、第一比较结果信号、第二比较结果信号和标志信号，控制第二寄存器输出存储在第二寄存器中的所述行地址作为行锤击地址。
根据发明构思的另一实施例，提供一种其中具有存储器单元阵列的存储器装置，存储器单元阵列包括多个存储器单元行。提供行锤击管理电路，行锤击管理电路包括第一寄存器和第二寄存器，第一寄存器存储在用于监测对所述多个存储器单元行的多个访问的监测时段中检测的先前行锤击地址，第二寄存器针对所述监测时段之后的每个后续监测时段顺序地存储大于先前行锤击地址的一个行地址。提供刷新控制电路，刷新控制电路被配置为在刷新操作期间输出物理上邻近与存储在第二寄存器中的所述行地址对应的存储器单元行的存储器单元行的目标行地址。
根据发明构思的另一实施例，提供一种电子装置，所述电子装置包括：主机，被配置为顺序地输出输入行地址并且周期性地输出刷新命令；以及存储器装置，被配置为在监测时段中基于输入行地址检测行锤击地址，并且响应于刷新命令执行刷新操作。存储器装置包括：存储器单元阵列，其中包括多个存储器单元行。提供行锤击管理电路，行锤击管理电路被配置为基于每个输入行地址和在监测时段之前检测的先前行锤击地址来检测行锤击地址，并且响应于刷新命令而输出行锤击地址。提供刷新控制电路，刷新控制电路被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
根据发明构思的另一实施例，提供一种存储器装置，所述存储器装置设置有：存储器单元阵列，其中具有多个存储器单元行；行锤击管理电路，被配置为响应于在监测时间段期间对存储器单元阵列的多个字线访问，检测与所述多个存储器单元行内的存储器单元行相关联的行锤击地址；以及刷新控制电路，被配置为响应于由行锤击管理电路检测到行锤击地址，对紧邻与行锤击地址相关联的存储器单元行延伸的至少一个存储器单元行执行刷新操作。
附图说明
从以下结合附图的详细描述中将更清楚地理解发明构思的实施例，在附图中：
图1是用于描述根据本公开的实施例的电子装置的示图；
图2是用于描述根据本公开的示例实施例的存储器装置的示图；
图3是用于解释根据本公开的实施例的行锤击管理电路的示图；
图4是示出根据本公开的实施例的刷新操作的时序的示图；
图5A、图5B和图5C是用于解释根据本公开的实施例的刷新操作时段和监测时段的示图；
图6是示出根据本公开的示例实施例的操作存储器装置的方法的流程图；
图7是用于解释图6中示出的监测访问的步骤的实施例的流程图；
图8是示出图6中示出的监测访问的步骤的另一实施例的流程图；
图9是示出图6中示出的监测访问的步骤的另一实施例的流程图；
图10是用于解释根据本公开的实施例的管理行锤击的操作的时序的示图；
图11是用于解释根据本公开的实施例的被实现为高带宽存储器(HBM)的存储器装置的示图；以及
图12是用于解释根据本公开的实施例的系统的示图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施例。
图1是用于描述根据本公开的实施例的电子装置的示图。
参照图1，电子装置100可以是例如计算系统(诸如，计算机、笔记本计算机、服务器、工作站、便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话或可穿戴装置)。电子装置100可包括主机装置110和存储器装置120。
主机装置110可以是包括在计算系统中的组件的一部分(诸如，图形卡)。主机装置110可通过存储器总线以通信的方式连接到存储器装置120。
作为用于在电子装置100中执行一般计算机操作的功能块，主机装置110可对应于中央处理器(CPU)、数字信号处理器(DSP)、图形处理器(GPU)或应用处理器(AP)。主机装置110可包括存储器控制器111，存储器控制器111控制至存储器装置120的数据发送/从存储器装置120的数据接收。主机装置110可被称为主机。
在一些实施例中，存储器控制器111可通过存储器总线提供对存储器装置120的访问。在一个实施例中，访问可包括激活命令和行地址。然而，发明构思不限于此，并且访问还可包括例如写入命令或读取命令、列地址和预充电命令。
在一个实施例中，存储器控制器111可顺序地输出访问。当访问包括激活命令和行地址时，存储器控制器111可顺序地输出多个激活命令和多个行地址。在一些实施例中，存储器控制器111可周期性地输出刷新命令。刷新命令可以是命令存储器装置120执行刷新操作的命令。
存储器控制器111可根据来自主机装置110的存储器请求访问存储器装置120。存储器控制器111可包括存储器物理层接口(存储器PHY)，存储器PHY用于与存储器装置120进行接口连接(诸如，选择与存储器位置对应的行和列、以及向存储器位置写入数据或从存储器位置读取数据)。存储器PHY可包括物理或电气层以及逻辑层，物理或电气层以及逻辑层被提供用于存储器控制器111与存储器装置120之间的高效通信所需的信号、频率、时序、驱动、详细操作参数和功能。存储器PHY可支持联合电子装置工程委员会(JEDEC)标准的双倍数据速率(DDR)和/或低功率DDR(LPDDR)协议的特征。
存储器控制器111和存储器装置120可通过存储器总线彼此连接。尽管在图1中示出了时钟信号CK、命令/地址CA、芯片选择信号CS和数据DQ各自通过图1中的一条信号线被提供，但是实际上，时钟信号CK、命令/地址CA、芯片选择信号CS和数据DQ中的每个可通过多条信号线或总线被提供。存储器控制器111与存储器装置120之间的信号线可通过连接器连接。例如，连接器可被实现为引脚、球、信号线或其他硬件组件。
时钟信号CK可通过存储器总线的时钟信号线从存储器控制器111被发送到存储器装置120。命令/地址CA可通过存储器总线的命令/地址信号线从存储器控制器111被发送到存储器装置120。芯片选择信号CS可通过存储器总线的芯片选择线从存储器控制器111被发送到存储器装置120。例如，当芯片选择信号CS被激活为逻辑高电平时，通过命令/地址信号线发送的信号可以是命令。数据DQ可通过由存储器总线的双向信号线组成的数据总线，从存储器控制器111被发送到存储器装置120或者从存储器装置120被发送到存储器控制器111。
存储器装置120可在存储器控制器111的控制下写入数据DQ或读取数据DQ，并且执行刷新操作。例如，存储器装置120可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)装置。然而，发明构思的范围不限于此，并且存储器装置120可以是诸如LPDDRSDRAM、宽输入/输出(I/O)DRAM、高带宽存储器(HBM)、混合存储器立方体(HMC)等的易失性存储器装置中的任何一个。
在一些实施例中，存储器装置120可基于在监测时段中从存储器控制器111提供的激活命令和行地址来检测行锤击地址。在一个实施例中，监测时段可以是刷新率时间间隔tREFi(如下面参照图4所描述)。在另一实施例中，监测时段可以是两个刷新操作时段ROP之间的时段(如下面参照图5B和图5C所描述)。存储器装置120可基于响应于从存储器控制器111提供的刷新命令而检测到的行锤击地址，执行刷新操作。从存储器控制器111提供给存储器装置120的行地址可被称为输入行地址。
存储器装置120可包括存储器单元阵列121、行锤击管理电路122和刷新控制电路123。存储器单元阵列121可包括多条字线、多条位线和多个存储单元。可在字线与位线相交的点处形成多个存储器单元。存储器单元阵列121的存储器单元可以是易失性存储器单元(例如，DRAM单元)。
行锤击管理电路122可对监测时段期间的访问次数进行计数。行锤击管理电路122可基于先前行锤击地址以及多个输入行地址中的每个来检测行锤击地址。输入行地址可以是从存储器控制器111提供的行地址。先前行锤击地址可以是在当前监测时段之前的监测时段中被检测作为行锤击地址的行地址。先前行锤击地址可被存储在行锤击管理电路122中。
在一个实施例中，行锤击管理电路122可响应于刷新命令而将行锤击地址输出到刷新控制电路123。
在另一实施例中，行锤击管理电路122可通过数据总线将行锤击地址提供给存储器控制器111。行锤击管理电路122可响应于至少一个目标行地址和从存储器控制器111接收的刷新命令，将目标行地址输出到刷新控制电路123。目标行地址可以是物理上邻近与行锤击地址相关联的存储器单元的存储器单元的行地址。
刷新控制电路123可对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。在一个实施例中，刷新控制电路123可基于从行锤击管理电路122提供的行锤击地址获取目标行地址，并且将目标行地址提供给存储器单元阵列121。
图2是用于描述根据本公开的示例实施例的存储器装置的示图。图2中示出的存储器装置200可对应于图1中示出的存储器装置120。可提供图2中示出的存储器装置200的配置作为示例。参照图2，存储器装置200可包括存储器单元阵列210、行解码器220、列解码器230、输入/输出选通电路241、输入缓冲器242、输出缓冲器234、地址缓冲器250、命令缓冲器260、命令解码器270、控制逻辑电路280和刷新控制电路290。尽管图2中未示出，但存储器装置200还可包括时钟缓冲器、模式寄存器组(MRS)、存储体(bank)控制逻辑、电压生成电路等。
存储器单元阵列210可包括按以行和列布置的矩阵形式提供的多个存储器单元。存储器单元阵列210可包括连接到多个存储器单元的多条字线WLs和多条位线BLs。多条字线WLs可连接到多个存储器单元的行。存储器单元的一个行可以是连接到某条字线的存储器单元。多条位线BLs可连接到多个存储器单元的列。存储器单元的一个列可以是连接到某条位线的存储器单元。连接到激活的字线的存储器单元的数据可由连接到多条位线BLs的感测放大器感测和放大。
在一些实施例中，存储器单元阵列210可包括多个存储体。例如，存储器单元阵列210可包括第一存储体BANK1至第四存储体BANK4。存储体控制逻辑可响应于存储体地址而生成存储体控制信号。此外，第一存储体BANK1至第四存储体BANK4之中的与存储体地址对应的存储体的行解码器220和列解码器230可响应于存储体控制信号而被激活。图2中示出包括四个存储体的存储器装置200，但是不限于此，并且根据实施例，存储器装置200可包括任何数量的存储体。
行解码器220和列解码器230可被设置为对应于第一存储体BANK1至第四存储体BANK4中的每个，并且连接到与存储体地址对应的存储体的行解码器220和列解码器230可被激活。行解码器220可对从地址缓冲器250接收的输入行地址ROW_ADD进行解码，并且从多条字线WLs之中选择与输入行地址ROW_ADD对应的字线。在一些实施例中，行解码器220可包括激活选择的字线的字线驱动器。
列解码器230可从存储器单元阵列210的多条位线BLs之中选择预定位线。列解码器230可通过在突发模式下基于列地址COL_ADD对逐步增加+1的突发地址进行解码来生成列选择信号，并且将由列选择信号选择的位线连接到I/O选通电路241。突发地址可以是针对读取命令和/或写入命令与突发长度BL相关的可访问的列位置的地址。
I/O选通电路241可包括读取数据锁存器和写入驱动器，读取数据锁存器用于存储由列选择信号选择的位线的读取数据，写入驱动器用于将写入数据写入到存储器单元阵列210中。输入缓冲器242和输出缓冲器243可被包括。存储在I/O选通电路241(例如，读取数据锁存器)中的读取数据可通过输出缓冲器243被提供给数据总线。写入数据可通过连接到数据总线的输入缓冲器242和I/O选通电路241(例如，写入驱动器)被存储在存储器单元阵列210中。
地址缓冲器250可从存储器控制器111接收包括在命令/地址CA中的地址ADD。地址ADD可包括存储体地址、输入行地址ROW_ADD和列地址COL_ADD。地址缓冲器250可将存储体地址提供给存储体控制逻辑，将输入行地址ROW_ADD提供给行解码器220，并且将列地址COL_ADD提供给列解码器230。
命令缓冲器260可接收包括在命令/地址CA中的命令CMD。命令缓冲器260可将命令CMD提供给命令解码器270。命令解码器270可对命令CMD进行解码，并且将相应的命令(例如，激活命令、写入命令、读取命令、预充电命令、刷新命令等)提供给控制逻辑电路280。
控制逻辑电路280可接收时钟信号CK和命令CMD，并且生成用于控制存储器装置200的操作时序和/或存储器操作的控制信号。控制逻辑电路280可将控制信号提供给存储器装置200的电路以如按由MRS存储的控制参数和操作所设置的那样操作。控制逻辑电路280可使用控制信号从存储器单元阵列210读取数据并且将数据写入到存储器单元阵列210。尽管地址缓冲器250、命令缓冲器260、命令解码器270和控制逻辑电路280在图2中示出为单独的组件，但是地址缓冲器250、命令缓冲器260、命令解码器270和控制逻辑电路280可被实现为单个元件。另外，尽管命令CMD和地址ADD在图2中被设置为单独的信号，但是地址也可被包括在命令中(如在LPDDR标准等中所呈现的)。
控制逻辑电路280可对访问存储器单元阵列210中的每个存储器单元行的次数进行计数。此外，控制逻辑电路280可响应于刷新命令而初始化所计数的访问次数。
在一些实施例中，控制逻辑电路280可包括行锤击管理电路281。尽管行锤击管理电路281在图2中示出为包括在控制逻辑电路280中，但是发明构思不限于此，并且行锤击管理电路281可布置在控制逻辑电路280外部作为与控制逻辑电路280分离的配置。行锤击管理电路281可以以硬件、固件、软件、或其组合实现，以控制和/或管理行锤击。
行锤击管理电路281可在用于监测对多个存储器单元行的访问的监测时段期间检测行锤击地址RH_ADD。在一个实施例中，行锤击管理电路281可响应于在监测时段期间对存储器单元阵列210的多个字线访问，检测与多个存储器单元行内的存储器单元行相关联的行锤击地址RH_ADD。在一些实施例中，当访问包括输入行地址ROW_ADD时，行锤击管理电路281可基于输入行地址ROW_ADD检测行锤击地址RH_ADD。在一个实施例中，行锤击管理电路281可在监测时段期间基于先前行锤击地址以及多个输入行地址中的每个来检测行锤击地址RH_ADD。
在一些实施例中，行锤击管理电路281可将检测到的行锤击地址RH_ADD发送到存储器控制器111。在一个实施例中，存储器控制器111可响应于行锤击地址RH_ADD而发出刷新命令。在另一实施例中，存储器控制器111响应于行锤击地址RH_ADD，将物理上邻近多个存储器单元行之中的具有行锤击地址RH_ADD的存储器单元行的存储器单元行的地址(例如，至少一个目标行地址TR_ADD)连同刷新命令一起发送到存储器装置200。
行锤击管理电路281可响应于刷新命令，将行锤击地址RH_ADD提供给刷新控制电路290。在一个实施例中，行锤击管理电路281可将从存储器控制器111提供的至少一个目标行地址TR_ADD传送到刷新控制电路290。
刷新控制电路290可对物理上邻近与行锤击地址RH_ADD对应的存储器单元行的存储器单元行执行刷新操作。在一个实施例中，刷新控制电路290可响应于由行锤击管理电路281检测到行锤击地址RH_ADD，对紧邻与行锤击地址RH_ADD相关联的存储器单元行延伸的至少一个存储器单元行执行刷新操作。在一个实施例中，刷新控制电路290可向行解码器220提供从行锤击管理电路281发送的至少一个目标行地址TR_ADD以执行刷新操作。在另一实施例中，刷新控制电路290可基于从行锤击管理电路281发送的行锤击地址RH_ADD来获得至少一个目标行地址TR_ADD，并且将至少一个目标行地址TR_ADD提供给行解码器220。在刷新操作期间，具有目标行地址TR_ADD的存储器单元行可被刷新。
控制逻辑电路280可响应于刷新命令而控制刷新控制电路290，使得刷新控制电路290对多个存储器单元行执行正常刷新操作。正常刷新操作可以是通过将刷新计数器值增加+1来顺序地刷新多个存储器单元行的操作。控制逻辑电路280还可响应于刷新命令而控制刷新控制电路290执行目标行刷新操作。目标行刷新操作可以是刷新经受行锤击攻击的特定存储器单元行的操作。在一个实施例中，刷新控制电路290可顺序地执行正常刷新操作和目标行刷新操作。
图3是用于解释根据本公开的实施例的行锤击管理电路的示图。参照图3，行锤击管理电路300可包括寄存器控制电路310、第一寄存器320、第一比较器330、第二寄存器340、第二比较器350和标志生成电路360。寄存器控制电路310可响应于刷新命令REF CMD、第一比较结果信号CR1、第二比较结果信号CR2和标志信号FLAG而控制第二寄存器340。
根据一个实施例，寄存器控制电路310可将输入行地址ROW_ADD提供给第二寄存器340，并且第二寄存器340可存储输入行地址ROW_ADD。当在监测时段中第一次输入第一输入行地址时，标志信号FLAG可具有第一位值。例如，第一位值可以是“0”，并且第二位值可以是“1”，但是发明构思不限于此。在下文中，假设标志信号FLAG的第一位值是“0”，第二位值是“1”。稍后将参照图7描述前述实施例。
在一些实施例中，当第一输入行地址小于或等于先前行锤击地址Rpre时，标志信号FLAG可被生成为具有第一位值。当第一输入行地址ROW_ADD1大于先前行锤击地址Rpre时，标志信号FLAG可被生成为具有第二位值。先前行锤击地址Rpre可指已被执行刷新操作的行地址。在一些实施例中，标志信号FLAG具有第一位值，并且在监测时段中，在第一输入行地址之后输入的输入行地址ROW_ADD可大于先前行锤击地址Rpre。在此情况下，寄存器控制电路310可将输入行地址ROW_ADD提供给第二寄存器340，使得第二寄存器340存储输入行地址ROW_ADD。此外，标志信号FLAG的位值可从第一位值被改变为第二位值。当一个行地址大于另一行地址时，所述一个行地址的地址值相对大于所述另一行地址的地址值或者所述一个行地址的编号相对大于所述另一行地址的编号。这里，多个行地址顺序地布置在存储器单元阵列中。例如，第二行地址比第一行地址具有更大的地址值可表示：作为在寻址方面的序列中的下一个的第二行地址具有比第一行地址的地址值更大的地址值。稍后将参照图8描述前述实施例。
在一些实施例中，标志信号FLAG可具有第一位值，并且在第一输入行地址之后输入的输入行地址ROW_ADD可小于或等于先前行锤击地址Rpre，并且输入行地址ROW_ADD可小于或等于存储在第二寄存器340中的行地址Rfind。在此情况下，寄存器控制电路310可将输入行地址ROW_ADD提供给第二寄存器340，使得第二寄存器340存储输入行地址ROW_ADD。此外，标志信号FLAG可保持第一位值。稍后将参照图8描述前述实施例。
在一些实施例中，标志信号FLAG可具有第一位值，并且在第一输入行地址之后输入的输入行地址ROW_ADD可小于或等于先前行锤击地址Rpre，并且输入行地址ROW_ADD可大于存储在第二寄存器340中的行地址Rfind。在此情况下，寄存器控制电路310可进行等待而不将输入行地址ROW_ADD存储在第二寄存器340中。此外，标志信号FLAG可保持第一位值。稍后将参照图8描述前述实施例。
在一些实施例中，标志信号FLAG可具有第二位值，并且在第一输入行地址之后输入的输入行地址ROW_ADD可大于先前行锤击地址Rpre，并且可小于存储在第二寄存器340中的行地址Rfind。在此情况下，寄存器控制电路310可将输入行地址ROW_ADD提供给第二寄存器340，使得第二寄存器340存储输入行地址ROW_ADD。此外，标志信号FLAG可保持第二位值。稍后将参照图9描述前述实施例。
在一些实施例中，寄存器控制电路310可控制第二寄存器340，使得第二寄存器340响应于刷新命令REF CMD而将行地址Rfind提供给第一寄存器320。寄存器控制电路310可控制第二寄存器340，使得第二寄存器340响应于刷新命令REF CMD而将行地址Rfind提供给刷新控制电路290作为行锤击地址RH_ADD。此时，标志信号FLAG可具有初始值。初始值可以是例如第一位值。然而，发明构思不限于此。
第一寄存器320可存储先前行锤击地址Rpre。先前行锤击地址Rpre可以是在所述监测时段之前的监测时段中已被检测作为行锤击地址的行地址。第一寄存器320可将先前行锤击地址Rpre提供给第一比较器330。在一些实施例中，第一寄存器320可将从第二寄存器340输出的行地址Rfind存储为先前行锤击地址Rpre。在本说明书中，存储在第一寄存器320中的行地址可被称为先前行锤击地址Rpre。
第一比较器330可将从存储器控制器111提供的输入行地址ROW_ADD与先前行锤击地址Rpre进行比较，并且输出第一比较结果信号CR1。第一比较结果信号CR1可指示输入行地址ROW_ADD与先前行锤击地址Rpre之间的比较结果。例如，当输入行地址ROW_ADD小于或等于先前行锤击地址Rpre时，第一比较结果信号CR1可具有第一值。在另一示例中，当输入行地址ROW_ADD大于先前行锤击地址Rpre时，第一比较结果信号CR1可具有不同于第一值的第二值。在一个实施例中，第一值和第二值可被表示为位值，但是不限于此。第一比较结果信号CR1可被提供给寄存器控制电路310和标志生成电路360。第一比较器330可被实现为数字比较器，但是不限于此。
第二寄存器340可在寄存器控制电路310的控制下存储输入行地址ROW_ADD。第二寄存器340可将存储的行地址Rfind提供给第二比较器350。第二寄存器340可在寄存器控制电路310的控制下输出存储的行地址Rfind。输出的行地址Rfind可被提供给第一寄存器320，并且可被提供给刷新控制电路290作为行锤击地址RH_ADD。在一些实施例中，在监测时段期间，输入行地址ROW_ADD可被存储在第二寄存器340中作为行锤击地址RH_ADD的候选。然后，当根据刷新命令REF CMD的刷新操作被执行时，先前作为行锤击地址RH_ADD候选存储在第二寄存器340中的行地址Rfind可被输出作为行锤击地址RH_ADD。
在一些实施例中，被检测作为行锤击地址RH_ADD的输入行地址ROW_ADD可大于先前行锤击地址Rpre。此外，在特定监测时段期间被检测作为行锤击地址RH_ADD的输入行地址ROW_ADD的数量可以是一。因此，可针对每个监测时段逐个地检测大于先前行锤击地址Rpre的一个行锤击地址RH_ADD。在一些实施例中，被检测作为大于先前行锤击地址Rpre的行锤击地址RH_ADD的输入行地址ROW_ADD可顺序地被存储在第二寄存器340中。这里，顺序存储的次序可以是升序，并且在此情况下，升序可指行地址的编号逐渐增加的事实。然而，发明构思不仅限于该存储次序。
第二比较器350可将输入行地址ROW_ADD与存储在第二寄存器340中的行地址Rfind进行比较，并且输出第二比较结果信号CR2。第二比较结果信号CR2可指示输入行地址ROW_ADD与行地址Rfind之间的比较结果。例如，当输入行地址ROW_ADD小于行地址Rfind时，第二比较结果信号CR2可具有第三值。在另一示例中，如果输入行地址ROW_ADD大于或等于行地址Rfind，则第二比较结果信号CR2可具有不同于第三值的第四值。在一个实施例中，第三值和第四值可被表示为位值，但是不限于此。第二比较结果信号CR2可被提供给寄存器控制电路310和标志生成电路360。第二比较器350可被实现为数字比较器，但是不限于此。
标志生成电路360可基于第一比较结果信号CR1和第二比较结果信号CR2输出标志信号FLAG。在一些实施例中，当输入行地址ROW_ADD小于或等于先前行锤击地址Rpre时，标志生成电路360可输出具有第一位值的标志信号FLAG。在一些实施例中，在标志信号FLAG具有第一位值的状态期间，当输入行地址ROW_ADD大于先前行锤击地址Rpre时，标志生成电路360可输出具有第二位值的标志信号FLAG。
在一些实施例中，标志生成电路360可响应于刷新命令REF CMD而初始化标志信号FLAG。此时，标志信号FLAG可具有初始值，并且初始值可以是例如第一位值。具有第一位值或第二位值的标志信号FLAG可以是指示执行第一模式和第二模式之一的信号。在一个实施例中，当标志信号FLAG具有第一位值时，行锤击管理电路300可执行第一模式。第一模式可以是用于检测多个输入行地址ROW_ADD之中的第一最小输入行地址的模式。在另一实施例中，当标志信号FLAG具有第二位值时，行锤击管理电路300可执行第二模式。第二模式可以是用于检测多个输入行地址ROW_ADD之中的大于先前行锤击地址Rpre的第二最小输入行地址的模式。
标志生成电路360可包括模式控制电路361和状态寄存器362。模式控制电路361可基于第一比较结果信号CR1、第二比较结果信号CR2和刷新命令REF CMD来控制状态寄存器362。
在一些实施例中，模式控制电路361可响应于刷新命令REF CMD而控制状态寄存器362输出具有初始值的标志信号FLAG。初始值可以是例如第一位值。在一些实施例中，在标志信号FLAG具有初始值的情况下，当第一比较结果信号CR1具有第一值时，模式控制电路361可控制状态寄存器362输出具有第一位值的标志信号FLAG。在一些实施例中，在标志信号FLAG具有初始值的情况下，当第一比较结果信号CR1具有第二值时，模式控制电路361可控制状态寄存器362输出具有第二位值的标志信号FLAG。在一些实施例中，在标志信号FLAG具有第一位值的状态下，第一比较结果信号CR1具有第一值，并且当第二比较结果信号CR2具有第三值时，模式控制电路361可控制状态寄存器362输出具有第一位值的标志信号FLAG。
如上所述，行锤击管理电路300包括用于存储已被检测作为行锤击地址的地址的寄存器和用于存储待被检测作为行锤击地址的地址的寄存器，并且其具有在减少寄存器的数量的同时有效地控制行锤击的优点。此外，因为包括在行锤击管理电路300中的寄存器的数量减少，所以存在提高存储器装置的集成度的效果。
图4是示出根据本公开的实施例的刷新操作的时序的示图。参照图4，可设置在JEDEC标准中定义的32毫秒或64毫秒的刷新窗口时间间隔tREFw。根据实施例，根据本公开的实施例的监测时段可对应于刷新率时间间隔tREFi。刷新率时间间隔tREFi可以是例如32毫秒的刷新窗口时间间隔tREFw内约8K的刷新命令REFRESH的数量或与该数量对应的时间间隔。然而，发明构思不限于此，并且可包括存储器装置120能够以其操作的任何其他刷新率。
图5A、图5B和图5C是用于解释根据本公开的实施例的刷新操作时段和监测时段的示图。参照图1、图3和图5A，例如，存储器控制器111可使用已知的算法和时序调度来周期性地输出刷新命令REF CMD。因此，刷新操作时段ROP和监测时段MP可顺序地发生。在刷新操作时段ROP期间，存储器装置120可执行刷新操作。如图5A中所示，刷新操作可以是目标行刷新操作。
行锤攻击模式可以以各种形式存在。例如，行锤攻击模式可包括国家网络安全中心(NCSC)、A4、谷歌1型、均匀随机、Blacksmith等。然而，发明构思不限于此，并且可包括能够锤击存储器单元阵列的一个或多个行的其他行锤击攻击模式。如上所述，由于存在各种行锤击攻击模式，因此行锤击攻击模式的模式大小AP对于每个模式可以是不同的。行锤击攻击模式的模式大小AP可对应于多个存储器单元行之中的待被攻击的所有存储器单元行被完全攻击的时段。由于行锤击管理电路122可对与待被攻击的存储器单元行对应的访问进行计数，因此行锤击攻击模式的模式大小AP可对应于全部的多个访问被计数的时段。行锤击攻击模式的模式大小AP可被称为模式长度、模式大小、模式操作时间等。然而，如图5A中所示，如果监测时段MP小于行锤击攻击模式的模式大小AP，则在行锤击攻击模式中，存在无法监测待被攻击的所有存储器单元行的情况。
参照图5B，在一些实施例中，监测时段MP'可大于行锤攻击模式的模式大小AP。在一个实施例中，监测时段MP'可大于或等于全部的多个访问被计数的时段。在另一实施例中，监测时段MP'可被定义为大于或等于1K的激活命令的数量或与该数量对应的时段。然而，发明构思不限于此。在一些实施例中，存储器装置120可在刷新操作时段ROP期间执行目标行刷新操作。
参照图5C，在一些实施例中，监测时段MP'大于行锤击攻击模式的模式大小AP，并且在刷新操作时段ROP中，存储器装置120可执行正常刷新操作和目标行刷新操作。在一个实施例中，可顺序地执行正常刷新操作和目标行刷新操作，并且例如，可在执行正常刷新操作之后执行目标行刷新操作。如上所述，通过将存储器装置120的监测时段MP'设置为大于行锤击攻击模式的模式大小AP，控制各种行锤击攻击模式的行锤击的存储器装置的性能和可靠性可被提高。
图6是示出根据本公开的实施例的操作存储器装置的方法的流程图。参照图3和图6，操作本公开的存储器装置120的方法可包括：在S610中监测访问，在S620中执行刷新操作，以及在S630中存储行锤击地址。S610中的访问的监测是这样的操作：存储器装置120基于存储在第一寄存器320中的先前行锤击地址Rpre和多个输入行地址ROW_ADD搜索行锤击地址RH_ADD。多个输入行地址ROW_ADD可被包括在主机装置110的多个访问中。在一个实施例中，在S610中的访问的监测中，多个输入行地址ROW_ADD之中的大于先前行锤击地址Rpre的输入行地址或多个输入行地址ROW_ADD之中的第一最小输入行地址可作为行锤击地址RH_ADD被存储在第二寄存器340中。
S620中的刷新操作的执行是这样的操作：存储器装置120响应于从主机装置110提供的刷新命令REF CMD，对物理上邻近与行锤击地址RH_ADD对应的存储器单元行的存储器单元行执行刷新操作。S630中的行锤击地址的存储是这样的操作：存储器装置120响应于刷新命令REF CMD，将行锤击地址RH_ADD作为先前行锤击地址Rpre存储在第一寄存器320中。具体来说，例如，寄存器控制电路310可响应于刷新命令REF CMD，控制第二寄存器340将存储在第二寄存器340中的行地址Rfind提供给第一寄存器320。此外，标志生成电路360可输出具有作为初始值的第一位值的标志信号FLAG。根据上述方法，通过在减少用于存储行锤击地址的寄存器的数量的同时控制各种类型的行锤击，存在提高存储器装置的集成度的效果。另外，根据以上方法，通过控制各种类型的行锤击，存储器装置的性能和可靠性可被提高。
图7是用于解释图6中示出的监测访问的操作的实施例的流程图。参照图3、图6和图7，在S610中的示图6中示出的访问的监测将被称作在S700中的将行锤击地址RH_ADD存储在第二寄存器340中。在S710中，主机(例如，主机装置110)将访问传送到存储器装置120。在S720中，关于接收的访问是否是初始访问，执行检查。初始访问可包括初始输入行地址Nadd。如果接收到的访问是初始访问(S720，是)，则在S730中，将初始输入行地址Nadd存储在第二寄存器340中。具体来说，例如，寄存器控制电路310将初始输入行地址Nadd提供给第二寄存器340以将初始输入行地址Nadd存储在第二寄存器340中。在S740中，将初始输入行地址Nadd与先前行锤击地址Rpre进行比较。具体来说，例如，可通过第一比较器330来确定初始输入行地址Nadd是否大于先前行锤击地址Rpre。
在一个实施例中，根据初始输入行地址Nadd与先前行锤击地址Rpre之间的比较结果执行第一模式和第二模式中的一个。第一模式可以是用于检测多个输入行地址ROW_ADD之中的第一最小输入行地址的模式。第二模式可以是用于检测多个输入行地址ROW_ADD之中的大于先前行锤击地址Rpre的第二最小输入行地址的模式。具体来说，如果初始输入行地址Nadd大于先前行锤击地址Rpre(S740，是)，则在S750中，标志信号FLAG的位值可被设置为“0”(或第一位值)。然而，如果初始输入行地址Nadd小于或等于先前行锤击地址Rpre(S740，否)，则在S760中，标志信号FLAG的位值可被设置为“1”(或第二位值)。并且，如果接收到的访问不是初始访问(S720，否)，则执行S800。稍后将参照图8描述S800。
图8是示出图6中示出的监测访问的操作的另一实施例的流程图。参照图3、图6和图8，在S810中，检查标志的位值是否是第一位值。具体来说，例如，寄存器控制电路310可检查标志的位值。
如果标志的位值是第一位值(S810，是)，则在操作S820执行第一模式。另外，在第一模式期间，还检查在初始输入行地址Nadd之后输入的输入行地址ROW_ADD是否等于或小于先前行锤击地址Rpre。具体来说，例如，第一比较器330可将输入行地址ROW_ADD与先前行锤击地址Rpre进行比较。如果输入行地址ROW_ADD大于先前行锤击地址Rpre(S820，否)，则在S830中，例如，标志生成电路360将标志信号FLAG的位值从第一位值改变为第二位值，并且执行第二模式。
在S840中，寄存器控制电路310将输入行地址ROW_ADD存储在第二寄存器340中。如果输入行地址ROW_ADD小于或等于先前行锤击地址Rpre(S820，是)，则在S850中，检查输入行地址ROW_ADD是否小于或等于存储在第二寄存器340中的行地址Rfind。
如果输入行地址ROW_ADD小于或等于行地址Rfind(S850，是)，则执行S840。在此情况下，通过标志生成电路360将标志信号的位值保持为第一位值来连续执行第一模式。如果标志的位值是第二位值(S810，否)，则执行S900。稍后将参照图9描述S900。
图9是示出图6中示出的监测访问的操作的另一实施例的流程图。参照图3、图6和图9，S900是执行第二模式的操作。在S910中，检查在初始输入行地址Nadd之后输入的输入行地址ROW_ADD是否大于先前行锤击地址Rpre并且小于存储在第二寄存器340中的行地址Rfind。
如果输入行地址ROW_ADD大于先前行锤击地址Rpre并且小于行地址Rfind(S910，是)，则在S920中，寄存器控制电路310将输入行地址ROW_ADD存储在第二寄存器340中。在此情况下，标志生成电路360可将标志的位值保持为第二位值。
图10是用于解释根据本公开的实施例的管理行锤击的操作的时序的示图。参照图3和图10，假设行锤击攻击模式是这样的模式：对分别具有行地址10R10、行地址30R30、行地址100R100和行地址1000R1000的存储器单元行执行行锤击攻击一次或多次。刷新操作时段可对应于经受行锤击攻击的行地址的类型。例如，在图10中示出的行锤击攻击模式中，由于存在经受行锤击攻击的四种类型的行地址，因此图10中示出的刷新操作时段可以是四。可针对刷新操作的每个时段输入命令REF。刷新操作的时段内的访问总次数可对应于经受行锤击攻击的行地址的类型与时段的乘积(例如，经受行锤击攻击的行地址的类型的数量与时段内的访问次数的乘积)。例如，在对应于一个命令REF与另一命令REF之间的时间间隔的时段内，由于访问计数ACC CNT的数量为“6”，因此刷新操作的时段内的总访问次数可以是“24(＝6*4)”。然而，发明构思不限于此。命令REF可以是上面参照图3描述的刷新命令REFCMD。
参照图10，例如，监测时段可以是从命令REF被输入时到下一个命令REF被输入时的相应的时段。假设先前行锤击地址Rpre的初始值是行地址30R30。
每当将行地址R10、R30、R100和R1000中的每个输入到行锤击管理电路300时，访问计数ACC CNT可增加+1。响应于命令REF的输入，可将访问计数ACC CNT初始化为初始值。参照图10，例如，当刷新命令REF CMD被输入到行锤击管理电路300时，访问计数ACC CNT可被初始化为“0”。当输入命令REF时，标志信号FLAG可以是第一位值(例如，“0”)。
参照图10中示出的第一监测时段，在第一监测时段中，行地址1000R1000、行地址30R30、行地址100R100、行地址10R10、行地址30R30和行地址100R100可被顺序地输入。在一些实施例中，行锤击管理电路300可暂时存储在监测时段中初始输入的初始输入行地址作为行锤击地址的候选。
仍然参照图10，在第一监测时段期间，初始输入行地址是行地址1000R1000。寄存器控制电路310将行地址1000R1000存储在第二寄存器340中。行地址1000R1000被存储在第二寄存器340中作为行锤击地址候选(例如，图10中示出的行地址Rfind)。
在一些实施例中，行锤击管理电路300可基于初始输入行地址和先前行锤击地址执行第一模式和第二模式中的一个。参照图10，例如，由于行地址1000R1000大于行地址30R30，因此标志信号FLAG的位值是第二位值(例如，“1”)。当标志信号FLAG具有第二位值时，可执行第二模式。
在一些实施例中，如果在第二模式中在初始输入行地址之后输入的输入行地址大于先前行锤击地址并且该输入行地址小于暂时存储为行锤击地址候选的行地址，则行锤击管理电路300可暂时存储该输入行地址作为行锤击地址候选。然而，根据实施例，如果第二模式中的输入行地址大于先前行锤击地址Rpre并且小于已存储在第二寄存器340中的行地址Rfind，则输入行地址可被存储在第二寄存器340中。
仍参照图10，例如，紧接着行地址1000R1000输入的行地址30R30与先前行锤击地址Rpre相同。因此，行地址30R30不被存储在第二寄存器340中。紧接着行地址30R30输入的行地址100R100大于作为先前行锤击地址Rpre的行地址30R30。此外，行地址100R100小于作为先前存储在第二寄存器340中的行地址Rfind的行地址1000R1000。因此，行地址100R100被存储在第二寄存器340中。以这样的方式，顺序地输入行地址10R10、行地址30R30和行地址100R100，并且根据上述第二模式中的大小条件，存储在第二寄存器340中的行地址Rfind是行地址100R100。
在一些实施例中，行锤击管理电路300可响应于刷新命令REF CMD，在第二模式中将在监测时段中暂时存储为行锤击地址候选的行地址输出为行锤击地址。如图10中示出的第一监测时段中的行地址Rfind中所指示，在第一监测时段中，检测行地址100R100作为紧接着行地址30R30的行锤击地址RH_ADD。此外，可响应于命令REF而输出行地址100R100。
在一些实施例中，行锤击管理电路300可在第一监测时段中检测多个输入行地址之中的大于先前行锤击地址Rpre的第一输入行地址作为行锤击地址RH_ADD，并且将检测到的第一输入行地址存储在第二寄存器340中。在一个实施例中，第一输入行地址(或第一行地址)可以是在第一监测时段期间输入的输入行地址(或行地址)之中的大于先前行锤击地址Rpre的最小行地址。参照图10，例如，在第一监测时段期间输入的行地址10R10、行地址30R30、行地址100R100和行地址1000R1000之中，大于作为先前行锤击地址Rpre的行地址30R30的行地址为行地址100R100和行地址1000R1000。由于行地址100R100和行地址1000R1000之中的最小行地址是行地址100R100，因此第一输入行地址(或第一行地址)是行地址100R100。
在一些实施例中，在第一监测时段之后的刷新操作期间，行锤击管理电路300可将第一输入行地址(或第一行地址)存储在第一寄存器320中作为先前行锤击地址Rpre。参照图10，例如，如果在第一监测时段之后输入命令REF，则将作为在第一监测时段中检测到的行地址Rfind的行地址100R100存储在第一寄存器320中作为先前行锤击地址Rpre。
参照图10中示出的第一监测时段之后的第二监测时段，在第二监测时段中，行地址10R10、行地址100R100、行地址30R30、行地址1000R1000、行地址30R30和行地址100R100可被顺序地输入。在一些实施例中，行锤击管理电路300可在第二监测时段中存储第一输入行地址(或第一行地址)作为先前行锤击地址Rpre。例如，参照图10，由于第一输入行地址(或第一行地址)是行地址100R100，因此在第二监测时段中将行地址100R100存储在第一寄存器320中作为先前行锤击地址Rpre。当输入命令REF时，标志信号FLAG可以是第一位值(例如，“0”)。作为初始输入行地址的行地址10R10(例如，行地址Rfind)被存储在第二寄存器340中。
在一些实施例中，当初始输入行地址小于或等于先前行锤击地址Rpre时，行锤击管理电路300可执行第一模式。参照图10，例如，由于行地址10R10小于行地址100R100，因此标志信号FLAG保持第一位值，从而执行第一模式。然后，由于行地址100R100和行地址30R30各自大于在第一模式中存储为行锤击地址RH_ADD的候选(例如，行地址Rfind)的行地址10R10，因此标志信号FLAG的位值仍为第一位值。
在一些实施例中，在第一模式中，如果在初始输入行地址之后输入的输入行地址大于先前行锤击地址Rpre，则行锤击管理电路300可暂时存储输入行地址作为行锤击地址RH_ADD候选并且执行第二模式。参照图10，例如，由于在行地址30R30之后输入的行地址1000R1000大于行地址100R100，因此行地址1000R1000被存储在第二寄存器340中。此外，标志信号FLAG的位值从第一位值改变为第二位值(例如，“1”)。在第二模式中，由于在行地址1000R1000之后输入的行地址30R30小于先前行锤击地址Rpre，并且在行地址30R30之后输入的行地址100R100与先前行锤击地址Rpre相同，因此存储在第二寄存器340中的行地址Rfind维持为行地址1000R1000。
在一些实施例中，在第二监测时段中，行锤击管理电路300可检测大于第一输入行地址(或第一行地址)的第二输入行地址(或第二行地址)作为行锤击地址RH_ADD，并且将第二输入行地址(或第二行地址)存储在第二寄存器340中。在一个实施例中，第二输入行地址(或第二行地址)可以是在第二监测时段期间输入的行地址之中的在第一输入行地址(或第一行地址)之后的次最小行地址。参照图10，例如，第一输入行地址(或第一行地址)是行地址100R100。在第二监测时段期间输入的行地址10R10、行地址30R30、行地址100R100和行地址1000R1000之中，大于行地址100R100的行地址是行地址1000R1000。因此，第二输入行地址(或第二行地址)是行地址1000R1000。
在一些实施例中，在第二监测时段之后的刷新操作期间，行锤击管理电路300可将第二输入行地址(或第二行地址)存储在第一寄存器320中作为先前行锤击地址Rpre。参照图10，行地址1000R1000被存储在第一寄存器320中作为先前行锤击地址Rpre。当输入命令REF时，标志信号FLAG可以是第一位值(例如，“0”)。
在一些实施例中，在图10中示出的第二监测时段之后的第三监测时段中，作为初始输入行地址的行地址100R100被存储在第二寄存器340中(例如，行地址Rfind)。
在一些实施例中，在第一模式中，如果在初始输入行地址之后输入的输入行地址小于或等于先前行锤击地址并且该输入行地址小于或等于暂时存储为行锤击地址候选的行地址，则行锤击管理电路300可暂时存储该输入行地址作为行锤击地址候选。例如，参照图10，由于在行地址100R100之后输入的行地址10R10小于行地址1000R1000并且小于行地址100R100，因此行地址10R10被存储在第二寄存器340中。此时，标志信号FLAG保持在第一位值。在第一模式中在行地址10R10之后输入的行地址R30、R1000、R30和R10小于或等于作为先前行锤击地址Rpre的行地址1000R1000。此外，行地址R30、R1000、R30和R10大于或等于作为存储在第二寄存器340中的行地址Rfind的行地址R10。因此，行地址10R10连续地被存储在第二寄存器340中。
在一些实施例中，当多个输入行地址小于或等于先前行锤击地址时，行锤击管理电路300可检测多个输入行地址之中的最小输入行地址作为行锤击地址RH_ADD。参照图10，例如，在第三监测时段中，多个输入行地址是行地址100R100、行地址10R10、行地址30R30、行地址1000R1000、行地址30R30和行地址10R10。在第三监测时段中，由于先前行锤击地址Rpre是行地址1000R1000，因此在多个输入行地址之中，最小输入行地址是行地址10R10，并且行地址10R10被检测作为行锤击地址RH_ADD。响应于在第三监测时段之后输入的命令REF，行地址R10被输出作为行锤击地址RH_ADD。
根据上述实施例，通过在减少用于存储行锤击地址的寄存器的数量的同时控制各种类型的行锤击，存在提高存储器装置的集成度的效果。另外，根据以上实施例，通过控制各种类型的行锤击，可提高存储器装置的性能和可靠性。
图11是用于解释根据本公开的实施例的被实现为高带宽存储器(HBM)的存储器装置的示图。现在参照图11，图11中示出的HBM构造可作为示例被提供，并且不限于图11中示出的HBM构造。图11中示出的存储器装置1100可称为HBM。存储器装置1100可通过JEDEC标准的HBM协议连接到主机(例如，图1中示出的主机装置110)。HBM协议可以是用于三维堆叠存储器(例如，DRAM)的高性能随机存取存储器接口。存储器装置1100通常以比其它DRAM技术(例如，DDR4、GDDR5等)实质上更小的形状因子实现更宽的带宽，同时消耗更少的功率。
存储器装置1100可通过包括具有彼此独立的接口的多个通道CH1至CH8而具有高带宽。存储器装置1100可包括多个裸片910和920。例如，存储器装置1100可包括逻辑裸片(或缓冲器裸片)910和一个或多个核心裸片920。一个或多个核心裸片920可堆叠在逻辑裸片910上方。在图11中，第一核心裸片921至第四核心裸片924(例如，核心裸片1至核心裸片4)可被包括在存储器装置1100中，但是一个或多个核心裸片920的数量可不同地改变。一个或多个核心裸片920可称为存储器裸片。
第一核心裸片921至第四核心裸片924中的每个可包括一个或多个通道。例如，第一核心裸片921至第四核心裸片924中的每个可包括两个通道，并且存储器装置1100可包括八个通道CH1至CH8。具体来说，例如，第一核心裸片921可包括第一通道CH1和第三通道CH3，第二核心裸片922可包括第二通道CH2和第四通道CH4，第三核心裸片923可包括第五通道CH5和第七通道CH7，并且第四核心裸片924可包括第六通道CH6和第八通道CH8。
逻辑裸片910可包括与存储器控制器111通信的接口电路(IF)911。逻辑裸片910可通过接口电路911从存储器控制器111接收命令/地址和数据。接口电路911是存储器控制器111通过其请求存储器操作或计算处理的通道，并且可传送命令/地址和数据。每个核心裸片920或者通道CH1至CH8中的每个可包括存储器中处理器(PIM)电路。
通道CH1至CH8中的每个可包括多个存储体，并且一个或多个处理元件可设置在每个通道的PIM电路中。作为示例，每个通道中的处理元件的数量可等于存储体的数量。当处理元件的数量小于存储体的数量时，一个处理元件可由至少两个存储体共享。每个通道的PIM电路可执行由存储器控制器111卸载的内核。
通道CH1至CH8中的每个可包括以上参照图1至图10描述的行锤击管理电路(RHC)。通道CH1至CH8中的每个还可包括存储器单元阵列和刷新控制电路。逻辑裸片910还可包括贯穿硅过孔(TSV，也称为硅通孔)区域912、HBM物理层接口(HBM PHY)区域913和串行器/解串器(SERDES)区域914。TSV区域912是其中形成用于与核心裸片920通信的TSV的区域，并且是其中形成对应于通道CH1至CH8布置的(一条或多条)总线130的区域。当每个通道CH1至CH8具有128比特的带宽时，TSV可包括用于1024位的数据I/O的构造。
HBM PHY区域913可包括用于与存储器控制器111和通道CH1至CH8通信的多个I/O电路，并且例如，HBM PHY区域913可包括用于将存储器控制器111连接到通道CH1至CH8的一个或多个互连电路。HBM PHY区域913可包括物理或电气层以及逻辑层，物理或电气层以及逻辑层被提供用于存储器控制器111与存储器装置120之间的高效通信所需的信号、频率、时序、驱动、详细操作参数和功能。HBM PHY区域913可执行存储器接口连接(诸如，选择与相应的通道的存储器单元对应的行和列、以及将数据写入存储器单元、或者读取写入的数据)。HBM PHY区域913可支持JEDEC标准的HBM协议的特征。
随着存储器控制器111的(一个或多个)处理器的处理吞吐量增加，并且随着对存储器带宽的需求增加，SERDES区域914是提供JEDEC标准的SERDES接口的区域。SERDES区域914可包括SERDES发送器部分、SERDES接收器部分和控制器部分。SERDES发送器部分包括并行到串行电路和发送器，并且能够接收并行数据流并串行化接收到的并行数据流。SERDES接收器部分包括接收器放大器、均衡器、时钟和数据恢复电路、以及串行到并行电路，并且可接收串行数据流并且并行化接收到的串行数据流。控制器部分可包括错误检测电路、错误纠正电路、以及寄存器(诸如，先进先出(FIFO))。
存储器控制器111可通过对应于通道CH1至CH8设置的(一条或多条)总线130发送命令/地址和数据。在一些实施例中，总线130可被形成为针对每个通道被划分，或者总线130的一部分可由至少两个通道共享。存储器控制器111可提供命令/地址和数据，使得在存储器装置1100中执行多个计算任务或内核中的至少一些。可在由存储器控制器111指定的通道的PIM电路中执行操作处理。在一个示例中，如果接收到的命令/地址指示算术处理，则相应的通道的PIM电路可使用从存储器控制器111提供的写入数据和/或从相应的通道提供的读取数据来执行操作处理。在一个示例中，当通过存储器装置1100的相应的通道接收的命令/地址指示存储器操作时，可执行数据访问操作。
图12是用于解释根据本公开的实施例的系统的示图。参照图12，系统1000可包括相机1900、显示器1200、音频处理器1300、调制解调器1400、DRAM 1500a和1500b、闪存1600a和1600b、I/O装置1700a和1700b以及AP 1800。系统1000可被实现为膝上型计算机、移动电话、智能电话、平板个人计算机、可穿戴装置、医疗保健装置、或者物联网(IoT)装置。另外，系统1000可被实现为服务器或个人计算机。相机1900可根据用户的控制拍摄静止图像或运动图像，并且可存储捕获的图像/视频数据或将存储的捕获的图像/视频数据发送到显示器1200。音频处理器1300可处理包括在闪存1600a和1600b或网络的内容中的音频数据。调制解调器1400调制和发送信号以发送/接收有线/无线数据，并且可对调制的信号进行解调以在接收端恢复原始信号。I/O装置1700a和1700b可包括提供数字输入和/或输出功能的装置(诸如，通用串行总线(USB)或存储设备、数码相机、安全数字(SD)卡、数字通用盘(DVD)、网络适配器、触摸屏等)。
AP 1800可控制系统1000的整体操作。AP 1800可控制显示器1200，使得存储在闪存1600a和1600b中的内容的一部分显示在显示器1200上。当通过I/O装置1700a和1700b接收到用户输入时，AP 1800可执行与用户输入对应的控制操作。AP 1800可包括作为用于人工智能(AI)数据操作的专用电路的加速器块，或者可包括与AP 1800分开的加速器芯片1820。DRAM 1500b可附加地安装到加速器块或加速器芯片1820。加速器芯片1820是专门执行AP 1800的特定功能的功能块，并且可包括作为专用于处理图形数据的功能块的GPU、作为用于专门执行AI计算和推断的块的神经处理器(NPU)、以及作为专用于数据传送的块的数据处理单元(DPU)。在一个实施例中，AP 1800还可包括控制器1810和接口1830。
系统1000可包括多个DRAM 1500a和1500b。AP 1800可通过满足JEDEC标准的命令和模式寄存器组(MRS)来控制DRAM 1500a和1500b，并且通过将DRAM接口协议设置为使用公司特定的功能(诸如，低电压/高速/可靠性)和循环冗余校验(CRC)/纠错码(ECC)功能来进行通信。例如，AP 1800可通过符合JEDEC标准的接口(例如，LPDDR4和LPDDR5)与DRAM 1500a通信，并且加速器块或加速器芯片1820可通过设置新的DRAM接口协议来进行通信，以控制比DRAM 1500a具有更高的带宽的加速器DRAM 1500b。
尽管在图12中仅示出了DRAM 1500a和1500b，但是发明构思不限于此，并且如果AP1800或加速器芯片1820的带宽、反应速度和电压条件被满足，则可使用任何存储器(诸如，PRAM、SRAM、MRAM、RRAM、FRAM或混合RAM)。DRAM 1500a和1500b比I/O装置1700a和1700b或闪存1600a和1600b具有相对更少的延迟和带宽。DRAM 1500a和1500b可在系统1000的通电时间点被初始化，并且可用作加载有操作系统和应用数据的用于操作系统和应用数据的暂时存储位置，或者可用作各种软件代码的执行空间。
在DRAM 1500a和1500b中，加/减/乘/除运算、向量运算、地址运算或快速傅里叶变换(FFT)运算可被执行。另外，可在DRAM 1500a和1500b中执行用于推断的函数。这里，可使用人工神经网络在深度学习算法中执行推断。深度学习算法可包括通过各种数据来学习模型的训练操作和用学习的模型识别数据的推断操作。作为一个实施例，由用户通过相机1900捕获的图像被信号处理并存储在DRAM 1500b中，并且加速器块或加速器芯片1820可使用存储在DRAM 1500b中的数据和用于推断的函数来执行用于识别数据的AI数据操作。
系统1000可包括比DRAM 1500a和1500b具有更大容量的多个存储设备或多个闪存1600a和1600b。加速器块或加速器芯片1820可通过使用闪存1600a和1600b来执行训练操作和AI数据操作。在一个实施例中，闪存1600a和1600b可使用在存储器控制器1610中提供的运算装置更有效地执行由AP 1800和/或加速器芯片1820执行的训练操作和推断AI数据操作。闪存1600a和1600b可(例如，使用闪存1620)存储通过相机1900拍摄的图片或通过数据网络发送的数据。例如，可存储增强现实/虚拟现实、高清(HD)或超高清(UHD)内容。DRAM1500a和1500b可包括参照图1至图10描述的行锤击管理电路。
虽然已经参照发明构思的实施例具体示出和描述了发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元行；
行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间基于先前行锤击地址和与所述多个访问相关联的多个输入行地址中的每个检测行锤击地址，并且响应于从主机提供的刷新命令而输出行锤击地址；以及
刷新控制电路，被配置为：对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
2.根据权利要求1所述的存储器装置，其中，行锤击管理电路还被配置为：
在第一监测时段期间检测所述多个输入行地址之中的大于先前行锤击地址的第一输入行地址作为行锤击地址；并且
在第一监测时段之后的第二监测时段期间检测大于第一输入行地址的第二输入行地址作为行锤击地址。
3.根据权利要求2所述的存储器装置，其中，行锤击管理电路还被配置为：在第二监测时段期间将第一输入行地址存储为先前行锤击地址。
4.根据权利要求1所述的存储器装置，其中，行锤击管理电路还被配置为：当所述多个输入行地址小于或等于先前行锤击地址时，检测所述多个输入行地址之中的最小输入行地址作为行锤击地址。
5.根据权利要求1所述的存储器装置，其中，行锤击管理电路还被配置为：
将在监测时段期间输入的初始输入行地址存储为行锤击地址的候选；并且
基于初始输入行地址和先前行锤击地址，执行用于检测所述多个输入行地址之中的第一最小输入行地址的第一模式和用于检测所述多个输入行地址之中的大于先前行锤击地址的第二最小输入行地址的第二模式中的一个。
6.根据权利要求5所述的存储器装置，其中，行锤击管理电路还被配置为：
当初始输入行地址小于或等于先前行锤击地址时，执行第一模式；
在第一模式中当在初始输入行地址之后输入的输入行地址大于先前行锤击地址时，将所述输入行地址存储为行锤击地址候选；并且
执行第二模式。
7.根据权利要求5所述的存储器装置，其中，行锤击管理电路还被配置为：
当初始输入行地址小于或等于先前行锤击地址时，执行第一模式；并且
在第一模式中，如果在初始输入行地址之后输入的输入行地址小于或等于先前行锤击地址并且所述输入行地址小于或等于存储为行锤击地址候选的行地址，则将所述输入行地址存储为行锤击地址的候选。
8.根据权利要求5所述的存储器装置，其中，行锤击管理电路还被配置为：在第二模式中，如果在初始输入行地址之后输入的输入行地址大于先前行锤击地址并且所述输入行地址小于存储为行锤击地址候选的行地址，则将所述输入行地址存储为行锤击地址的候选；
其中，行锤击管理电路还被配置为：在第二模式中，响应于刷新命令，输出在监测时段期间存储为行锤击地址的候选的行地址作为行锤击地址。
9.根据权利要求1至8中的任一项所述的存储器装置，其中，监测时段大于或等于全部的所述多个访问被计数的时段。
10.一种操作存储器装置的方法，包括：
基于包括在由主机进行的多个访问中的多个输入行地址和存储在第一寄存器中的先前行锤击地址，将所述多个输入行地址之中的大于先前行锤击地址的输入行地址或所述多个输入行地址之中的第一最小输入行地址作为行锤击地址存储在第二寄存器中；
响应于从主机提供的刷新命令，对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作；以及
响应于刷新命令，将行锤击地址作为先前行锤击地址存储在第一寄存器中。
11.根据权利要求10所述的方法，其中，将行锤击地址存储在第二寄存器中的步骤包括：
将包括在所述多个访问之中的初始访问中的初始输入行地址存储在第二寄存器中；
将初始输入行地址与先前行锤击地址进行比较；以及
根据初始输入行地址与先前行锤击地址之间的比较结果，执行用于检测第一最小输入行地址的第一模式和用于检测所述多个输入行地址之中的大于先前行锤击地址的第二最小输入行地址的第二模式中的一个。
12.根据权利要求11所述的方法，其中，将行锤击地址存储在第二寄存器中的步骤包括：
在第一模式中检查在初始输入行地址之后输入的输入行地址是否小于或等于先前行锤击地址；
当所述输入行地址大于先前行锤击地址时，将所述输入行地址存储在第二寄存器中；以及
执行第二模式。
13.根据权利要求12所述的方法，其中，将行锤击地址存储在第二寄存器中的步骤包括：
当所述输入行地址小于或等于先前行锤击地址时，检查所述输入行地址是否小于或等于存储在第二寄存器中的行地址；以及
当所述输入行地址小于或等于所述行地址时，将所述输入行地址存储在第二寄存器中。
14.根据权利要求11所述的方法，其中，将行锤击地址存储在第二寄存器中的步骤包括：
在第二模式中，检查在初始输入行地址之后输入的输入行地址是否大于先前行锤击地址并且小于存储在第二寄存器中的行地址；以及
当所述输入行地址大于先前行锤击地址并且小于所述行地址时，将所述输入行地址存储在第二寄存器中。
15.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元行；
行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间检测行锤击地址，并且响应于从主机提供的刷新命令而输出行锤击地址；以及
刷新控制电路，被配置为：输出目标行地址以对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作；
其中，行锤击管理电路包括：
第一寄存器，被配置为存储在所述监测时段之前的监测时段中被检测作为行锤击地址的先前行锤击地址；
第二寄存器，被配置为存储输入行地址；以及
寄存器控制电路，被配置为控制第二寄存器输出存储在第二寄存器中的所述行地址作为行锤击地址。
16.根据权利要求15所述的存储器装置，其中，行锤击管理电路还包括：
第一比较器，被配置为输出指示将从主机提供的输入行地址与先前行锤击地址进行比较的结果的第一比较结果信号；
第二比较器，被配置为输出指示将输入行地址与存储在第二寄存器中的行地址进行比较的结果的第二比较结果信号；以及
标志生成电路，被配置为基于第一比较结果信号和第二比较结果信号输出标志信号；并且
其中，寄存器控制电路还被配置为：基于刷新命令、第一比较结果信号、第二比较结果信号和标志信号来控制第二寄存器输出存储在第二寄存器中的所述行地址作为行锤击地址。
17.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元行；
行锤击管理电路，包括第一寄存器和第二寄存器，第一寄存器存储在用于监测对所述多个存储器单元行的多个访问的监测时段中检测的先前行锤击地址，第二寄存器针对所述监测时段之后的每个后续监测时段顺序地存储大于先前行锤击地址的一个行地址；以及
刷新控制电路，被配置为在刷新操作期间输出物理上邻近与存储在第二寄存器中的所述一个行地址对应的存储器单元行的存储器单元行的目标行地址。
18.一种电子装置，包括：
主机，被配置为顺序地输出输入行地址并且周期性地输出刷新命令；以及
存储器装置，被配置为在监测时段期间基于输入行地址检测行锤击地址，并且响应于刷新命令执行刷新操作；
其中，存储器装置包括：
存储器单元阵列，其中包括多个存储器单元行；
行锤击管理电路，被配置为基于每个输入行地址和在监测时段之前检测的先前行锤击地址来检测行锤击地址，并且还被配置为响应于刷新命令而输出行锤击地址；以及
刷新控制电路，被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
19.一种存储器装置，包括：
存储器单元阵列，其中具有多个存储器单元行；
行锤击管理电路，被配置为在用于监测对所述多个存储器单元行的多个访问的监测时段期间基于以下项检测行锤击地址：(i)先前行锤击地址，以及(ii)与所述多个访问相关联的多个输入行地址中的每个；以及
刷新控制电路，被配置为响应于检测到行锤击地址而对物理上邻近与行锤击地址相关联的存储器单元行延伸的存储器单元行执行刷新操作。
20.一种存储器装置，包括：
存储器单元阵列，其中具有多个存储器单元行；
行锤击管理电路，被配置为：响应于在监测时间段期间对存储器单元阵列的多个字线访问，检测与所述多个存储器单元行内的存储器单元行相关联的行锤击地址；以及
刷新控制电路，被配置为：响应于由行锤击管理电路检测到行锤击地址，对紧邻与行锤击地址相关联的存储器单元行延伸的至少一个存储器单元行执行刷新操作。
CN202310731852.7A 2022-09-21 2023-06-20 电子装置、存储器装置和操作其的方法 Pending CN117746941A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220119545A KR20240040510A (ko) 2022-09-21 2022-09-21 로우 해머를 관리하기 위한 메모리 장치 및 그의 동작 방법
KR10-2022-0119545 2022-09-21

Publications (1)

Publication Number Publication Date
CN117746941A true CN117746941A (zh) 2024-03-22

Family

ID=90244093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310731852.7A Pending CN117746941A (zh) 2022-09-21 2023-06-20 电子装置、存储器装置和操作其的方法

Country Status (3)

Country Link
US (1) US20240096391A1 (zh)
KR (1) KR20240040510A (zh)
CN (1) CN117746941A (zh)

Also Published As

Publication number Publication date
KR20240040510A (ko) 2024-03-28
US20240096391A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US11961548B2 (en) Memory device and method for controlling row hammer
US20230178140A1 (en) Memory devices and methods for controlling row hammer
US20230205428A1 (en) Memory module and memory system including row hammer counter chip and operating method thereof
CN116107921A (zh) 半导体存储器装置及其操作方法
CN116030858A (zh) 存储设备以及用于控制行锤击的方法
EP4095701A9 (en) Memory device and method of controlling row hammer
US20230178166A1 (en) Built-in self-test circuits for memory systems having multiple channels
US11967352B2 (en) Method of controlling row hammer and a memory device
EP4156186A2 (en) Memory device for reducing timing parameters and power consumption for internal processing operation and method of implementing the same
US20240096391A1 (en) Memory devices and methods thereof for managing row hammer events therein
TW202414406A (zh) 記憶體裝置、操作記憶體裝置的方法以及電子裝置
US20240096395A1 (en) Device, operating method, memory device, and cxl memory expansion device
US20240160732A1 (en) Memory device, operating method of memory device, and memory system
KR20230086543A (ko) 로우 해머 제어 방법 및 메모리 장치
EP4174672A1 (en) Backward compatible processing-in-memory (pim) protocol
US20240071446A1 (en) Apparatuses and methods for providing command having on-the-fly (otf) latency to memory
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
KR20220159860A (ko) 로우 해머 제어 방법 및 메모리 장치
US20230236732A1 (en) Memory device
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
CN118016117A (zh) 存储器设备、存储器设备的操作方法和存储器系统
KR20240068513A (ko) 메모리 장치, 메모리 장치의 동작 방법 및 메모리 시스템
CN117746942A (zh) 装置、操作方法、存储器装置和cxl存储器扩展装置
KR20230086560A (ko) 다수의 채널을 갖는 메모리 시스템의 테스트
KR20230060434A (ko) 구버전과 호환되는 PIM(Processing-In-Memory) 프로토콜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication