CN117716411A - 显示装置、驱动方法和电子设备 - Google Patents

Abstract

一种显示装置、驱动方法和电子设备，该显示装置(310)包括显示基板(110)、控制单元(120)、栅极驱动单元(130)和数据驱动单元(140)。显示基板(110)包括多行多列子像素、多条栅极扫描信号线和多条数据信号线。控制单元(120)配置为触发将待显示图像帧转换为与预设类型相对应的至少一个目标图像帧的图像转换操作以及获得至少一组时钟信号的时钟转换操作。栅极驱动单元(130)配置为基于每个目标图像帧对应的一组时钟信号，向部分栅极扫描信号线输出栅极扫描信号；数据驱动单元(140)配置为基于每个目标图像帧的像素数据向多条数据信号线输出数据信号。其中，针对每个目标图像帧，在向部分栅极扫描信号线输出栅极扫描信号期间，数据信号的电压变化幅度小于第一阈值。该显示装置可以降低驱动芯片功耗，降低温度。

Description

显示装置、驱动方法和电子设备 技术领域

本公开的实施例涉及一种显示装置、驱动方法和电子设备。

背景技术

随着显示技术的发展，显示装置的应用越来越广泛，同时对显示分辨率的要求不断增大，例如，随着4K技术的逐渐普及，8K分辨率的显示装置被推出，8K技术使得显示画面的细节清晰，观感更好。随着显示分辨率的增大，像素数量增多，相应的显示传输的数据量增大，数据驱动芯片的数据传输速率也相应增加。

发明内容

本公开至少一实施例提供一种显示装置，包括显示基板、控制单元、栅极驱动单元和数据驱动单元，显示基板包括阵列排布的多行多列子像素、分别与所述多行子像素连接的多条栅极扫描信号线，以及分别与所述多列子像素连接的多条数据信号线；控制单元配置为根据待显示图像帧为预设类型的图像，触发图像转换操作和时钟转换操作，其中，所述图像转换操作用于通过控制数据信号以将所述待显示图像帧转换为与所述预设类型相对应的至少一个目标图像帧，所述时钟转换操作用于通过控制时钟信号以将多个初始时钟信号转换为分别与所述至少一个目标图像帧对应的至少一组时钟信号；栅极驱动单元配置为针对所述至少一个目标图像帧中的每个目标图像帧，基于所述目标图像帧对应的一组时钟信号，向所述多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号；数据驱动单元配置为针对所述每个目标图像帧，基于所述目标图像帧的像素数据向所述多个数据信号线输出对应的数据信号；其中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述数据信号的电压变化幅度小于第一阈值。

例如，在本公开至少一实施例提供的显示装置中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述 数据信号的电压维持不变。

例如，在本公开至少一实施例提供的显示装置中，所述至少一组时钟信号中的每组时钟信号为所述多个初始时钟信号的部分信号；所述至少一个目标图像帧为连续的图像帧。

例如，在本公开至少一实施例提供的显示装置中，所述多行多列子像素包括多种类型的子像素，所述多种类型的子像素分别输出多种颜色的光；在所述每个目标图像帧中，同一类型的子像素对应的灰阶的差值不大于第二阈值。

例如，在本公开至少一实施例提供的显示装置中，所述多行多列子像素中的每行包括多个子像素，所述多个子像素包括循环排列的第一类子像素、第二类子像素和第三类子像素；所述每行中的多个子像素与所述多条栅极扫描信号线中的两条栅极扫描信号线连接，并且所述两条栅极扫描信号线分别连接所述多个子像素中的奇数列子像素和偶数列子像素；所述多条数据信号线中的每条数据信号线连接同一类型的两列子像素。

例如，在本公开至少一实施例提供的显示装置中，所述两条栅极扫描信号线包括与对应行中的偶数列子像素和奇数列子像素中的一者连接的第一栅极扫描信号线和与其中另一者连接的第二栅极扫描信号线。

例如，在本公开至少一实施例提供的显示装置中，所述预设类型包括第一类型，其中，所述第一类型的图像的第i行像素的像素数据和第i+1行像素的像素数据分别对应第一灰阶范围和第二灰阶范围，所述第一灰阶范围大于所述第二灰阶范围，其中，i为正整数。

例如，在本公开至少一实施例提供的显示装置中，在所述待显示图像帧为所述第一类型的情况下，所述至少一个目标图像帧包括第一图像帧，其中，所述第一图像帧的所述第i行像素的像素数据和所述第i+1行像素的像素数据均对应所述第一灰阶范围；在所述目标图像帧为所述第一图像帧的情况下，所述部分栅极扫描信号线包括与所述第i行像素的子像素连接的栅极扫描信号。

例如，在本公开至少一实施例提供的显示装置中，所述预设类型包括第二类型，其中，所述第二类型的图像的奇数列像素的像素数据和偶数列像素的像素数据分别对应第三灰阶范围和第四灰阶范围，所述第三灰阶范围和第四灰阶范围不相同。

例如，在本公开至少一实施例提供的显示装置中，在所述待显示的图像帧为所述第二类型的情况下，所述至少一个目标图像帧包括连续的第二图像帧和第三图像帧；其中，所述第二图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中较大的灰阶范围，所述第二图像帧中的所述第二类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中亮度较小的灰阶范围；所述第三图像帧中的所述第二类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中亮度较大的灰阶范围，所述第三图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中亮度较小的灰阶范围。

例如，在本公开至少一实施例提供的显示装置中，在所述目标图像帧为所述第二图像帧的情况下，所述部分栅极扫描信号线包括第一部分栅极扫描信号线；在所述目标图像帧为所述第三图像帧的情况下，所述部分栅极扫描信号线包括第二部分栅极扫描信号线；其中，所述第一部分栅极扫描信号线包括分别与所述多行子像素连接的多条所述第一栅极扫描信号线，所述第二部分栅极扫描信号线包括分别与所述多行子像素连接的多条所述第二栅极扫描信号线。

例如，在本公开至少一实施例提供的显示装置中，所述预设类型包括第三类型，其中，所述第三类型的图像的第一部分像素的像素数据和第二部分像素的像素数据分别对应第五灰阶范围和第六灰阶范围，其中，所述第一部分像素和所述第二部分像素在行方向以及列方向上交替排布，所述第五灰阶范围和第六灰阶范围不相同。

例如，在本公开至少一实施例提供的显示装置中，在所述待显示的图像帧为所述第三类型的情况下，所述至少一个目标图像帧包括连续的第四图像帧和第五图像帧；其中，所述第四图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较大的灰阶范围，所述第四图像帧中的第二类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较小的灰阶范围；所述第五图像帧中的所述第二类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较大的灰阶范围，所述第五图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较 小的灰阶范围。

例如，在本公开至少一实施例提供的显示装置中，在所述目标图像帧为所述第四图像帧的情况下，所述部分栅极扫描信号线包括第三部分栅极扫描信号线；在所述目标图像帧为所述第五图像帧的情况下，所述部分栅极扫描信号线包括第四部分栅极扫描信号线；其中，所述第三部分栅极扫描信号线包括分别与多个奇数行子像素连接的多条所述第一栅极扫描信号线和分别与多个偶数行子像素连接的多条所述第二栅极扫描信号线，所述第四部分栅极扫描信号线包括分别与多个偶数行子像素连接的多条所述第一栅极扫描信号线和分别与多个奇数行子像素连接的多条所述第二栅极扫描信号线。

例如，在本公开至少一实施例提供的显示装置中，所述控制单元包括时序控制器和电平转换单元；其中，所述时序控制器配置为接收所述待显示图像帧的像素数据，以及根据所述待显示图像帧为预设类型的图像，基于所述待显示图像帧的像素数据，生成所述多个初始时钟信号；所述电平转换单元配置为接收来自所述时序控制器的所述初始时钟信号，并响应于接收所述初始时钟信号，执行所述时钟转换操作。

例如，在本公开至少一实施例提供的显示装置中，所述时序控制器配置为根据所述待显示图像帧为预设类型的图像，将所述至少一个目标图像帧对应的像素数据依序传输至所述数据驱动单元；或者，所述时序控制器配置为根据所述待显示图像帧为预设类型的图像，向所述数据驱动单元发送图像转换执行指令，以触发所述数据驱动单元发出对应的数据信号以执行所述图像转换操作。

例如，在本公开至少一实施例提供的显示装置中，所述栅极驱动单元包括多个级联的移位寄存器单元，每个所述移位寄存器单元包括第一电路、控制电路、级联电路和K个输出电路，第一电路连接至所述移位寄存器单元的输入信号端、第一节点和第二节点，所述第一电路被配置为将输入信号端的信号提供至所述第一节点，并在所述第二节点的电位的控制下下拉所述第一节点的电位；控制电路连接至所述第一节点和所述第二节点，所述控制电路被配置为根据所述第一节点的电位来控制所述第二节点的电位；级联电路连接至所述第一节点、所述第二节点以及所述移位寄存器单元的级联输出端和控制时钟信号端，所述级联电路被配置为在所述第一节点的电位的控制下将所述控制时钟信号端的信号提供至所述级联输出端，以及在所述第二节点的 电位的控制下下拉所述级联输出端的电位；K个输出电路分别连接至所述输入信号端、所述第二节点以及所述移位寄存器单元的K个输出时钟信号端、K个分节点和K个输出信号端，其中第k输出电路连接至所述输入信号端、所述第二节点、第k输出信号端和第k分节点，并且被配置为将所述输入信号端的信号输入至所述第k分节点，在第k分节点的电位的控制下将所述第k输出时钟信号端的信号提供至第k输出信号端，以及在所述第二节点的电位的控制下下拉所述第k输出信号端的电位，其中K为大于1的整数，k为整数且1≤k≤K。

例如，在本公开至少一实施例提供的显示装置中，所述第k输出电路包括：输入子电路、输出子电路和第二子电路，输入子电路连接至所述输入信号端和所述第k分节点，并且被配置为将所述输入信号端的信号提供至所述第k分节点；输出子电路连接至所述第k分节点、所述第k输出时钟信号端以及所述第k输出信号端，并且被配置为在所述第k分节点的电位的控制下将所述第k输出时钟信号端的信号提供至所述第k输出信号端；以及，第二子电路连接至所述第二节点，并且被配置为在所述第二节点的电位的控制下，下拉所述第k分节点和所述第k输出信号端的电位。

本公开至少一实施例还提供一种如上述任意实施例的驱动方法，包括：根据待显示图像帧为预设类型的图像，通过控制数据信号以将所述待显示图像帧转换为至少一个目标图像帧，并通过控制时钟信号以获得分别与所述至少一个目标图像帧对应的至少一组时钟信号；针对所述至少一个目标图像帧中的每个目标图像帧，基于所述目标图像帧对应的一组时钟信号，所述栅极驱动单元向所述多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号；以及针对所述每个目标图像帧，所述数据驱动单元基于所述目标图像帧对应的像素数据向所述多个数据信号线输出对应的数据信号，其中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述数据信号的电压变化幅度小于第一阈值。

本公开至少一实施例还提供一种电子设备，包括上述任意实施例的显示装置。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本公开至少一实施例提供的一种显示装置的示意图；

图2为本公开至少一实施例提供的一种显示基板的示意图；

图3为一种栅极扫描信号的驱动时序与数据信号的对应关系的示意图；

图4为一种显示画面对应的栅极扫描信号驱动时序和数据信号的示意图；

图5为另一种显示画面对应的栅极扫描信号驱动时序和数据信号的示意图；

图6为H-1line画面对应的一种栅极扫描信号驱动时序和数据信号的示意图；

图7为本公开至少一实施例提供的一种图像数据转换及栅极扫描信号驱动时序的示意图；

图8为V-1line画面对应的一种栅极扫描信号驱动时序和数据信号的示意图；

图9为本公开至少一实施例提供的针对V-1line画面的一种图像数据转换的示意图；

图10为本公开至少一实施例提供的针对V-1line画面的一种栅极扫描信号的驱动时序的示意图；

图11为1V1H画面对应的一种栅极扫描信号驱动时序和数据信号的示意图；

图12为本公开至少一实施例提供的针对1V1H画面的一种图像数据转换的示意图；

图13为本公开至少一实施例提供的针对1V1H画面的一种栅极扫描信号的驱动时序的示意图；

图14为本公开至少一实施例提供针对V-1line画面的另一种图像转换的示意图；

图15为本公开至少一实施例提供针对H-1line画面的另一种图像转换的示意图；

图16为本公开至少一实施例提供的时序转换的示意图；

图17为本公开至少一实施例提供的另一种时序转换的示意图；

图18为本公开至少一实施例提供的一种移位寄存器单元的示意图；

图19A为本公开至少一实施例提供的一种移位寄存器单元的电路图；

图19B为本公开至少一实施例提供的另一种移位寄存器单元的电路图；

图20为本公开至少一实施例提供一种栅极驱动电路的结构示意图；

图21A为本公开至少一实施例提供的全局扫描模式下栅极驱动电路的信号时序图；

图21B为本公开至少一实施例提供的局部扫描模式下栅极驱动电路的信号时序图；

图22为本公开至少一实施例提供另一种栅极驱动电路的结构示意图；

图23为本公开至少一实施例提供的一种驱动方法的流程图；以及

图24为本公开至少一实施例提供的一种电子设备的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

对于大分辨率的显示装置，像素数量增多，例如8K分辨率的显示装置比4k分辨率的显示装置的数据量大4倍，数据驱动芯片的传输速率也相应增大。尤其对于一些显示装置，数据驱动芯片的数量有所减少(例如减少一 半)，单颗数据驱动芯片的传输速率则进一步增大(例如增加一倍)。芯片的传输速率增加，相应的功耗上升，发热增加，温度升高。在输出重载画面的过程中，数据驱动芯片的数据电压快速跳变，芯片功耗高，且芯片温度可能会接近芯片正常工作温度的极限，烧毁风险高。并且，芯片数据传输速率快，每个数据的时间长度短，面板上数据线的电阻差异导致的传输延迟差异的影响变得更明显，容易导致显示出现竖向条纹问题。

本公开至少一实施例提供一种显示装置，包括显示基板、控制单元、栅极驱动单元和数据驱动单元，显示基板包括阵列排布的多行多列子像素、分别与多行子像素连接的多条栅极扫描信号线，以及分别与多列子像素连接的多条数据信号线；控制单元配置为根据待显示图像帧为预设类型的图像，触发图像转换操作和时钟转换操作，其中，图像转换操作用于通过控制数据信号以将待显示图像帧转换为与预设类型相对应的至少一个目标图像帧，时钟转换操作用于通过控制时钟信号以将多个初始时钟信号转换为分别与至少一个目标图像帧对应的至少一组时钟信号；栅极驱动单元配置为针对至少一个目标图像帧中的每个目标图像帧，基于目标图像帧对应的一组时钟信号，向多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号；数据驱动单元配置为针对每个目标图像帧，基于目标图像帧的像素数据向多个数据信号线输出对应的数据信号；其中，针对每个目标图像帧，在向部分栅极扫描信号线依序移位输出栅极扫描信号期间，数据信号的电压变化幅度小于第一阈值。

本公开至少一实施例还提供一种对应于上述显示装置的驱动方法和包括上述显示装置的电子设备。

本公开的实施例提供的显示装置，在较大程度上延长了数据信号的跳变周期，避免了数据驱动芯片的数据电压快速跳变，从而降低驱动芯片功耗，降低温度。并且，由于避免了数据驱动芯片上电压的快速跳变，数据线上电阻差异的影响减弱，可解决重载画面下显示竖纹问题。

下面结合附图对本公开的实施例及其一些示例进行详细说明。

图1为本公开至少一实施例提供的一种显示装置的示意图。如图1所示，显示装置包括显示基板110、控制单元120、栅极驱动单元130和数据驱动单元140。

图2为本公开至少一实施例提供的一种显示基板的示意图。如图2所示， 显示基板的像素区包括阵列排布的多行多列子像素R、G和B、分别与多行子像素连接的多条栅极扫描信号线Gate，以及分别与多列子像素连接的多条数据信号线Data。例如，多条栅极扫描信号线Gate均沿第一方向延伸，多条数据信号线Data均沿第二方向延伸，第一方向与第二方向交叉，例如，第一方向与第二方向垂直。多条栅极扫描信号线Gate分别与多行子像素连接，以分别为多行子像素提供栅极扫描信号，栅极扫描信号线的数量与子像素的行数可以相同或不同。多条数据信号线Data分别与多列子像素连接，以分别为多列子像素提供数据信号，数据信号线的数量与子像素的列数可以相同或不同。

例如，每个子像素可以包括发光元件和像素电路，像素电路可以包括多个晶体管和至少一个存储电容，这里的存储电容可以包括驱动液晶旋转的液晶存储电容，多个晶体管例如包含驱动晶体管、数据写入晶体管、发光控制晶体管等。栅极扫描信号线和数据信号线可以与像素电路连接，每个子像素的像素电路可以连接至少一条栅极扫描信号线和至少一条数据信号线。例如，栅极扫描信号线可以与晶体管的栅极连接，以驱动晶体管打开或关闭。数据信号线可以与数据写入晶体管的源极或漏极连接，以通过数据写入晶体管将数据信号输入像素电路中，进而使像素电路根据数据信号来控制对应发光元件的亮度，每个子像素的亮度与写入该子像素的数据信号相关。

例如，多行多列子像素包括多种类型的子像素，该多种类型的子像素分别输出多种颜色的光。例如，多行多列子像素中的每行包括多个子像素，多个子像素包括循环排列的第一类子像素、第二类子像素和第三类子像素。

例如，在一些实施例中，第一类子像素、第二类子像素和第三类子像素可以分别是红色子像素(Red，简称R)、绿色子像素(Green，简称G)和蓝色子像素(Blue，简称B)这三种子像素中的一种，可选的，也可以包括白色子像素或者其他颜色的子像素，在此不做限定。红色子像素用于发出红色光，绿色子像素用于发出绿色光，蓝色子像素用于发出蓝色光。如图2所示，本公开实施例以第一类子像素为红色子像素R(在图2中用黑色填充的方框表示)、第二类子像素为绿色子像素G(在图2中用白色填充的方框表示)、以及第三类子像素为蓝色子像素B(在图2中用灰色填充的方框表示)为例，但是本公开不以此为限。例如，在另一些实施例中，第一类子像素可以是蓝色子像素B、第二类子像素为绿色子像素G、第三类子像素为红色子 像素R；或者，第一类子像素可以是绿色子像素G、第二类子像素为红色子像素R、第三类子像素为红色子像素R，等等。

例如，多行多列子像素除了包含红色子像素、绿色子像素和蓝色子像素中的至少一种外，还可以包含其他类型的子像素，例如白色子像素。在一些实施例中，多行多列子像素还可以包括第四类子像素，该第四类子像素例如是白色子像素，用于发出白色光。在另一些实施例中，第一类子像素、第二类子像素和第三类子像素中的一种可以是白色子像素。

例如，在每行中，第一类子像素、第二类子像素和第三类子像素循环排列。以第一类子像素为红色子像素R、第二类子像素为绿色子像素G、以及第三类子像素为蓝色子像素B为例，如图2所示，R/G/B三种子像素在每行中循环排列，形成R、G、B、R、G、B、R...的排列方式。在显示基板包含其他类型的子像素的情况下，可以使第一类子像素、第二类子像素、第三类子像素和其他类型的子像素一起循环排列。例如，在每列中，可以排列相同类型的子像素，例如，第一列为红色子像素R、第二列为绿色子像素G、第三列为蓝色子像素B，等等。

例如，一个像素可以包含至少一个第一类子像素、至少一个第二类子像素和至少一个第三类子像素。在另一些实施例中，一个像素还可以包含至少一个其他类型的子像素，例如白色子像素。本公开实施例以一个第一类子像素、一个第二类子像素和一个第三类子像素组成一个像素为例进行说明，例如一行中每三个子像素可以组成一个像素。

例如，每行中的多个子像素与多条栅极扫描信号线中的两条栅极扫描信号线连接，并且两条栅极扫描信号线分别连接多个子像素中的奇数列子像素和偶数列子像素。

例如，图2中示出了多行子像素中的相邻两行子像素，为了便于描述，将该相邻两行子像素分别称为第i行子像素和第i+1行子像素(i为正整数)，此外，图2还示出了多条栅极扫描信号线中的4条栅极扫描信号线Gate N、Gate N+1、Gate N+2和Gate N+3(N为正整数)。第i行子像素与第N条栅极扫描信号线Gate N和第N+1条栅极扫描信号线Gate N+1连接(N为正整数)，第i+1行子像素与第N+2条栅极扫描信号线Gate N+2和第N+3条栅极扫描信号线Gate N+3连接，以此类推，每行子像素连接两条栅极扫描信号线。以第i行子像素为例，该行中的多个子像素交替位于奇数列和偶数列， 例如，第一个子像素位于奇数列(第一列)、第二个子像素位于偶数列(第二列)、第三个子像素位于奇数列(第三列)、第四个子像素位于偶数列(第四列)，以此类推。栅极扫描信号线Gate N与该行中的偶数列子像素连接，即与该行中的第2个、第4个、第6个、第8个等偶数位子像素连接。栅极扫描信号线Gate N+1与该行中的奇数列子像素连接，即与该行中的第1个、第3个、第5个、第7个等奇数位子像素连接。其他行子像素与栅极扫描信号线的连接关系同理。

例如，与同一行子像素连接的两条栅极扫描信号线包括分别与对应行中的偶数列子像素和奇数列子像素中的一者连接的第一栅极扫描信号线和与其中另一者连接的第二栅极扫描信号线。

例如，为了便于区分，在一些实施例中，对于每行子像素，将连接多个偶数位子像素的栅极扫描信号线称为第一栅极扫描信号线，将连接多个奇数位子像素的栅极扫描信号线称为第二栅极扫描信号线。例如，如图2所示，栅极扫描信号线Gate N与第i行中的偶数列子像素连接，栅极扫描信号线Gate N可以称为一个第一栅极扫描信号线；栅极扫描信号线Gate N+1与第i行中的奇数列子像素连接，栅极扫描信号线Gate N+1可以称为一个第二栅极扫描信号线。同理，栅极扫描信号线Gate N+2可以为一个第一栅极扫描信号线，栅极扫描信号线Gate N+3可以为一个第二栅极扫描信号线。

例如，在另一些实施例中，对于每行子像素，可以将连接多个奇数位子像素的栅极扫描信号线称为第一栅极扫描信号线，将连接多个偶数位子像素的栅极扫描信号线称为第二栅极扫描信号线。在这种情况下，Gate N和Gate N+2为第二栅极扫描信号线，Gate N+1和Gate N+3为第一栅极扫描信号线。

例如，以下以第一栅极扫描信号线连接一行中的偶数位子像素以及第二栅极扫描信号线连接一行中的奇数位子像素为例进行说明。

例如，多条数据信号线中的每条数据信号线(位于边缘的数据线除外)连接同一类型的两列子像素。位于边缘的数据信号线可以连接一列子像素，此外，其余的多条数据信号线中的每条可以连接两列子像素，例如，同一类型的相邻两列子像素可以共用一条数据信号线。

例如，图2示出了多列子像素中的相邻6列子像素，为了便于描述，将该相邻6列子像素称为第j列～第j+5列子像素(j为正整数)，此外，图2还示出了多条数据信号线中的4条数据信号线Data M-1、Data M、Data M+1、 Data M+2(M为大于1的整数)。第j列子像素和第j+3列子像素为相邻的同一类型的子像素R，第M个数据信号线Data M可以与第j列子像素和第j+3列子像素，以分别为第j列子像素和第j+3列子像素提供数据信号。第j+2列子像素和第j+5列子像素为相邻的同一类型的子像素B，第M+1个数据信号线Data M+1可以与第j+2列子像素和第j+5列子像素，以分别为第j+2列子像素和第j+5列子像素提供数据信号。第M-1个数据信号线Data M-1可以与第j+1列子像素连接，在j大于2的情况下，数据信号线Data M-1还可以与第j-2列子像素(与第j+1列子像素同属类型G)连接。第M+2个数据信号线Data M+2可以与第j+4列子像素连接，此外，数据信号线Data M+2还可以与第j+7列子像素(与第j+4列子像素同属类型G)连接。

例如，控制器120可以与SOC(System on Chip)芯片连接，以从SOC芯片接收待显示图像帧的像素数据，根据待显示图像帧的像素数据，向数据驱动单元140发送数据信号并向栅极驱动单元130发送时钟信号。栅极驱动单元130与多条栅极扫描信号线连接，并根据时钟信号向与时钟信号对应的栅极扫描信号线发送栅极扫描信号。数据驱动单元140与多条数据信号线连接，以向多条数据信号线发送相应的数据信号。例如，数据驱动单元芯片可以包括多个数据驱动芯片，数据驱动芯片通过调节数据电压来发出相应的数据信号。

图3为一种栅极扫描信号的驱动时序与数据信号的对应关系的示意图。如图3所示，在时钟信号CLK的作用下，栅极驱动单元控制多条栅极扫描信号线(Gate 1～Gate P，P为大于1的正整数)依次驱动，即依序移位输出栅极扫描信号。在每行子像素仅连接一条栅极扫描信号线的情况下，多条栅极扫描信号线依次驱动可以使多行子像素逐行依次打开。每条栅极扫描信号线的驱动时间为1H(时长1H可以根据需求设置，例如显示分辨率和显示刷新率)，在每个1H的时间内，数据驱动单元向多条数据信号线发出一组数据信号。例如，若栅极扫描信号线Gate 1连接第一行子像素，在与Gate 1对应的1H时长内，Gate 1驱动第一行子像素处于打开状态，数据驱动单元向多条数据信号线发出数据信号D1，以将该组数据信号D1输入第一行子像素中。同理，在栅极扫描信号Gate 2～Gate P分别驱动第2行子像素至第P行子像素打开期间，可以将数据信号D2～Dp分别输入第第2行子像素至第P行子像素中。在栅极驱动单元和数据驱动单元的配合下，显示面板的显示画 面与SOC发送的图像数据一一对应。

例如，对于图2所示每行子像素连接两条栅极扫描信号线的情况，在多条栅极扫描信号线依次驱动的过程中，不仅可以逐行打开多行子像素，而且对于每行子像素，可以依次打开偶数位子像素和奇数位子像素。例如，第一行子像素的偶数位子像素和奇数位子像素分别与栅极扫描信号线Gate1和Gate2连接，在栅极扫描信号线Gate1驱动期间，第一行中的偶数位子像素处于打开状态，一组数据信号D1可以被写入第一行的偶数位子像素中；在栅极扫描信号线Gate2驱动期间，第一行中的奇数位子像素处于打开状态，另一组数据信号D2可以被写入第一行的奇数位子像素中。这一方案中，数据信号可以包括D1～D2p。

例如，每个像素呈现的颜色与其包含的多个子像素的亮度相关。对于显示亮度，可以将亮度划分成多个灰阶(例如64个、128个、256个或1024个等)，每个灰阶对应的数据电压不同，其中，最低灰阶对应的数据电压最小，使得子像素呈现最暗颜色(例如黑色)；最高灰阶对应的数据电压最大，使得子像素呈现最亮颜色(例如白色)。例如，若一个像素包含的多个子像素均为最低灰阶，则该像素呈现黑色；若一个像素包含的多个子像素均为最高灰阶，则该像素呈现白色。需要说明的是，本公开实施例所述的“最高”和“最低”是相对于一定范围而言的。例如，灰阶的数值范围为0～255，最高灰阶可以理解为是该范围中的最大值(即255)，最低灰阶可以理解为是该范围中的最小值(即0)。

图4为一种显示画面对应的栅极扫描信号驱动时序和数据信号的示意图。如图4中的(a)部分所示，例如，该显示画面为纯白色画面，SOC芯片将该纯白色画面发送至控制器120之后，控制器120可以将该画面的像素数据发送至数据驱动芯片。对于纯白色画面，可选的，多行多列子像素均对应最高灰阶，每行子像素对应的数据电压均相同。如图4中(b)部分所示，多条栅极扫描数据线Gate 2～Gate P逐行移位输出栅极扫描信号。由于多行多列子像素对应的数据电压均相同，因此，在多条栅极扫描数据线Gate 2～Gate P逐行驱动过程中，多条数据信号线的数据电压基本不发生变化。同理，若显示画面为其他纯色，例如纯黑，多条数据信号线的数据电压也基本不发生变化，这种情况下功耗较低。但是，在显示画面不是纯色的情况下，在多条栅极扫描数据线Gate 2～Gate P逐行输出信号的过程中，至少部分数 据信号线的数据电压会发生跳变，使得功耗升高。

图5为另一种显示画面对应的栅极扫描信号驱动时序和数据信号的示意图。如图5中的(a)部分所示，例如，该另一种显示画面为竖向亮线画面，例如虚线框内的三列子像素组成的一列像素呈现白色，虚线框外的其他像素呈现黑色。虚线框内的子像素对应最高灰阶，其他子像素对应最低灰阶。对于这种画面，若采用常规的方式进行驱动，如图5中的(b)部分所示，在第一个1H时长内，Gate 1驱动第一行子像素中的偶数位子像素处于打开状态，在虚线框内，子像素G处于打开状态，子像素R和B处于关闭状态，在此期间，通过多条数据信号线向第一行子像素输出数据信号D1，其中，与第一行中位于虚线框内的子像素G连接的数据信号线Data M-1例如输出高电平，以使该子像素G为最高灰阶，其余数据信号线(包括数据信号线Data M和Data M+1)例如输出低电平。在下一个1H时长内，Gate 2驱动第一行子像素中的奇数位子像素处于打开状态，在虚线框内，子像素R和B处于打开状态，子像素G处于关闭状态，在此期间，通过多条数据信号线向第一行子像素输出数据信号D2，其中，与第一行中位于虚线框内的子像素R和B连接的数据信号线Data M和Data M+1例如输出高电平，以使该子像素R和B呈现最高灰阶，其余数据信号线(包括数据信号线Data M-1)例如输出低电平。在再下一个1H时长内，数据信号线Data M-1跳变回高电平，数据信号线Data M和Data M+1跳变回低电平。因此，在这种驱动方式下，数据信号线发生周期性跳变，每经过1H时长数据信号线发生一次跳变，例如在低电平和高电平之间跳变，每个电平维持时间为1H，跳变周期为2H。这种方式下，至少部分数据信号线的电压跳变频率较高，造成功耗较高，以及数据驱动芯片温度高。

例如，对于其他的一些重载画面，若利用常规方式进行驱动，对于每帧画面，全部或部分数据信号线的电压会发生频繁跳变，使得功耗升高以及芯片温度升高，并且，数据驱动芯片上电压的快速跳变，每个数据的传输时间长度短，数据信号线的电阻差异导致的传输延迟差异的影响变得更明显，容易导致显示出现竖向条纹问题。

例如，重载画面为会造成至少部分数据信号线的电压发生频繁跳变的画面，频繁跳变例如可以理解为跳变周期小于4H或小于一帧画面的显示时长。在一些实施例中，重载画面可以包括多列像素交替显示黑色和白色的画面 (简称为V-1line画面)，例如，奇数列像素显示白色以及偶数列像素显示黑色。在另一些实施例中，重载画面还可以包括多行像素交替显示黑色和白色的画面(简称为H-1line画面)，例如，奇数行像素显示白色以及偶数列像素显示黑色。在另一些实施例中，重载画面可以包括棋盘格画面(简称为1V1H画面)，例如，在行方向以及列方向上，像素黑白交替。即显示重载画面时，包括至少相邻行和/或者列显示的画面数据信号灰阶差异较大，例如相邻行和/或列分别显示的灰阶是255灰阶和0灰阶，或者255灰阶和127灰阶，或者127灰阶和0灰阶，等等相差一定灰阶范围的数据信号，可选的，灰阶差异至少大于等于30灰阶，在此不做限定。

本公开实施例的显示装置可以解决上述问题，本公开实施例的显示装置包含的控制单元配置为：根据待显示图像帧为预设类型的图像，触发图像转换操作和时钟转换操作，其中，图像转换操作用于通过控制数据信号以将待显示图像帧转换为与预设类型相对应的至少一个目标图像帧，时钟转换操作用于通过控制时钟信号以将多个初始时钟信号转换为分别与至少一个目标图像帧对应的至少一组时钟信号。

例如，预设类型的图像例如包括上述的V-1line画面、H-1line画面和1V1H画面，此外，还可以包括其他画面，例如使得至少部分数据信号线的电压跳变周期小于一帧画面的显示时长的画面。

例如，触发图像转换操作和时钟转换操作可以包括控制单元执行图像转换操作和时钟转换操作，或者控制单元控制其他单元执行图像转换操作和时钟转换操作。例如，图像转换操作可以将预设类型的图像转换为至少一个目标图像帧，例如该至少一个目标图像帧为连续的图像帧，例如将待显示图像帧转换为连续的两个或三个目标图像帧。例如，在每个目标图像帧中，同一类型的子像素对应的灰阶的差值不大于第二阈值。若整体灰阶范围为0～255，0表示最低灰阶，255表示最高灰阶。第二阈值例如为0～50之间的数值，例如为0或20或30。当第二阈值为0时，同一类型的子像素对应的灰阶相同。当第二阈值为20或30等数值时，可以使得同一类型的子像素对应的灰阶相差很小，本公开对第二阈值的具体数值不做限制，可以根据实际情况而定。例如，在每个目标图像帧中，同一类型的子像素对应的灰阶属于一定的灰阶范围，例如在0～50灰阶范围内，或者在200～255灰阶范围内，使得同一类型的子像素呈现整体偏暗或者偏亮的效果。

例如，在一个目标图像帧中，全部红色子像素R和蓝色子像素B对应的灰阶范围均在235～255范围内、绿色子像素G对应的灰阶范围均为0～20范围内。

例如，通过图像转换操作可以针对每个目标图像帧获得对应的一组时钟信号。例如，上述至少一组时钟信号中的每组时钟信号为多个初始时钟信号的部分信号。例如，初始时钟信号为能够驱动上述多个栅极扫描信号线(例如，Gate 1～Gate P)依序移位输出栅极扫描信号的时钟信号，如图3所示，使得每个栅极扫描信号线均输出栅极扫描信号。通过对时钟信号进行控制，得到与每个目标图像帧对应的一组时钟信号，每组时钟信号例如为初始时钟信号中的部分时钟信号，用于驱动多个栅极扫描信号线(例如，Gate 1～Gate P)中的部分栅极扫描信号线依序移位输出栅极扫描信号。

例如，针对每个目标图像帧，数据驱动单元基于目标图像帧的像素数据向多个数据信号线输出对应的数据信号，并且栅极驱动单元基于对应的一组时钟信号，向多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号。

例如，部分栅极扫描信号线输出栅极扫描信号，使得显示基板中的部分子像素被打开，进而使得每个目标图像帧的部分画面被输出。因此，通过数据驱动单元和栅极驱动单元的协同操作，使得每个目标图像帧中的部分画面被输出，通过视觉暂留现象，至少一个目标图像帧(例如两个目标图像帧)的部分画面在很短的时间内连续输出，在视觉上可以呈现至少一个目标图像帧(例如两个目标图像帧)的部分画面叠加起来的效果，叠加的画面例如对应于待显示图像帧的画面，因此，实现了待显示图像帧的画面输出。并且，对于每个目标图像帧，同一类型的子像素对应的灰阶相同或者在一定的灰阶范围内，因此，在输出每个目标图像帧时，在向部分栅极扫描信号线依序移位输出栅极扫描信号期间，数据信号的电压变化幅度小于第一阈值。例如，在一些实施例中，若每个目标图像帧中同一类型的子像素对应的灰阶相同，则数据信号的电压可以维持不变，即电压变化幅度为0。因此，在每个目标图像帧的输出时长内，数据信号线的电压变化基本不发生变化(不变或变化幅度较小)，数据信号线的电压跳变周期大于一帧画面的显示时长。相比于常规的驱动方式，在较大程度上延长了跳变周期，避免了重载画面下数据驱动芯片的数据电压快速跳变，从而降低驱动芯片功耗，降低温度。并且，由 于避免了数据驱动芯片上电压的快速跳变，数据线上电阻差异的影响减弱，可解决重载画面下显示竖纹问题。

以下将结合V-1line画面、H-1line画面和1V1H画面这三种画面对本公开实施例的显示装置进行进一步解释和说明。

例如，预设类型包括第一类型，其中，第一类型的图像的第i行像素的像素数据和第i+1行像素的像素数据分别对应第一灰阶范围和第二灰阶范围，第一灰阶范围大于第二灰阶范围，其中，i为正整数。

例如，第一类型例如为H-1line类型，H-1line类型的画面除了包括多行像素交替显示黑白的情况之外，还可以包括多行像素交替显示从亮至暗的多种亮度的情况，例如，黑、灰、白三种亮度交替显示。这种类型的画面中至少包括分别对应两种不同灰阶的两行像素，本公开实施例以第i行像素和第i+1行像素来表示，第i行像素对应第一灰阶范围，第一灰阶范围例如是偏亮的灰阶范围，例如为235～255；第i+1行像素对应第二灰阶范围，第二灰阶范围例如是偏暗的灰阶范围，例如为0～20。为了便于描述，以下以黑白交替为例进行说明，第i行像素对应灰阶255，第i+1行像素对应灰阶0，第i行像素例如为任意奇数行像素，第i+1行像素例如为任意偶数行像素。

图6为H-1line画面对应的一种栅极扫描信号驱动时序和数据信号的示意图。如图6中的(a)部分所示，H-1line画面例如为奇数行(即第1、3、5等行)像素显示白色，则奇数行的子像素均为255灰阶；偶数行(即第2、4、6等行)像素显示黑色，则偶数行的子像素均为0灰阶。对于H-1line画面(如图6)，若采用常规方法进行驱动，驱动时序如图6中的(b)部分所示，多个栅极扫描信号线依序移位输出栅极扫描信号，在Gate 1和Gate 2分别输出栅极扫描信号的2H时长内，这里H代表充电一行像素所需要的时间，此参数和分辨率和显示刷新频率相关，多个数据信号线向第一行子像素先后输出两组数据信号D1和D2，由于第一行子像素均对应255灰阶，因此，多个数据信号线的数据信号均为与255灰阶对应的高电平。在Gate 3和Gate 4分别输出栅极扫描信号的2H时长内，多个数据信号线向第二行子像素先后输出两组数据信号D3和D4，由于第二行子像素均对应0灰阶，因此，多个数据信号线的数据信号均跳变为与0灰阶对应的低电平，在下一个2H时长内，多个数据信号线的数据信号跳变回高电平，以此类推。因此，常规驱动方式下，数据信号的跳变周期为4H，跳变频率较高，数据驱动芯片的功 耗和温度较高。本公开实施例的显示装置可以解决这一问题，以下为根据本公开实施例的显示装置对图6中(a)部分所示的H-1line画面的处理方式。

例如，在本公开实施例中，在待显示图像帧为第一类型的情况下，至少一个目标图像帧包括第一图像帧，其中，第一图像帧的第i行像素的像素数据和第i+1行像素的像素数据均对应第一灰阶范围。在目标图像帧为第一图像帧的情况下，部分栅极扫描信号线包括与第i行像素的子像素连接的栅极扫描信号。

例如，第一类型为奇数行像素和偶数行像素交替为第一灰阶范围和第二灰阶范围的图像。上述第一图像帧的全部子像素的像素数据对应第一灰阶范围和第二灰阶范围中亮度较大的灰阶范围。在目标图像帧为第一图像帧的情况下，部分栅极扫描信号线包括与多行子像素中的奇数行子像素连接的栅极扫描信号，或者包括与多行子像素中的偶数行子像素连接的栅极扫描信号线。

图7为本公开至少一实施例提供的一种图像数据转换及栅极扫描信号驱动时序的示意图。如图7(a)部分所示，例如，H-1line图像帧中的奇数行子像素均为255灰阶，偶数行子像素均为0灰阶。可以将H-1line图像帧转换为图7中(b)部分所示的第一图像帧，在第一图像帧中，全部子像素例如均为255灰阶和0灰阶中亮度较高的255灰阶，进而在输出第一图像帧期间，数据信号线始终维持为高电平，需要说明的是，也可以是部分行的子像素均显示较高的255灰阶，也可以降低部分功耗，在此不限定。第一图像帧对应的一组时钟信号参见图7中的(c)部分，奇数行子像素所连接的栅极扫描信号线对应的时钟信号打开(输出驱动信号)，而偶数行子像素所连接的栅极扫描信号线对应的时钟信号关闭(无驱动信号)。例如，与第1行子像素连接的栅极扫描信号线Gate 1和Gate 2、与第3行子像素连接的栅极扫描信号线Gate 5和Gate 6、与第5行子像素连接的栅极扫描信号线Gate 9和Gate 10等栅极扫描信号线所对应的是时钟信号打开，以使栅极驱动单元能够根据这组时钟信号产生对应的栅极驱动信号，使Gate 1、Gate 2、Gate 5、Gate 6、Gate 9和Gate 10等栅极扫描信号依序移位输出栅极扫描信号，其余栅极扫描信号不输出栅极扫描信号。基于这一方式，可以使数据信号线传输的高电平写入奇数行子像素中，使得奇数行子像素均为最高亮度，进而奇数行子像素所组成的像素呈现白色，偶数行子像素由于栅线关闭而无数据信号 的写入，因此偶数行子像素所组成的像素呈现黑色，实现(a)部分所示H-1line图像帧的输出，即实现数据信号跳变频率降低或者数据信号不跳变下降低输入功耗；继续参考图7(c)，需要说明的是，目前图中示意了栅极扫描信号依次打开，例如Gate1的有效电平和Gate2的有效电平不交叠，可选的，对于打开的栅极扫描信号，相邻栅极扫描信号的有效电平也可以部分交叠，交叠的部分作为Gate2行的预充电阶段，当然其他附图的时序图部分，也可以包括相邻的栅极扫描信号再有效电平阶段存在交叠，在此不限定。

通过本公开实施例的显示装置，在输出第一类型图像帧期间，数据驱动芯片输出的数据电压均保持不变，因此，相对于常规方式，本公开实施例的显示装置在正常输出第一类型图像帧的基础上，使得数据信号线的跳变周期大幅度延长，功耗大幅度降低。

例如，本公开实施例通过时序控制器(TCON)对待显示画面进行预分析，侦测到待显示画面为H-1line画面，则由TCON对驱动方式进行调整，可选的，例如时序控制器重包括存储模块和比较模块，当存储模块预先存储了H1line画面，当SOC传输来的画面通过比较模块，判断SOC传输的画面和存储的画面一致，则由TCON对驱动方式进行调整。TCON将H-1line画面替换为全白画面，同时TCON仅生成1、2、5、6、9、10……行对应的CLK开启波形，保持3、4、7、8、11、12……行对应的CLK关闭，即两行打开两行关闭的交替方式。采用该驱动方式，在显示H-1line画面时，数据驱动芯片输出的数据电压均保持不变，因此功耗低。

例如，预设类型包括第二类型，其中，第二类型的图像的奇数列像素的像素数据和偶数列像素的像素数据分别对应第三灰阶范围和第四灰阶范围，第三灰阶范围和第四灰阶范围不相同。

例如，第二类型例如为V-1line类型，V-1line类型的画面除了包括多列像素交替显示黑白的情况之外，还可以包括多列像素交替显示从亮至暗的多种亮度的情况，例如，黑、灰、白三种亮度交替显示。为了便于描述，以下以黑白交替为例进行说明，例如，奇数列像素对应第三灰阶范围，第三灰阶范围例如是偏亮的灰阶范围，例如为235～255。偶数列像素对应第四灰阶范围，第四灰阶范围例如是偏暗的灰阶范围，例如为0～20。本公开实施例以奇数列像素为呈白色(对应255灰阶)，以及偶数列像素呈黑色(对应0灰阶)为例进行说明。

图8为V-1line画面对应的一种栅极扫描信号驱动时序和数据信号的示意图。如图8中的(a)部分所示，V-1line画面例如为奇数列像素显示白色，偶数列像素显示白色。一列像素对应三列子像素，例如，第1至3列子像素组成第一列像素，第4至6列子像素组成第二列像素。因此，如图中虚线框中的第1至3列子像素、第7至9列子像素等奇数列像素所包含的子像素均为255灰阶，其余子像素为0灰阶。

对于该V-1line画面，若采用常规方法进行驱动，驱动时序如图8中的(b)部分所示，多个栅极扫描信号线依序移位输出栅极扫描信号，在第一个1H时长内，Gate 1驱动第一行子像素中的偶数位子像素处于打开状态，在虚线框内，子像素G处于打开状态，子像素R和B处于关闭状态，在此期间，通过多条数据信号线向第一行子像素输出数据信号D1，其中，与第一行中位于虚线框内的子像素G连接的数据信号线输出高电平，以使该子像素G呈现最高灰阶，其余数据信号线输出低电平。在下一个1H时长内，Gate 2驱动第一行子像素中的奇数位子像素处于打开状态，在虚线框内，子像素R和B处于打开状态，子像素G处于关闭状态，在此期间，通过多条数据信号线向第一行子像素输出数据信号D2，其中，与第一行中位于虚线框内的子像素R和B连接的数据信号线输出高电平，以使子像素R和B呈现最高灰阶，其余数据信号线输出低电平。在再下一个1H时长内，数据信号线跳变回第一个1H时长所对应的电压。因此，常规驱动方式下，数据信号线发生频繁地周期性跳变，每经过1H时长数据信号线发生一次跳变，跳变周期为2H，跳变频率较高，数据驱动芯片的功耗和温度较高。本公开实施例的显示装置可以解决这一问题，以下描述根据本公开实施例的显示装置对V-1line画面的处理方式。

例如，在待显示的图像帧为第二类型的情况下，至少一个目标图像帧包括连续的第二图像帧和第三图像帧。其中，第二图像帧中的第一类子像素和第三类子像素的像素数据对应第三灰阶范围和第四灰阶范围中较大的灰阶范围，第二图像帧中的第二类子像素的像素数据对应第三灰阶范围和第四灰阶范围中亮度较小的灰阶范围。第三图像帧中的第二类子像素的像素数据对应第三灰阶范围和第四灰阶范围中亮度较大的灰阶范围，第三图像帧中的第一类子像素和第三类子像素的像素数据对应第三灰阶范围和第四灰阶范围中亮度较小的灰阶范围。

图9为本公开至少一实施例提供的针对V-1line画面的一种图像数据转换的示意图。如图9(a)部分所示，例如，V-1line图像帧中包括的至少部分奇数列子像素均为0灰阶，包括的至少部分偶数列子像素均为255灰阶。可以将V-1line图像帧转换为图9中(b)部分和(c)部分分别示出的第二图像帧和第三图像帧，第二图像帧和第三图像帧为连续的帧。在第二图像帧中，全部R子像素和B子像素例如均为较亮的255灰阶，全部G子像素例如均为较暗的0灰阶，进而在输出第二图像帧期间，R子像素和B子像素所连接的数据信号线始终维持为高电平，G子像素所连接的数据信号线始终维持为低电平。在第三图像帧中，全部G子像素为255灰阶，全部R子像素和B子像素例如均为0灰阶，进而在输出第三图像帧期间，R子像素和B子像素所连接的数据信号线始终维持为低电平，G子像素所连接的数据信号线始终维持为高电平。

例如，在目标图像帧为第二图像帧的情况下，发出栅极扫描信号的部分栅极扫描信号线包括第一部分栅极扫描信号线；在目标图像帧为第三图像帧的情况下，发出栅极扫描信号的部分栅极扫描信号线包括第二部分栅极扫描信号线。其中，第一部分栅极扫描信号线包括分别与多行子像素连接的多条第一栅极扫描信号线，第二部分栅极扫描信号线包括分别与多行子像素连接的多条第二栅极扫描信号线。

图10为本公开至少一实施例提供的针对V-1line画面的一种栅极扫描信号的驱动时序的示意图。例如，图9中(b)部分所示第二图像帧对应的一组时钟信号参见图10中的(a)部分。若第一栅极扫描信号线为与各行中的偶数位子像素连接的栅极扫描信号线，如图9所示，则第一栅极扫描信号线为第1、3、5、7等奇数行栅极扫描信号线。若第二栅极扫描信号线为与各行中的奇数位子像素连接的栅极扫描信号线，如图9所示，则第二栅极扫描信号线为第2、4、6、8等偶数行栅极扫描信号线。因此，针对第二图像帧，可以将各个奇数行栅极扫描信号线对应的时钟信号打开，将各个偶数行栅极扫描信号线对应的时钟信号关闭，使栅极驱动单元能够根据这组时钟信号产生对应的栅极驱动信号，使Gate 1、Gate 3、Gate 5、Gate 7、Gate 9等栅极扫描信号依序移位输出栅极扫描信号，其余栅极扫描信号不输出栅极扫描信号。基于这一方式，可以打开偶数列的子像素，使得在数据信号线输出数据信号的过程中，图9中(b)部分所示的第二图像帧中的偶数列的R子像素 和B子像素被写入数据信号，奇数列的R子像素和B子像素没有数据信号写入，因而，使得图9中(b)部分所示的第二图像帧中的部分R子像素和B子像素呈现较高的亮度，得到图10中的(b)部分所示的画面(虚线框内的子像素呈现255灰阶，其余子像素呈现0灰阶)。

例如，图9中(c)部分所示第三图像帧对应的一组时钟信号参见图10中的(c)部分。针对第三图像帧，可以将各个奇数行栅极扫描信号线对应的时钟信号关闭，将各个偶数行栅极扫描信号线对应的时钟信号打开，使栅极驱动单元能够根据这组时钟信号产生对应的栅极驱动信号，使Gate 2、Gate 4、Gate 6、Gate 8等栅极扫描信号依序移位输出栅极扫描信号，其余奇数行栅极扫描信号不输出栅极扫描信号。第三图像帧中各个栅极扫描信号线的开闭状态与第二图像帧相反。基于这一方式，可以打开奇数列的子像素，使得在数据信号线输出数据信号的过程中，图9中(c)部分所示的第三图像帧中的偶数列的G子像素没有数据信号写入，奇数列的G子像素被写入数据信号，因而，使得图9中(c)部分所示的第三图像帧中的部分G子像素呈现较高的亮度，得到图10中的(d)部分所示的画面(虚线框内的子像素呈现255灰阶，其余子像素呈现0灰阶)。

例如，图10中(b)部分所示的画面和(d)部分所示的画面在短时间内连续输出，根据人眼的视觉暂留现象，在视觉上可以呈现这两个画面叠加的效果，叠加的画面如图10中的(e)部分所示，该(e)部分的画面与图9中的(a)部分所示的V-1line画面一致，因此，实现了待显示图像帧的画面输出。并且，对于每个目标图像帧，同一类型的子像素对应的灰阶相同或者在一定的灰阶范围内，因此，在输出每个目标图像帧时，在向部分栅极扫描信号线依序移位输出栅极扫描信号期间，数据信号的电压变化基本维持不变。

通过本公开实施例的显示装置，在输出第二类型图像帧期间，在一帧画面的输出时长内，数据驱动芯片输出的数据电压基本保持不变，即数据信号线的电压跳变周期大于一帧画面的显示时长。因此，相对于常规方式，本公开实施例的显示装置在正常输出第二类型图像帧的基础上，使得数据信号线的跳变周期大幅度延长，功耗大幅度降低，可以降低芯片温度及避免显示竖纹问题。

例如，本公开实施例通过TCON(时序控制器)对待显示画面进行预分 析，侦测到待显示画面为V-1line画面，则由TCON对驱动方式进行调整。TCON将V-1line画面帧分成连续两帧显示，其中奇数帧显示R和B的混色即紫色，偶数帧显示单色G即绿色。同时对于奇数帧TCON仅生成奇数行对应的CLK开启波形，偶数行CLK保持关闭状态，数据驱动芯片输出R和B混色数据；对于偶数帧，TCON仅生成偶数行对应的CLK开启波形，奇数行CLK保持关闭状态，数据驱动芯片输出单色G数据。对应CLK关闭的像素，不会写入数据电压，保持暗态，对应CLK开启的像素，则写入数据，显示亮态。采用该驱动方式，每帧显示时，数据驱动芯片输出的数据电压均保持不变，因此功耗低，可以降低芯片温度及避免显示竖纹问题。并且，由于两帧画面快速交替显示，利用人眼的视觉暂留现象，人眼观察到的是两帧的叠加效果，即V-1line画面，显示效果正常。

例如，预设类型包括第三类型，其中，第三类型的图像的第一部分像素的像素数据和第二部分像素的像素数据分别对应第五灰阶范围和第六灰阶范围，其中，第一部分像素和第二部分像素在行方向以及列方向上交替排布，第五灰阶范围和第六灰阶范围不相同。

例如，第三类型例如为1V1H类型，例如，奇数行像素中，位于奇数位的像素(即第1、3、5、7等位置的像素)为255灰阶(呈白色)以及位于偶数位的像素(即第2、4、6、8等位置的子像素)为0灰阶(呈黑色)；偶数行像素中，位于偶数位的像素为255灰阶(呈白色)以及位于奇数位的像素为0灰阶(呈黑色)，使得在行方向上白黑像素交替排列，并且在列方向上白黑像素也交替排列，呈现棋盘格画面。本公开实施例以上述1V1H画面作为示例进行描述，但是本公开不限于此，例如，在其他的一些实施例中，也可以使奇数像素行中位于奇数位的像素为0灰阶以及位于偶数位的像素为255灰阶，偶数像素行中位于奇数位的像素为255灰阶以及位于偶数位的像素为0灰阶。

例如，第五灰阶范围例如是偏亮的灰阶范围，例如为235～255。第六灰阶范围例如是偏暗的灰阶范围，例如为0～20。本公开实施例以第五灰阶范围为255灰阶，以及第六灰阶范围为0灰阶为例进行说明。

图11为1V1H画面对应的一种栅极扫描信号驱动时序和数据信号的示意图。如图11中的(a)部分所示，第一行像素中，第1个、第3个、第5个等奇数位的像素为255灰阶，其中每个像素包含的三个子像素均为最高亮 度，第2个、第4个、第6个等偶数位的像素为0灰阶，其中每个像素包含的三个子像素均为最暗亮度。若一行中的每三个相邻子像素为一组，第二行中的子像素组的亮暗程度与第一行相反，第三行中的子像素组的亮暗程度与第二行相反(即与第一行相同)，以此类推。图11中的(a)部分的虚线框中的子像素均为最高亮度(对应255灰阶)，虚线框外的子像素均为最低亮度(对应0灰阶)。

对于该1V1H画面，若采用常规方法进行驱动，驱动时序如图11中的(b)部分所示，数据信号线发生频繁地周期性跳变，每经过2H时长数据信号线发生一次跳变，跳变周期为4H，跳变频率较高，数据驱动芯片的功耗和温度较高。本公开实施例的显示装置可以解决这一问题，以下描述根据本公开实施例的显示装置对1V1H画面的处理方式。

例如，在待显示的图像帧为第三类型的情况下，至少一个目标图像帧包括连续的第四图像帧和第五图像帧。其中，第四图像帧中的第一类子像素和第三类子像素的像素数据对应第五灰阶范围和第六灰阶范围中亮度较大的灰阶范围，第四图像帧中的第二类子像素的像素数据对应第五灰阶范围和第六灰阶范围中亮度较小的灰阶范围。第五图像帧中的第二类子像素的像素数据对应第五灰阶范围和第六灰阶范围中亮度较大的灰阶范围，第五图像帧中的第一类子像素和第三类子像素的像素数据对应第五灰阶范围和第六灰阶范围中亮度较小的灰阶范围。

图12为本公开至少一实施例提供的针对1V1H画面的一种图像数据转换的示意图。例如，可以将图12(a)部分所示的1V1H图像帧转换为图12中(b)部分和(c)部分分别示出的第四图像帧和第五图像帧，第四图像帧和第五图像帧为连续的帧。在第四图像帧中，全部G子像素为255灰阶，全部R子像素和B子像素例如均为0灰阶，进而在输出第四图像帧期间，R子像素和B子像素所连接的数据信号线始终维持为低电平，G子像素所连接的数据信号线始终维持为高电平。在第五图像帧中，全部R子像素和B子像素例如均为较亮的255灰阶，全部G子像素例如均为较暗的0灰阶，进而在输出第五图像帧期间，R子像素和B子像素所连接的数据信号线始终维持为高电平，G子像素所连接的数据信号线始终维持为低电平。

例如，在目标图像帧为第四图像帧的情况下，部分栅极扫描信号线包括第三部分栅极扫描信号线。在目标图像帧为第五图像帧的情况下，部分栅极 扫描信号线包括第四部分栅极扫描信号线。其中，第三部分栅极扫描信号线包括分别与多个奇数行子像素连接的多条第一栅极扫描信号线和分别与多个偶数行子像素连接的多条第二栅极扫描信号线，第四部分栅极扫描信号线包括分别与多个偶数行子像素连接的多条第一栅极扫描信号线和分别与多个奇数行子像素连接的多条第二栅极扫描信号线。

图13为本公开至少一实施例提供的针对1V1H画面的一种栅极扫描信号的驱动时序的示意图。例如，图12中(b)部分所示第四图像帧对应的一组时钟信号参见图13中的(a)部分。若第一栅极扫描信号线为与各行中的偶数位子像素连接的栅极扫描信号线，如图12所示，则第一栅极扫描信号线为第1、3、5、7等奇数行栅极扫描信号线。若第二栅极扫描信号线为与各行中的奇数位子像素连接的栅极扫描信号线，如图12所示，则第二栅极扫描信号线为第2、4、6、8等偶数行栅极扫描信号线。因此，针对第四图像帧，可以将多个奇数行子像素(第1行、第3行、第5行等子像素行)连接的多条第一栅极扫描信号线(Gate 1、Gate 5、Gate 9等)和分别与多个偶数行子像素(第2行、第4行、第6行等子像素行)连接的多条第二栅极扫描信号线(Gate 4、Gate 8、Gate 12等)对应的时钟信号打开，将其余时钟信号关闭，使栅极驱动单元能够根据这组时钟信号产生对应的栅极驱动信号，使Gate 1、Gate 4、Gate 5、Gate 8、Gate 9、Gate 12等栅极扫描信号依序移位输出栅极扫描信号，其余栅极扫描信号不输出栅极扫描信号。基于这一方式，可以使第四图像帧中的部分G子像素呈现最高亮度，输出图13中的(b)部分所示的画面(虚线框内的子像素呈现255灰阶，其余子像素呈现0灰阶)。

例如，图12中(c)部分所示第五图像帧对应的一组时钟信号参见图13中的(c)部分。针对第五图像帧，可以将多个偶数行子像素连接的多条第一栅极扫描信号线(Gate 3、Gate 7、Gate 11等)和分别与多个偶数行子像素连接的多条第二栅极扫描信号线(Gate 2、Gate 6、Gate 10等)对应的时钟信号打开，将其余时钟信号关闭，使栅极驱动单元能够根据这组时钟信号产生对应的栅极驱动信号，使Gate 2、Gate 3、Gate 6、Gate 7、Gate 10、Gate 11等栅极扫描信号依序移位输出栅极扫描信号，其余栅极扫描信号不输出栅极扫描信号。第五图像帧中各个栅极扫描信号线的开闭状态与第四图像帧相反。基于这一方式，可以使第五图像帧中的部分R子像素和部分B子像素 呈现最高亮度，输出图13中的(d)部分所示的画面(虚线框内的子像素呈现255灰阶，其余子像素呈现0灰阶)。

例如，图13中(b)部分所示的画面和(d)部分所示的画面在短时间内连续输出，根据人眼的视觉暂留现象，在视觉上可以呈现这两帧画面叠加的效果，叠加的画面如图13中的(e)部分所示，该(e)部分的画面与图12中的(a)部分所示的1V1H画面一致，因此，实现了待显示图像帧的画面输出。并且，对于每个目标图像帧，同一类型的子像素对应的灰阶相同或者在一定的灰阶范围内，因此，在输出每个目标图像帧时，在向部分栅极扫描信号线依序移位输出栅极扫描信号期间，数据信号的电压变化基本维持不变。

通过本公开实施例的显示装置，在输出第三类型图像帧期间，在一帧画面的输出时长内，数据驱动芯片输出的数据电压基本保持不变，即数据信号线的电压跳变周期大于一帧画面的显示时长。因此，相对于常规方式，本公开实施例的显示装置在正常输出第三类型图像帧的基础上，使得数据信号线的跳变周期大幅度延长，功耗大幅度降低，可以降低芯片温度及避免显示竖纹问题。

例如，本公开实施例通过TCON(时序控制器)对待显示画面进行预分析，侦测到待显示画面为1V1H画面，则由TCON对驱动方式进行调整。TCON将1V1H画面帧分成连续两帧显示，其中奇数帧显示单色G即绿色，偶数帧显示R和B的混色即紫色。同时对于奇数帧TCON仅生成1、4、5、8、9、12……行对应的CLK开启波形，2、3、6、7、10、11……行CLK保持关闭状态，数据驱动芯片输出R和B混色数据；对于偶数帧，TCON仅生成2、3、6、7、10、11行对应的CLK开启波形，1、4、5、8、9、12……行CLK保持关闭状态，数据驱动芯片输出单色G数据。对应CLK关闭的像素，不会写入数据电压，保持暗态；对应CLK开启的像素，则写入数据，显示亮态。两帧画面快速交替显示，利用人眼的视觉暂留现象，人眼观察到的是两帧叠加的正常1V1H画面。同样的采用该驱动方式，每帧显示时，数据驱动芯片输出的数据电压均保持不变，因此功耗低，可以降低芯片温度及避免显示竖纹问题。

例如，时序控制器配置为根据待显示图像帧为预设类型的图像，将至少一个目标图像帧对应的像素数据依序传输至数据驱动单元。例如，可以由时 序控制器执行图像转换操作，将转换得到的目标图像帧的像素数据发送至数据驱动单元。例如，图7中由(a)部分画面转换为(b)部分画面的操作可以由时序控制器执行，图9中由(a)部分画面转换为(b)部分和(c)部分画面的操作可以由时序控制器执行，图12中由(a)部分画面转换为(b)部分和(c)部分画面的操作可以由时序控制器执行。

例如，在另一些实施例中，也可以由时序控制器控制其他单元执行图像转换操作，例如控制数据驱动单元执行图像转换操作。时序控制器可以配置为根据待显示图像帧为预设类型的图像，向数据驱动单元发送图像转换执行指令，以触发数据驱动单元发出对应的数据信号以执行图像转换操作。

图14为本公开至少一实施例提供针对V-1line画面的另一种图像转换的示意图。如图14所示，例如，可以保持TCON输出至数据驱动单元的画面数据仍为V-1line画面(如图14的(a)部分所示)，通过调整数据驱动芯片的输出控制信号(TP信号)来实现画面转换，TP信号用于控制数据驱动单元输出至多条数据信号线的信号。例如，可以通过控制TP信号来使数据驱动单元输出的画面数据转换为奇数帧为R/B混色，偶数帧为单色G。如图14所示。在TP信号为高电平时，数据驱动芯片将TP信号对应的数据输出至像素区数据线，在TP信号为低电平时，输出数据一直保持不变。在输出奇数帧(例如第二图像帧)时，控制TP信号的高电平对应R/B数据的高电平，从而输出(b)部分所示的第二图像帧；在输出偶数帧(例如第三图像帧)时，控制TP信号的高电平对应G数据的高电平，从而输出(c)部分所示的第三图像帧。TP信号周期为2H，从而实现数据驱动芯片输出目标图像帧，需要说明的是，附图14中示意了TP信号是高电平时候触发输出数据信号，当然也可以是TP信号是低电平时触发输出数据信号，即TP信号发生跳变均可作为触发输出数据信号，其他实施例也可如此，在此不限定。

图15为本公开至少一实施例提供针对H-1line画面的另一种图像转换的示意图。如图15所示，同样地，可以保持TCON输出至数据驱动单元的画面数据仍为H-1line画面(如图15的(a)部分所示)，通过调整数据驱动芯片的输出控制信号(TP信号)来实现画面转换。例如，图15的(c)部分所示，将TP信号地高电平对应R/G/B均为高电平，TP的周期为4H，可以实现数据驱动单元输出的数据为全白画面(如图15的(b)部分所示)。

例如，数据驱动单元对1V1H画面的转换可以参见图14及其相关描述。

例如，通过控制数据驱动单元的输出信号来实现图像数据的转换，可以提高图像转换的效率，并且减轻时序控制器的计算量。

图16为本公开至少一实施例提供的时序转换的示意图。如图16所示，

例如，控制单元包括时序控制器121和电平转换单元(图中用Level Shifter表示)122，其中，时序控制器121配置为接收待显示图像帧的像素数据，以及根据待显示图像帧为预设类型的图像，基于待显示图像帧的像素数据，生成多个初始时钟信号201；电平转换单元配置为接收来自时序控制器的初始时钟信号，并响应于接收初始时钟信号，执行时钟转换操作，得到至少一组时钟信号202。图16中的驱动单元包括栅极驱动单元和数据驱动单元。

例如，本公开实施例可以通过level shifter来实现时钟转换操作。TCON(时序控制器)正常输出所有的CLK(时钟)信号，传递给level shifter进行电压调制，可以由TCON发送信号通知level shifter需要保持关闭的CLK(例如告知level shifter将偶数行的CLK关闭)，然后level shifter对正常开启的CLK进行电压调制，对于需要关闭的CLK则全部拉低至低电平。通过将时钟转换操作由不同于时序控制器的电平转换单元执行，可以提高时钟转换的效率，并且减轻时序控制器的计算量。

图17为本公开至少一实施例提供的另一种时序转换的示意图。如图17所示，在一些实施例中，时钟转换操作也可以在TCON内执行，TCON直接输出调整后的时钟信号。

例如，栅极驱动单元包括多个级联的移位寄存器单元，图18为本公开至少一实施例提供的一种移位寄存器单元的示意图，如图18所示，每个移位寄存器单元包括上拉电路10(即第一电路)、控制电路20、级联电路30和N个输出电路40。

上拉电路10连接至移位寄存器单元的输入信号端INPUT、总上拉节点(即第一节点)PU和下拉节点(即第二节点)PD，上拉电路10被配置为将输入信号端INPUT的信号提供至总上拉节点PU，并在下拉节点PD的电位的控制下下拉总上拉节点PU的电位。

控制电路20连接至总上拉节点PU和下拉节点PD，控制电路20被配置为根据总上拉节点PU的电位来控制下拉节点PD的电位。

级联电路30连接至总上拉节点PU、下拉节点PD以及移位寄存器单元 的级联输出端OUT_C和控制时钟信号端CLK_C，级联电路30被配置为在总上拉节点PU的电位的控制下，将控制时钟信号端CLK_C的信号提供至级联输出端OUT_C，以及在下拉节点PD的电位的控制下下拉级联输出端OUT_C的电位。

K个输出电路40分别连接至输入信号端INPUT、下拉节点PD，以及所述移位寄存器单元的K个输出时钟信号端(例如，CLK_1至CLK_K)、K个分上拉节点(即K个分节点，例如，PU_1至PU_K)和K个输出信号端(例如，OUT_1至OUT_K)。第k输出电路40连接至输入信号端INPUT、下拉节点PD、第k输出信号端OUT_n和第k分上拉节点PU_k，并且被配置为将输入信号端INPUT的信号输入至第k分上拉节点PU_k，在第k分上拉节点PU_k的电位的控制下将第k输出时钟信号端CLK_k的信号提供至第k输出信号端OUT_k，以及在下拉节点PD的电位的控制下下拉第k输出信号端OUT_k的电位。这里，K为大于1的整数，k为整数且1≤k≤K。在一些实施例中，2≤K≤8，例如，K可以为2、3、4、5或6。

本公开的实施例通过在移位寄存器单元中采用K个输出电路共用一个控制电路的结构，使得移位寄存器单元够代替传统的多个移位寄存器单元来独立产生多个输出信号，相比于传统的多个移位寄存器单元的组合来说，具备更简单的电路结构。例如，在上述移位寄存器单元中，K个输出电路共用一个控制电路，即，通过同一个下拉节点PD的电位控制。每个输出电路包含各自的分上拉节点，能够彼此独立地产生输出。

图19A为本公开至少一实施例提供的一种移位寄存器单元的电路图。

如图19A所示，移位寄存器单元包括上拉电路10、控制电路20、级联电路30和K个输出电路。在本公开实施例中，K大于等于2，即每个移位寄存器单元可以设置两个或两个以上的输出电路，在图19A所示的示例中，以移位寄存器单元包括两个输出电路为例进行说明，但是本公开不限于此，输出电路的数量可以根据需求而定，例如可以设置4个或更多个。

如图19A所示，K个输出电路包括第一输出电路40_1和第二输出电路40_2(下文统称输出电路40)。第一输出电路40_1和第二输出电路40_2共用一个控制电路20。在这种情况下，移位寄存器单元可以包括第一输出时钟信号端CLK_1和第二输出时钟信号端CLK_2、第一输出信号端OUT_1和第二输出信号端OUT_2、第一上拉节点PU_1和第二上拉节点PU_2。

参见图19A，每个输出电路40包括输入子电路401、输出子电路402和下拉子电路403。下面以其中任一个输出子电路40(即第k输出子电路40，k＝1或2)为例来说明输出子电路的结构。

输入子电路401连接至输入信号端INPUT和第k分上拉节点PU_k，并且被配置为将输入信号端INPUT的信号提供至第k分上拉节点PU_k。

输出子电路402连接至第k分上拉节点PU_k、第k输出时钟信号端CLK_k，以及第k输出信号端OUT_k，并且被配置为在第k分上拉节点PU_k的电位的控制下，将第k输出时钟信号端CLK_k的信号提供至第k输出信号端OUT_k。

下拉子电路(即第二子电路)403连接至下拉节点PD，并且被配置为在下拉节点PD的电位的控制下，下拉第k分上拉节点PU_k和第k输出信号端OUT_k的电位。

如图19A所示，在第一输出电路40_1中，输入子电路401可以包括第一晶体管M1。第一晶体管M1的栅极和第一晶体管M1的第一极连接至输入信号端INPUT，第一晶体管M1的第二极连接至第一分上拉节点PU_1。

在第一输出电路40_1中，输出子电路402可以包括第二晶体管M2和第一电容C1。第二晶体管M2的栅极连接至第一分上拉节点PU_1，第二晶体管M2的第一极连接至第一输出时钟信号端CLK_1，第二晶体管M2的第二极连接至第一输出信号端OUT_1。第一电容C1的第一端连接至第一分上拉节点PU_1，第一电容C1的第二端连接至第一输出信号端OUT_1。

在第一输出电路40_1中，下拉子电路403可以包括第三晶体管M3和第四晶体管M4。第三晶体管M3的栅极连接至下拉节点PD，第三晶体管M3的第一极连接至移位寄存器单元的参考信号端(例如第一参考信号端LVGL)，第三晶体管M3的第二极连接至第一分上拉节点PU_1。第四晶体管M4的栅极连接至下拉节点PD，第四晶体管M4的第一极连接至移位寄存器单元的参考信号端(例如第二参考信号端VGL)，第四晶体管M4的第二极连接至第一输出信号端OUT_1。

第二输出电路40_2具有与第二输出电路40_1类似的结构，区别在于其连接第二分上拉节点PU_2、第二输出时钟信号端CLK_2和第二输出信号端OUT_2。如图19A所示，在第二输出电路40_2中，第一晶体管M1的栅极和第一晶体管M1的第一极连接至输入信号端INPUT，第一晶体管M1的第 二极连接至第二分上拉节点PU_2。第二晶体管M2的栅极连接至第二分上拉节点PU_2，第二晶体管M2的第一极连接至第二输出时钟信号端CLK_2，第二晶体管M2的第二极连接至第二输出信号端OUT_2。第一电容C1的第一端连接至第二分上拉节点PU_2，第一电容C1的第二端连接至第二输出信号端OUT_2。第三晶体管M3的栅极连接至下拉节点PD，第三晶体管M3的第一极连接至第一参考信号端LVGL，第三晶体管M3的第二极连接至第二分上拉节点PU_2。第四晶体管M4的栅极连接至下拉节点PD，第四晶体管M4的第一极连接至第二参考信号端VGL，第四晶体管M4的第二极连接至第二输出信号端OUT_2，可选的，第一参考信号端LVGL比第二参考信号端VGL电压更低。

控制电路20可以包括第八晶体管M8和第九晶体管M9。第八晶体管M8的栅极和其第一极连接至移位寄存器单元的电源信号端VDD，第八晶体管M8的第二极连接至下拉节点PD。第九晶体管M9的栅极连接至总上拉节点PU，第九晶体管M9的第一极连接至移位寄存器单元的参考信号端(例如第一参考信号端LVGL)，第九晶体管M9的第二极连接至下拉节点PD。

上拉电路10包括第十八晶体管M18、第十九晶体管M19和第二十晶体管M20。第十八晶体管M18的栅极和其第一极连接至输入信号端INPUT，第十八晶体管M18的第二极连接至总上拉节点PU。第十九晶体管M19的栅极连接至下拉节点，第十九晶体管M19的第一极连接至移位寄存器单元的参考信号端(例如第一参考信号端LVGL)，第十九晶体管M19的第二极连接至总上拉节点PU。第二十晶体管M20的栅极连接至移位寄存器单元的复位信号端RST_PU，第二十晶体管M20的第一极连接至参考信号端(例如第一参考信号端LVGL)，第二十晶体管M20的第二极连接至总上拉节点PU。

级联电路30可以包括第二十二晶体管M22、第二十三晶体管M23和第二电容C2。第二十二晶体管M22的栅极连接至总上拉节点PU，第二十二晶体管M22的第一极连接至控制时钟信号端CLK_C，第二十二晶体管M22的第二极连接至级联输出端OUT_C。第二十三晶体管M23的栅极连接至下拉节点PD，第二十三晶体管M23的第一极连接至移位寄存器单元的参考信号端(例如第一参考信号端LVGL)，第二十三晶体管M23的第二极连接至级联输出端OUT_C。第二电容C2的第一端连接至第二十二晶体管M22的栅极，第二电容C2的第二端连接至级联输出端OUT_C。

图19B为本公开至少一实施例提供的另一种移位寄存器单元的电路图。

如图19B所示，移位寄存器单元包括级联控制输出模块30’、栅极信号输出控制模块40’、PU充电模块50、PU放电复位模块60和PD降噪模块70。级联控制输出模块30’和栅极信号输出模块40’的输入端连接不同的时钟信号，移位寄存器单元可以包括两个或更多个栅极信号输出控制模块40’，例如三个栅极信号输出控制模块40’，四个栅极信号输出控制模块40’，五个栅极信号输出控制模块40’等等，同时多个栅极信号输出控制模块40’与对应的PD降噪模块70连接。

例如，级联控制输出模块30’例如包括图19A所示的级联电路30的第二十二晶体管M22和第二电容C2。每个栅极信号输出控制模块40’例如包括图19A所示的输出电路40中的输出子电路402，即包括第二晶体管M2和第一电容C1。PU充电模块50例如包括图19A所示的第十八晶体管M18和第一晶体管M1。PU放电复位模块60例如包括图19A所示的第二十晶体管M20。PD降噪模块70例如包括图19A所示的第八晶体管M8、第九晶体管M9、第十九晶体管M19、第二十三晶体管M23、第三晶体管和第四晶体管。各个模块所包含的元器件(晶体管、电容等)的功能和连接关系可以参见上述关于图19A的描述，在此不再赘述。

图20为本公开至少一实施例提供一种栅极驱动电路的结构示意图。

参见图20，栅极驱动电路包括多个级联的移位寄存器单元，每个移位寄存器单元可以由上述任意实施例的移位寄存器单元来实现。为了便于描述，图20中示出了4个移位寄存器单元，以GOA S-2、GOA S-1、GOA S和GOA S+1为例进行说明，S为大于2的整数。采用4根CLKC(CLKC1～CLKC4)和4根CLK(CLK1～CLK4)与多个移位寄存器单元连接。移位寄存器单元的级联关系如图20所示，每一级移位寄存器单元的输入信号端INPUT与上级移位寄存器单元的级联输出端OUT_C连接，这里可以是上一级或者间隔至少一级的上级连接，在此不限定，4级移位寄存器单元GOA S-2、GOA S-1、GOA S和GOA S+1连接至4条时钟信号线。例如，第S级GOA单元的级联控制输出信号OUT_C连接至第S-2级GOA单元的PU放电复位模块RST_PU端口控制第S-2级PU复位，同时连接至第S+1级GOA单元的PU充电模块INPUT端口，控制第S+1级GOA单元输出级联和栅极开启信号，需要说明的是，这里的CLK和CLKC信号线的数量可以根据实际电路级联 关系设定，在此不做限定，例如CLK和CLKC可以分别是6根、8根、10根、12根、14根等等。

参见图20，栅极驱动电路中的每个移位寄存器单元例如具有2个输出电路，例如可以由图19A或图19B描述的移位寄存器单元来实现。移位寄存器单元GOA S-2的2个输出时钟信号端CLK_1和CLK_2与第一时钟信号线CLK1和第二时钟信号线CLK2一一对应地连接。移位寄存器单元GOA S-1的2个输出时钟信号端CLK_1和CLK_2与第三时钟信号线CLK3和第四时钟信号线CLK4一一对应地连接。移位寄存器单元GOA S的2个输出时钟信号端CLK_1和CLK_2与第一时钟信号线CLK1和第二时钟信号线CLK2一一对应地连接，即与移位寄存器单元GOA S-2连接相同的时钟信号线。移位寄存器单元GOA S+1的2个输出时钟信号端CLK_1和CLK_2与第三时钟信号线CLK3和第四时钟信号线CLK4一一对应地连接，即与移位寄存器单元GOA S-1连接相同的时钟信号线。

在工作中，移位寄存器单元GOA S-2在时钟信号线CLK1和CLK2上的时钟信号的控制下，例如在2个输出信号端Gout1和Gout2分别输出2个输出信号Gate 2S-5和Gate 2S-4，并在级联输出端OUT_C输出级联信号至下一级的移位寄存器单元GOA S-1的输入信号端INPUT。移位寄存器单元GOA S-1在时钟信号线CLK3和CLK4的控制下，基于输入信号端INPUT处的级联信号在2个输出信号端Gout1和Gout2分别输出2个输出信号Gate 2S-3和Gate 2S-2，以此类推。

图21A为本公开至少一实施例提供的全局扫描模式下栅极驱动电路的信号时序图。如图21A所示，全局扫描模式例如为栅极扫描单元向其连接的全部栅极扫描信号线均输出栅极扫描信号。全局扫描模式下CLKC1～4的波形例如分别为CLK1、CLK3的波形的一半。例如，参见图20和图21A，全局扫描模式下，向输出时钟信号线CLK1至CLK4施加逐行顺序移位的4个输出时钟信号，使得栅极驱动电路的多级移位寄存器单元产生逐行顺序移位的多个输出信号，其中每级移位寄存器单元的2个输出电路均产生输出信号。Gout1～Gout6例如分别对应图20所示的Gate 2S-5～Gate 2S。在一些实施例中，CLKC(包括CLKC1～4)和CLK(包括CLK1～4)的有效电平占空比≤1/2。

例如，参考图20和图21A，可以向控制时钟信号线CLKC1～CLKC4分别施加控制时钟信号，并且向输出时钟信号线CLK1、CLK2、CLK3和CLK4 分别施加顺序移位的四个输出时钟信号，使得每级移位寄存器单元的2个输出电路均产生输出信号。

例如，在扫描开始时，移位寄存器单元GOA S-2在输出时钟信号线CLK1和CLK2上的时钟信号的控制下，在2个输出信号端分别输出2个顺序移位的输出信号Gout1和Gout2，并在控制时钟信号线CLKC1上的控制时钟信号的控制下在级联输出端OUT_C输出级联信号，该级联信号被提供至移位寄存器单元GOA S-1的输入信号端INPUT。移位寄存器单元GOA S-1基于输入信号端INPUT处接收到的级联信号，在输出时钟信号线CLK3和CLK4的控制下在2个输出信号端分别输出2个顺序移位输出信号Gout3和Gout4，并在控制时钟信号线CLKC2上的控制时钟信号的控制下在级联输出端OUT_C输出级联信号，该级联信号被提供至移位寄存器单元GOA S的输入信号端INPUT。移位寄存器单元GOA S基于输入信号端INPUT处接收到的级联信号，在输出时钟信号线CLK1和CLK2的控制下在2个输出信号端分别输出2个顺序移位输出信号Gout5和Gout6，并在控制时钟信号线CLKC3上的控制时钟信号的控制下在级联输出端OUT_C输出级联信号。以此类推，通过这种方式，栅极驱动电路输出了顺序移位的输出信号。

图21B为本公开至少一实施例提供的局部扫描模式下栅极驱动电路的信号时序图。如图21B所示，局部扫描模式例如为栅极扫描单元向其连接的部分栅极扫描信号线均输出栅极扫描信号，在图21B所示的示例中，使Gout 3和Gout 4输出栅极扫描信号，以使第3行和第4行栅线打开，Gout 1、Gout 2、Gout 5和Gout 6不输出栅极扫描信号。局部扫描模式下，CLKC1～4的波形保持对应全局模式下CLK1、CLK3的波形的一半，CLK波形按需产生。CLKC(包括CLKC1～4)和CLK(包括CLK1～4)的有效电平占空比≤1/2。

参见图20和图21B，在局部扫描模式下，向所述输出时钟信号线CLK1至CLK4中的一部分(例如CLK3和CLK4)施加输出时钟信号，使得栅极驱动电路的多级移位寄存器单元中与CLK3和CLK4连接的移位寄存器单元(例如GOA S-1和GOA S+1)的2个输出端均产生输出信号，与CLK1和CLK2连接的移位寄存器单元(GOA S-2和GOA S)的2个输出端均不产生输出信号。

例如，关闭和打开的输出时钟信号线可以根据需求调整，在另一些示例中，例如可以将奇数行的输出时钟信号线CLK1、CLK3等打开，将偶数行 的输出时钟信号线CLK2、CLK4等关闭。相应地，每级移位寄存器单元的一个输出信号端产生输出信号，另一个输出信号端不产生输出信号。通过关闭某一个或多个输出信号，使某一个或多个子像素行的栅极保持关闭，避免写入数据信号，需要说明的是，对于局部扫描的模式，级联输出端可以一直输出级联信号，对于时钟信号线输出的时钟信号可以在对用需要打开的区域输出时钟信号，如此可以实现显示面板降低功耗的效果。

图22为本公开至少一实施例提供另一种栅极驱动电路的结构示意图。

参见图22，在一些实施例中，每个移位寄存器单元可以包括四个输出信号端。为了便于描述，图22中示出了3个移位寄存器单元，以GOA1、GOA2和GOA3为例进行说明。如图22所示，每一级移位寄存器单元的输入信号端INPUT与上级移位寄存器单元的级联输出端OUT_C连接，需要说明的是，这里的INPUT可以是上一级或者上几级的移位寄存器OUT_C连接，具体根据级联关系确定，在此不做限定，三级移位寄存器单元GOA1,GOA2和GOA3连接至12条时钟信号线。

参见图22，栅极驱动电路中的每个移位寄存器单元具有4个输出电路。多级级联的移位寄存器单元可以分为多组，每组例如包括3级级联的第一移位寄存器单元、第二移位寄存器单元和第三移位寄存器单元。例如在图22中，第一组包括第一级至第三级移位寄存器单元GOA1、GOA2和GOA3分别作为第一组中的第一至第三移位寄存器单元。

以第一组为例，该组中的第一移位寄存器单元GOA1的4个输出时钟信号端CLK_1至CLK_4与第一时钟信号线CLK1至第四时钟信号线CLK4一一对应地连接，第二移位寄存器GOA2单元的4个输出时钟信号端CLK_1至CLK_4与第五时钟信号线CLK5至第八时钟信号线CLK8一一对应地连接，第三移位寄存器单元GOA3的4个输出时钟信号端CLK_1至CLK_4与第九时钟信号线CLK9至第十二时钟信号线CLK12一一对应地连接。

在图22中，第一级移位寄存器单元GOA1的输入信号端INPUT连接启动信号线STV以接收启动信号。在工作中，第一级移位寄存器单元GOA1在时钟信号线CLK1至CLK4上的时钟信号的控制下，基于启动信号线STV上的信号在4个输出信号端OUT_1至OUT_4分别输出4个输出信号G1至G4，并在级联输出端OUT_C输出级联信号至第二级移位寄存器单元GOA2的输入信号端INPUT。第二级移位寄存器单元GOA2在时钟信号线CLK5 至CLK8的控制下，基于输入信号端INPUT处的级联信号在4个输出信号端OUT_1至OUT_4分别输出4个输出信号G5至G8，以此类推。

例如，本公开实施例为了实现上述多种重载画面下的特殊行开关状态，使GOA能够支持按需输出对应的CLK信号至像素区栅极。例如，采用一种4行CLK输出控制单元共用一组级联控制模块和降噪模块的设计，可以实现一组4行GOA单元内部的4个栅极信号输出模块可以独立控制输出的顺序。采用12CLK架构的GOA的级联结构，其中CLKC1～CLKC3信号分别与CLK1、CLK5、CLK9的信号波形一样，用于输出每一组GOA单元的OUTC用于控制级联；栅极输出模块在PU为高电平时将对应的CLK信号输出，通过前述方案中的CLK生成方案，本GOA方案可以将相应的CLK信号输出至像素区栅极，实现栅极所需的开关状态，使显示面板正确显示预期的画面。

本公开至少一实施例还提供一种用于上述任意实施例的显示装置的驱动方法，图23为本公开至少一实施例提供的一种驱动方法的流程图。例如，如图23所示，该驱动方法包括步骤S210-步骤S230。

步骤S210：根据待显示图像帧为预设类型的图像，通过控制数据信号以将待显示图像帧转换为至少一个目标图像帧，并通过控制时钟信号以获得分别与至少一个目标图像帧对应的至少一组时钟信号。

步骤S220：针对至少一个目标图像帧中的每个目标图像帧，基于目标图像帧对应的一组时钟信号，栅极驱动单元向多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号。

步骤S2230：针对每个目标图像帧，数据驱动单元基于目标图像帧对应的像素数据向多个数据信号线输出对应的数据信号，针对每个目标图像帧，在向部分栅极扫描信号线依序移位输出栅极扫描信号期间，数据信号的电压变化幅度小于第一阈值。

例如，步骤S210-步骤S230例如可以参考图1至图22，以及上述关于相应附图的描述，在此不再赘述。

本公开的实施例提供的驱动方法的技术效果可以参考上述实施例中关于控制器、数据驱动单元和栅极驱动单元的相应描述，这里不再赘述。

本公开至少一实施例还提供一种电子设备。图24为本公开至少一实施例提供的一种电子设备的示意图。例如，如图24所示，该电子设备300包括显示装置310，该显示装置310例如为本公开任一实施例提供的显示装置。

例如，该电子设备300可以为手机、平板电脑、笔记本电脑、电子书、游戏机、电视机、数码相框、导航仪等任何设备，也可以为任意的电子装置及硬件的组合，本公开的实施例对此不作限制。

需要说明的是，为表示清楚、简洁，本公开实施例并没有给出该电子设备300的全部组成单元。为实现电子设备300的必要功能，本领域技术人员可以根据具体需要提供、设置其他未示出的组成单元，本公开的实施例对此不作限制。

关于电子设备300的相关描述和技术效果可以参考本公开的实施例中提供的显示装置的相关描述和技术效果，这里不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (20)

1. 一种显示装置，包括：

   显示基板，包括阵列排布的多行多列子像素、分别与所述多行子像素连接的多条栅极扫描信号线，以及分别与所述多列子像素连接的多条数据信号线；

   控制单元，配置为根据待显示图像帧为预设类型的图像，触发图像转换操作和时钟转换操作，其中，所述图像转换操作用于通过控制数据信号以将所述待显示图像帧转换为与所述预设类型相对应的至少一个目标图像帧，所述时钟转换操作用于通过控制时钟信号以将多个初始时钟信号转换为分别与所述至少一个目标图像帧对应的至少一组时钟信号；

   栅极驱动单元，配置为针对所述至少一个目标图像帧中的每个目标图像帧，基于所述目标图像帧对应的一组时钟信号，向所述多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号；

   数据驱动单元，配置为针对所述每个目标图像帧，基于所述目标图像帧的像素数据向所述多个数据信号线输出对应的数据信号；

   其中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述数据信号的电压变化幅度小于第一阈值。
2. 根据权利要求1所述的显示装置，其中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述数据信号的电压维持不变。
3. 根据权利要求1或2所述的显示装置，其中，所述至少一组时钟信号中的每组时钟信号为所述多个初始时钟信号的部分信号；

   所述至少一个目标图像帧为连续的图像帧。
4. 根据权利要求1至3任一项所述的显示装置，其中，所述多行多列子像素包括多种类型的子像素，所述多种类型的子像素分别输出多种颜色的光；

   在所述每个目标图像帧中，同一类型的子像素对应的灰阶的差值不大于第二阈值。
5. 根据权利要求1至4任一项所述的显示装置，其中，所述多行多列子像素中的每行包括多个子像素，所述多个子像素包括循环排列的第一类子 像素、第二类子像素和第三类子像素；

   所述每行中的多个子像素与所述多条栅极扫描信号线中的两条栅极扫描信号线连接，并且所述两条栅极扫描信号线分别连接所述多个子像素中的奇数列子像素和偶数列子像素；

   所述多条数据信号线中的每条数据信号线连接同一类型的两列子像素。
6. 根据权利要求5所述的显示装置，其中，所述两条栅极扫描信号线包括与对应行中的偶数列子像素和奇数列子像素中的一者连接的第一栅极扫描信号线和与其中另一者连接的第二栅极扫描信号线。
7. 根据权利要求5或6所述的显示装置，其中，所述预设类型包括第一类型，其中，所述第一类型的图像的第i行像素的像素数据和第i+1行像素的像素数据分别对应第一灰阶范围和第二灰阶范围，所述第一灰阶范围大于所述第二灰阶范围，

   其中，i为正整数。
8. 根据权利要求7所述的显示装置，其中，在所述待显示图像帧为所述第一类型的情况下，所述至少一个目标图像帧包括第一图像帧，其中，所述第一图像帧的所述第i行像素的像素数据和所述第i+1行像素的像素数据均对应所述第一灰阶范围；

   在所述目标图像帧为所述第一图像帧的情况下，所述部分栅极扫描信号线包括与所述第i行像素的子像素连接的栅极扫描信号。
9. 根据权利要求6所述的显示装置，其中，所述预设类型包括第二类型，其中，所述第二类型的图像的奇数列像素的像素数据和偶数列像素的像素数据分别对应第三灰阶范围和第四灰阶范围，所述第三灰阶范围和第四灰阶范围不相同。
10. 根据权利要求9所述的显示装置，其中，在所述待显示的图像帧为所述第二类型的情况下，所述至少一个目标图像帧包括连续的第二图像帧和第三图像帧；

    其中，所述第二图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中较大的灰阶范围，所述第二图像帧中的所述第二类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中亮度较小的灰阶范围；

    所述第三图像帧中的所述第二类子像素的像素数据对应所述第三灰阶 范围和所述第四灰阶范围中亮度较大的灰阶范围，所述第三图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第三灰阶范围和所述第四灰阶范围中亮度较小的灰阶范围。
11. 根据权利要求10所述的显示装置，其中，在所述目标图像帧为所述第二图像帧的情况下，所述部分栅极扫描信号线包括第一部分栅极扫描信号线；

    在所述目标图像帧为所述第三图像帧的情况下，所述部分栅极扫描信号线包括第二部分栅极扫描信号线；

    其中，所述第一部分栅极扫描信号线包括分别与所述多行子像素连接的多条所述第一栅极扫描信号线，所述第二部分栅极扫描信号线包括分别与所述多行子像素连接的多条所述第二栅极扫描信号线。
12. 根据权利要求6所述的显示装置，其中，所述预设类型包括第三类型，其中，所述第三类型的图像的第一部分像素的像素数据和第二部分像素的像素数据分别对应第五灰阶范围和第六灰阶范围，其中，所述第一部分像素和所述第二部分像素在行方向以及列方向上交替排布，所述第五灰阶范围和第六灰阶范围不相同。
13. 根据权利要求12所述的显示装置，其中，在所述待显示的图像帧为所述第三类型的情况下，所述至少一个目标图像帧包括连续的第四图像帧和第五图像帧；

    其中，所述第四图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较大的灰阶范围，所述第四图像帧中的第二类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较小的灰阶范围；

    所述第五图像帧中的所述第二类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较大的灰阶范围，所述第五图像帧中的所述第一类子像素和所述第三类子像素的像素数据对应所述第五灰阶范围和所述第六灰阶范围中亮度较小的灰阶范围。
14. 根据权利要求13所述的显示装置，其中，在所述目标图像帧为所述第四图像帧的情况下，所述部分栅极扫描信号线包括第三部分栅极扫描信号线；

    在所述目标图像帧为所述第五图像帧的情况下，所述部分栅极扫描信号 线包括第四部分栅极扫描信号线；

    其中，所述第三部分栅极扫描信号线包括分别与多个奇数行子像素连接的多条所述第一栅极扫描信号线和分别与多个偶数行子像素连接的多条所述第二栅极扫描信号线，所述第四部分栅极扫描信号线包括分别与多个偶数行子像素连接的多条所述第一栅极扫描信号线和分别与多个奇数行子像素连接的多条所述第二栅极扫描信号线。
15. 根据权利要求1至14任一项所述的显示装置，其中，所述控制单元包括时序控制器和电平转换单元；

    其中，所述时序控制器配置为接收所述待显示图像帧的像素数据，以及根据所述待显示图像帧为预设类型的图像，基于所述待显示图像帧的像素数据，生成所述多个初始时钟信号；

    所述电平转换单元配置为接收来自所述时序控制器的所述初始时钟信号，并响应于接收所述初始时钟信号，执行所述时钟转换操作。
16. 根据权利要求15所述的显示装置，其中，所述时序控制器配置为根据所述待显示图像帧为预设类型的图像，将所述至少一个目标图像帧对应的像素数据依序传输至所述数据驱动单元；或者，

    所述时序控制器配置为根据所述待显示图像帧为预设类型的图像，向所述数据驱动单元发送图像转换执行指令，以触发所述数据驱动单元发出对应的数据信号以执行所述图像转换操作。
17. 根据权利要求1至16任一项所述的显示装置，其中，所述栅极驱动单元包括多个级联的移位寄存器单元，每个所述移位寄存器单元包括：

    第一电路，连接至所述移位寄存器单元的输入信号端、第一节点和第二节点，所述第一电路被配置为将输入信号端的信号提供至所述第一节点，并在所述第二节点的电位的控制下下拉所述第一节点的电位；

    控制电路，连接至所述第一节点和所述第二节点，所述控制电路被配置为根据所述第一节点的电位来控制所述第二节点的电位；

    级联电路，连接至所述第一节点、所述第二节点以及所述移位寄存器单元的级联输出端和控制时钟信号端，所述级联电路被配置为在所述第一节点的电位的控制下将所述控制时钟信号端的信号提供至所述级联输出端，以及在所述第二节点的电位的控制下下拉所述级联输出端的电位；

    K个输出电路，分别连接至所述输入信号端、所述第二节点以及所述移 位寄存器单元的K个输出时钟信号端、K个分节点和K个输出信号端，其中第k输出电路连接至所述输入信号端、所述第二节点、第k输出信号端和第k分节点，并且被配置为将所述输入信号端的信号输入至所述第k分节点，在第k分节点的电位的控制下将所述第k输出时钟信号端的信号提供至第k输出信号端，以及在所述第二节点的电位的控制下下拉所述第k输出信号端的电位，其中K为大于1的整数，k为整数且1≤k≤K。
18. 根据权利要求17所述的显示装置，其中，所述第k输出电路包括：

    输入子电路，连接至所述输入信号端和所述第k分节点，并且被配置为将所述输入信号端的信号提供至所述第k分节点；

    输出子电路，连接至所述第k分节点、所述第k输出时钟信号端以及所述第k输出信号端，并且被配置为在所述第k分节点的电位的控制下将所述第k输出时钟信号端的信号提供至所述第k输出信号端；以及，

    第二子电路，连接至所述第二节点，并且被配置为在所述第二节点的电位的控制下，下拉所述第k分节点和所述第k输出信号端的电位。
19. 一种如权利要求1所述的显示装置的驱动方法，包括：

    根据待显示图像帧为预设类型的图像，通过控制数据信号以将所述待显示图像帧转换为至少一个目标图像帧，并通过控制时钟信号以获得分别与所述至少一个目标图像帧对应的至少一组时钟信号；

    针对所述至少一个目标图像帧中的每个目标图像帧，基于所述目标图像帧对应的一组时钟信号，所述栅极驱动单元向所述多个栅极扫描信号线中的部分栅极扫描信号线依序移位输出栅极扫描信号；以及

    针对所述每个目标图像帧，所述数据驱动单元基于所述目标图像帧对应的像素数据向所述多个数据信号线输出对应的数据信号，

    其中，针对所述每个目标图像帧，在向所述部分栅极扫描信号线依序移位输出栅极扫描信号期间，所述数据信号的电压变化幅度小于第一阈值。
20. 一种电子设备，包括如权利要求1至18所述的显示装置。