CN117691958A - 低噪声放大器和电子设备 - Google Patents

低噪声放大器和电子设备 Download PDF

Info

Publication number
CN117691958A
CN117691958A CN202211072597.1A CN202211072597A CN117691958A CN 117691958 A CN117691958 A CN 117691958A CN 202211072597 A CN202211072597 A CN 202211072597A CN 117691958 A CN117691958 A CN 117691958A
Authority
CN
China
Prior art keywords
inductor
electrically connected
transistor
capacitor
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211072597.1A
Other languages
English (en)
Inventor
张明名
丘启霖
邓伟
赵夫源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Huawei Technologies Co Ltd
Original Assignee
Tsinghua University
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Huawei Technologies Co Ltd filed Critical Tsinghua University
Priority to CN202211072597.1A priority Critical patent/CN117691958A/zh
Publication of CN117691958A publication Critical patent/CN117691958A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请实施例提供一种低噪声放大器和电子设备，涉及射频技术领域，其中低噪声放大器具有较大的相对带宽。低噪声放大器包括：射频输入端；第一电感，第一电感的第一端电连接于射频输入端；第一电容，第一电容的第一端电连接于射频输入端；第二电感，第二电感的第一端电连接于第一电容的第二端；第三电感，第三电感的第一端电连接于第一电容的第二端；第二电容，第二电容的第一端电连接于第三电感的第二端；第四电感，第四电感的第一端电连接于第二电容的第二端；第一晶体管，第一晶体管的控制端电连接于第三电感的第二端，第一晶体管的第一端电连接于第四电感的第一端；第一电感耦合于第二电感，第二电感耦合于第三电感。

Description

低噪声放大器和电子设备
技术领域
本申请涉及射频技术领域，特别涉及一种低噪声放大器和电子设备。
背景技术
在通信领域，随着高速数据传输的发展，5G毫米波(millimeter Wave，mmW)频谱被广泛应用，如表1所示。
表1
根据表1所示可知，对于通信设备而言，为了兼容不同频段及标准，需要兼容5G通信的频率范围和感知领域(例如车载和室内)的频率范围。也就是说，为了能够应用于不同的毫米波领域，需要低噪声放大器(Low noise amplifier，LNA)的相对带宽较大。然而，目前的LNA相对带宽较小。
发明内容
一种低噪声放大器和电子设备，其中低噪声放大器具有较大的相对带宽。
第一方面，提供一种低噪声放大器，包括：输入级放大电路，输入级放大电路包括：射频输入端；第一电感，第一电感的第一端电连接于射频输入端，第一电感的第二端接地；第一电容，第一电容的第一端电连接于射频输入端；第二电感，第二电感的第一端电连接于第一电容的第二端，第二电感的第二端电连接于第一偏置电压端；第三电感，第三电感的第一端电连接于第一电容的第二端；第二电容，第二电容的第一端电连接于第三电感的第二端；第四电感，第四电感的第一端电连接于第二电容的第二端，第四电感的第二端接地；第一晶体管，第一晶体管的控制端电连接于第三电感的第二端，第一晶体管的第一端电连接于第四电感的第一端；第一电感耦合于第二电感，第二电感耦合于第三电感。
在一种可能的实施方式中，输入级放大电路还包括：第二晶体管，第二晶体管的第一端电连接于第一晶体管的第二端；第三电容，第三电容的第一端电连接于第二晶体管的控制端，第三电容的第二端接地；第五电感，第五电感的第一端电连接于第一电源端，第五电感的第二端电连接于第二晶体管的第二端；第一电阻，第一电阻的第一端电连接于第二晶体管的控制端，第一电阻的第二端电连接于第一电源端。
在一种可能的实施方式中，输入级放大电路还包括：第四电容，第四电容的第一端电连接于射频输入端，第四电容的第二端接地；第五电容，第五电容的第一端电连接于第二晶体管的第二端。
在一种可能的实施方式中，低噪声放大器还包括：输出级放大电路，输出级放大电路包括：第六电感，第六电感的第一端电连接于第五电容的第二端，第六电感的第二端电连接于第二偏置电压端；第三晶体管，第三晶体管的控制端电连接于第五电容的第二端，第三晶体管的第一端接地；第四晶体管，第四晶体管的第一端电连接于第三晶体管的第二端；第六电容，第六电容的第一端电连接于第四晶体管的控制端，第六电容的第二端接地；第七电感，第七电感的第一端电连接于第二电源端，第七电感的第二端电连接于第四晶体管的第二端；第二电阻，第二电阻的第一端电连接于第四晶体管的控制端，第二电阻的第二端电连接于第二电源端。
在一种可能的实施方式中，输出级放大电路还包括：第七电容，第七电容的第一端电连接于第四晶体管的第二端；第八电感，第八电感的第一端电连接于第七电容的第二端，第八电感的第二端电连接于第三偏置电压端；第五晶体管，第五晶体管的控制端电连接于第七电容的第二端，第五晶体管的第一端接地；第六晶体管，第六晶体管的第一端电连接于第五晶体管的第二端；第八电容，第八电容的第一端电连接于第六晶体管的控制端，第八电容的第二端接地；第九电感，第九电感的第一端电连接于第三电源端，第九电感的第二端电连接于第六晶体管的第二端；第三电阻，第三电阻的第一端电连接于第三电源端，第三电阻的第二端电连接于第六晶体管的控制端；第九电容，第九电容的第一端电连接于第六晶体管的第二端，第九电容的第二端电连接于射频输出端；第十电感，第十电感的第一端电连接于射频输出端，第十电感的第二端接地。
在一种可能的实施方式中，第六电感耦合于第七电感。
在一种可能的实施方式中，第八电感耦合于第九电感。
在一种可能的实施方式中，第一电感、第二电感和第三电感设置于电路板上，电路板包括层叠的第一层金属和第二层金属；第一电感的线圈包括由第一层金属形成的第一部分和由第二层金属形成的第二部分；第二电感的线圈由第二层金属形成，第三电感由第一层金属形成；在垂直于电路板所在平面的方向上，第二电感的部分线圈与第三电感的部分线圈交叠；在电路板所在的平面方向上，第一电感的第一部分与第二电感相邻，第一电感的第二部分与第三电感相邻。
在一种可能的实施方式中，在垂直于电路板所在平面的方向上，第一电感的线圈从内向外逆时针旋转布线，第一电感的线圈的外端为第一电感的第一端，第一电感的线圈的内端为第一电感的第二端；在垂直于电路板所在平面的方向上，第二电感的线圈从内向外逆时针旋转布线，第二电感的线圈的内端为第二电感的第二端，第二电感的线圈的外端为第二电感的第一端；在垂直于电路板所在平面的方向上，第三电感的线圈从内向外顺时针旋转布线，第三电感的线圈的外端为第三电感的第一端，第三电感的线圈的内端为第三电感的第二端。
在一种可能的实施方式中，第三电感与第二电感的耦合系数在[0.09,0.11]范围内；第一电感与第二电感的耦合系数在[0.09,0.11]范围内。
在一种可能的实施方式中，第七电感与第六电感的耦合系数在[0.44,0.46]范围内。
在一种可能的实施方式中，第九电感与第八电感的耦合系数在[0.09,0.11]范围内。
在一种可能的实施方式中，第一电感的电感量在[400,420]pH范围内；第二电感的电感量在[365,385]pH范围内；第三电感的电感量在[310,330]pH范围内；第四电感的电感量在[80,100]pH范围内；第五电感的电感量在[395,415]pH范围内；第一电感、第二电感、第三电感、第四电感和第五电感的品质因数在[9,11]范围内；第一电容的电容量在[60,70]fF范围内；第四电容的电容量在[25,35]fF范围内；第一电容和第四电容的品质因数在[29,31]范围内；第一晶体管和第二晶体管的沟道宽度在[24,28]μm范围内。
在一种可能的实施方式中，第六电感的电感量在[340,360]pH范围内；第七电感的电感量在[510,530]pH范围内；第八电感的电感量在[425,445]pH范围内；第九电感的电感量在[510,530]pH范围内；第十电感的电感量在[535,555]pH范围内；第二电阻和第三电阻的电阻值在[2.5,3.5]Ohm范围内；第十电感的品质因数在[7,9]范围内；第五电容的电容量在[80,90]fF范围内；第七电容的电容量在[65,75]fF范围内；第九电容的电容量在[35,45]fF范围内；第五电容、第七电容和第九电容的品质因数在[29,31]范围内；第三晶体管和第四晶体管的沟道宽度在[18,22]μm范围内；第五晶体管和第六晶体管的沟道宽度在[12,16]μm范围内。
第二方面，提供一种电子设备，包括上述的低噪声放大器。
本申请实施例中的低噪声放大器和电子设备，在输入级放大电路中，通过第一电感、第二电感和第三电感实现输入网络的三线圈耦合，以形成具有双谐振的高通带宽网络，从而使该电路具有较大的相对带宽。
附图说明
图1为本申请实施例中一种低噪声放大器的输入级放大电路的示意图；
图2为图1中部分电路的等效示意图；
图3为图2对应的电学性能示意图；
图4为图1对应的输入阻抗与理想噪声输入阻抗的对比示意图；
图5为本申请实施例中一种低噪声放大器的框架示意图；
图6为本申请实施例中一种低噪声放大器的性能示意图；
图7为图1中第一电感、第二电感和第三电感的示意版图；
图8为本申请实施例中一种低噪声放大器的电路示意图。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。
本申请实施例提供一种低噪声放大器，包括：输入级放大电路，如图1所示，输入级放大电路1包括：射频输入端RFin；第一电感L1，第一电感L1的第一端电连接于射频输入端RFin，第一电感L1的第二端接地；第一电容C1，第一电容C1的第一端电连接于射频输入端RFin；第二电感L2，第二电感L2的第一端电连接于第一电容C1的第二端，第二电感L2的第二端电连接于第一偏置电压端Vb1；第三电感L3，第三电感L3的第一端电连接于第一电容C1的第二端；第二电容C2，第二电容C2的第一端电连接于第三电感L3的第二端；第四电感L4，第四电感L4的第一端电连接于第二电容C2的第二端，第四电感L4的第二端接地；第一晶体管M1，第一晶体管M1的控制端电连接于第三电感L3的第二端，第一晶体管M1的第一端电连接于第四电感L4的第一端；第一电感L1耦合于第二电感L2，第二电感L2耦合于第三电感L3。
具体地，第一晶体管M1例如N型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，第一晶体管M1的控制端为栅极，第一端为源极，第二端为漏极。第一晶体管M1为NMOSFET仅为举例，本申请实施例对第一晶体管M1的类型不做限定，在其他可能的实施方式中，第一晶体管M1也可以为其他类型的晶体管。对于LNA的输入级放大电路1，通过第一电感L1、第二电感L2和第三电感L3实现输入网络的三线圈耦合，以形成具有双谐振的高通带宽网络。如图2所示，图2为输入级放大电路1中部分电路的等效示意图，其中，电容Ctot为第二电容C2和第一晶体管M1寄生的栅源电容的等效电容，电阻Req为第一晶体管M1的等效电阻。可以利用第一晶体管M1的本征参数构建图2所示的等效电路，其中Req＝gm·L4/Ctot，其中gm为第一晶体管M1的跨导，可以根据该公式来对电路进行调节配置。如图3所示，图3为图2对应的电学性能示意图，可以看出其中S11参数具有两个波谷，体现出具有双谐振的特点，从而使该电路具有较大的带宽，即实现了双谐振的高通网络，通过验证，双谐振的高通网络的带宽为21～103GHz(相对带宽132.2％)，前述表1中的兼容各场景的带宽需求为108.5％，可见，本申请实施例的低噪声放大器，可以实现超过108.5％的相对带宽，以兼容不同的毫米波领域。
在一种可能的实施方式中，输入级放大电路1还包括：第二晶体管M2，第二晶体管M2的第一端电连接于第一晶体管M1的第二端；第三电容C3，第三电容C3的第一端电连接于第二晶体管M2的控制端，第三电容C3的第二端接地；第五电感L5，第五电感L5的第一端电连接于第一电源端VDD1，第五电感L5的第二端电连接于第二晶体管M2的第二端；第一电阻R1，第一电阻R1的第一端电连接于第二晶体管M2的控制端，第一电阻R1的第二端电连接于第一电源端VDD1。
在一种可能的实施方式中，输入级放大电路1还包括：第四电容C4，第四电容C4的第一端电连接于射频输入端RFin，第四电容C4的第二端接地；第五电容C5，第五电容C5的第一端电连接于第二晶体管M2的第一端。
如图4所示，图4为图1所示电路的输入阻抗与理想噪声输入阻抗的对比示意图，可见，本申请实施例中的电路的输入阻抗Zin比较接近理想噪声输入阻抗Zopt，实现了输入级放大电路1的输入阻抗与噪声同时匹配。
如图5所示，本申请实施例的低噪声放大器包括输入级放大电路1和输出级放大电路2，其中输入级放大电路1重点进行宽带噪声、宽带输入回波与低频段增益设计。图6示意了本申请实施例中的电路性能与输入级和输出级之间的关系，低噪声放大器的整体增益由输入级放大电路1和输出级放大电路2一起实现；宽带回波设计由输入级放大电路1实现；整体宽带噪声设计由输入级放大电路1实现。在进行宽带与噪声的协同设计时，最佳噪声阻抗与最佳回波阻抗并不重合；为实现在一定的噪声收敛范围内具有宽带频率的电路，设定ΔNF＝NF-NF_min，进行回波、噪声与带宽的折中设计。其中，NF为实际噪声系数，NF_min为电路能够实现的最小噪声系数，ΔNF为趋向于零的数值，即ΔNF越小越好。输出级放大电路2重点进行宽带增益、平坦度及小尺寸设计。由于有源器件的最大增益随频率升高而降低，因此设计输入级放大电路1为高通网络，并在输出级放大电路2进行高频段的增益提高。
在一种可能的实施方式中，如图7所示，第一电感L1、第二电感L2和第三电感L3设置于电路板上，电路板包括层叠的第一层金属(深色填充部分)和第二层金属(浅色填充部分)；第一电感L1的线圈包括由第一层金属形成的第一部分L11和由第二层金属形成的第二部分L12，第一部分L11和第二部分L12在交叠的位置相互连接，以形成完整的线圈；第二电感L2的线圈由第二层金属形成，第三电感L3由第一层金属形成；在垂直于电路板所在平面的方向上，第二电感L2的部分线圈与第三电感L3的部分线圈交叠，即图中第二电感L2最右侧的金属线与第三电感L3最左侧的金属线交叠；在电路板所在的平面方向上，第一电感L1的第一部分L11与第二电感L2相邻，第一电感L1的第二部分L12与第三电感L3相邻，即在电路板所在的平面方向上，第一电感L1的第一部分L11与第二电感L2相对设置，第一电感L1的第二部分L12与第三电感L3相对设置。
在一种可能的实施方式中，在垂直于电路板所在平面的方向上，第一电感L1的线圈从内向外逆时针旋转布线，第一电感L1的线圈的外端为第一电感L1的第一端，即第一电感L1的线圈外端电连接于射频输入端RFin，第一电感L1的线圈的内端为第一电感L1的第二端，即第一电感L1的线圈的内端接地；在垂直于电路板所在平面的方向上，第二电感L2的线圈从内向外逆时针旋转布线，第二电感L2的线圈的内端为第二电感L2的第二端，即第二电感L2的线圈的内端电连接于第一偏置电压端Vb1，第二电感L2的线圈的外端为第二电感L2的第一端，即第二电感L2的线圈的外端电连接于第一电容C1的第二端，第一电容C1的第一端电连接于第一电感L1的线圈的外端；在垂直于电路板所在平面的方向上，第三电感L3的线圈从内向外顺时针旋转布线，第三电感L3的线圈的外端为第三电感L3的第一端，即第三电感L3的线圈的外端电连接于第二电感L2的线圈的外端，第三电感L3的线圈的内端为第三电感L3的第二端，即第三电感L3的线圈的内端电连接于第一晶体管M1的控制端。本申请实施例中的第一电感L1、第二电感L2和第三电感L3通过三线圈耦合形式双谐振的高通网络，在提高先对带宽的同时，空间占用较小。
在一种可能的实施方式中，如图8所示，低噪声放大器还包括：输出级放大电路2，输出级放大电路2包括：第六电感L6，第六电感L6的第一端电连接于第五电容C5的第二端，第六电感L6的第二端电连接于第二偏置电压端Vb2；第三晶体管M3，第三晶体管M3的控制端电连接于第五电容C5的第二端，第三晶体管M3的第一端接地；第四晶体管M4，第四晶体管M4的第一端电连接于第三晶体管M3的第二端；第六电容C6，第六电容C6的第一端电连接于第四晶体管M4的控制端，第六电容C6的第二端接地；第七电感L7，第七电感L7的第一端电连接于第二电源端VDD2，第七电感L7的第二端电连接于第四晶体管M4的第二端；第二电阻R2，第二电阻R2的第一端电连接于第四晶体管M4的控制端，第二电阻R2的第二端电连接于第二电源端VDD2。
在一种可能的实施方式中，输出级放大电路2还包括：第七电容C7，第七电容C7的第一端电连接于第四晶体管M4的第二端；第八电感L8，第八电感L8的第一端电连接于第七电容C7的第二端，第八电感L8的第二端电连接于第三偏置电压端Vb3；第五晶体管M5，第五晶体管M5的控制端电连接于第七电容C7的第二端，第五晶体管M5的第一端接地；第六晶体管M6，第六晶体管M6的第一端电连接于第五晶体管M5的第二端；第八电容C8，第八电容C8的第一端电连接于第六晶体管M6的控制端，第八电容C8的第二端接地；第九电感L9，第九电感L9的第一端电连接于第三电源端VDD3，第九电感L9的第二端电连接于第六晶体管M6的第二端；第三电阻R3，第三电阻R3的第一端电连接于第三电源端VDD3，第三电阻R3的第二端电连接于第六晶体管M6的控制端；第九电容C9，第九电容C9的第一端电连接于第六晶体管M6的第二端，第九电容C9的第二端电连接于射频输出端RFout；第十电感L10，第十电感L10的第一端电连接于射频输出端RFout，第十电感L10的第二端接地。其中，上述第一电源端VDD1、第二电源端VDD2和第三电源端VDD3可以为相同的电源端，也可以为不同的电源端，具体可以根据需要设置。
在一种可能的实施方式中，第六电感L6耦合于第七电感L7。
在一种可能的实施方式中，第八电感L8耦合于第九电感L9。为改善平坦度，本申请实施例没有用电阻负反馈结构，而是采用变压器进行负反馈，即采用电感耦合的方式实现负反馈，可以进一步减小空间占用。
在一种可能的实施方式中，第三电感L3与第二电感L2的耦合系数在[0.09,0.11]范围内，例如为0.1；第一电感L1与第二电感L2的耦合系数在[0.09,0.11]范围内，例如为0.1。
在一种可能的实施方式中，第七电感L7与第六电感L6的耦合系数在[0.44,0.46]范围内，例如为0.45。
在一种可能的实施方式中，第九电感L9与第八电感L8的耦合系数在[0.09,0.11]范围内，例如为0.1。
在一种可能的实施方式中，第一电感L1的电感量在[400,420]pH范围内，例如为410pH；第二电感L2的电感量在[365,385]pH范围内，例如为375pH；第三电感L3的电感量在[310,330]pH范围内，例如为320pH；第四电感L4的电感量在[80,100]pH范围内，例如为90pH；第五电感L5的电感量在[395,415]pH范围内，例如为405pH；第一电感L1、第二电感L2、第三电感L3、第四电感L4和第五电感L5的品质因数在[9,11]范围内，例如为10；第一电容C1的电容量在[60,70]fF范围内，例如为65fF；第四电容C4的电容量在[25,35]fF范围内，例如为30fF；第一电容C1和第四电容C4的品质因数在[29,31]范围内，例如为30；第一晶体管M1和第二晶体管M2的沟道宽度在[24,28]μm范围内，例如为26μm。
在一种可能的实施方式中，第六电感L6的电感量在[340,360]pH范围内，例如为350pH；第七电感L7的电感量在[510,530]pH范围内，例如为520pH；第八电感L8的电感量在[425,445]pH范围内，例如为435pH；第九电感L9的电感量在[510,530]pH范围内，例如为520pH；第十电感L10的电感量在[535,555]pH范围内，例如为545pH；第二电阻R2和第三电阻R3的电阻值在[2.5,3.5]Ohm范围内，例如为3Ohm；第十电感L10的品质因数在[7,9]范围内，例如为8；第五电容C5的电容量在[80,90]fF范围内，例如为85fF；第七电容C7的电容量在[65,75]fF范围内，例如为70fF；第九电容C9的电容量在[35,45]fF范围内，例如为40fF；第五电容C5、第七电容C7和第九电容C9的品质因数在[29,31]范围内，例如为30；第三晶体管M3和第四晶体管M4的沟道宽度在[18,22]μm范围内，例如为20μm；第五晶体管M5和第六晶体管M6的沟道宽度在[12,16]μm范围内，例如为14μm。
本申请实施例的电路仿真结果如表2所示。
表2
频带 GHz 24～30 30～45 45～57 57～64 77～81
S11 dB -10.5 -10.5 -11.8 -16.5 -10.1
S21 dB 20.4 18.7 18.7 18.6 20.5
NF dB 4.8 4.6 4.7 4.7 6.5
IIP3 dBm -15.5 -13.4 -14.5 -14.5 -14.8
根据表2可知，本申请实施例的低噪声放大器的频带覆盖24～81GHz，噪声系数≤6.5dB，增益≥21dB。
本申请实施例还提供一种电子设备，包括上述任意实施例中的低噪声放大器。该电子设备可以为射频芯片、接收机、雷达、手机、平板电脑、电子阅读器、电视、笔记本电脑、数码相机、车载设备、可穿戴设备、基站、路由器等包含射频功能或无线通信功能的设备。
本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种低噪声放大器，其特征在于，包括：
输入级放大电路，所述输入级放大电路包括：
射频输入端；
第一电感，所述第一电感的第一端电连接于所述射频输入端，所述第一电感的第二端接地；
第一电容，所述第一电容的第一端电连接于所述射频输入端；
第二电感，所述第二电感的第一端电连接于所述第一电容的第二端，所述第二电感的第二端电连接于第一偏置电压端；
第三电感，所述第三电感的第一端电连接于所述第一电容的第二端；
第二电容，所述第二电容的第一端电连接于所述第三电感的第二端；
第四电感，所述第四电感的第一端电连接于所述第二电容的第二端，所述第四电感的第二端接地；
第一晶体管，所述第一晶体管的控制端电连接于所述第三电感的第二端，所述第一晶体管的第一端电连接于所述第四电感的第一端；
所述第一电感耦合于所述第二电感，所述第二电感耦合于所述第三电感。
2.根据权利要求1所述的低噪声放大器，其特征在于，
所述输入级放大电路还包括：
第二晶体管，所述第二晶体管的第一端电连接于所述第一晶体管的第二端；
第三电容，所述第三电容的第一端电连接于所述第二晶体管的控制端，所述第三电容的第二端接地；
第五电感，所述第五电感的第一端电连接于第一电源端，所述第五电感的第二端电连接于所述第二晶体管的第二端；
第一电阻，所述第一电阻的第一端电连接于所述第二晶体管的控制端，所述第一电阻的第二端电连接于所述第一电源端。
3.根据权利要求2所述的低噪声放大器，其特征在于，
所述输入级放大电路还包括：
第四电容，所述第四电容的第一端电连接于所述射频输入端，所述第四电容的第二端接地；
第五电容，所述第五电容的第一端电连接于所述第二晶体管的第二端。
4.根据权利要求3所述的低噪声放大器，其特征在于，还包括：
输出级放大电路，所述输出级放大电路包括：
第六电感，所述第六电感的第一端电连接于所述第五电容的第二端，所述第六电感的第二端电连接于第二偏置电压端；
第三晶体管，所述第三晶体管的控制端电连接于所述第五电容的第二端，所述第三晶体管的第一端接地；
第四晶体管，所述第四晶体管的第一端电连接于所述第三晶体管的第二端；
第六电容，所述第六电容的第一端电连接于所述第四晶体管的控制端，所述第六电容的第二端接地；
第七电感，所述第七电感的第一端电连接于第二电源端，所述第七电感的第二端电连接于所述第四晶体管的第二端；
第二电阻，所述第二电阻的第一端电连接于所述第四晶体管的控制端，所述第二电阻的第二端电连接于所述第二电源端。
5.根据权利要求4所述的低噪声放大器，其特征在于，
所述输出级放大电路还包括：
第七电容，所述第七电容的第一端电连接于所述第四晶体管的第二端；
第八电感，所述第八电感的第一端电连接于所述第七电容的第二端，所述第八电感的第二端电连接于第三偏置电压端；
第五晶体管，所述第五晶体管的控制端电连接于所述第七电容的第二端，所述第五晶体管的第一端接地；
第六晶体管，所述第六晶体管的第一端电连接于所述第五晶体管的第二端；
第八电容，所述第八电容的第一端电连接于所述第六晶体管的控制端，所述第八电容的第二端接地；
第九电感，所述第九电感的第一端电连接于第三电源端，所述第九电感的第二端电连接于所述第六晶体管的第二端；
第三电阻，所述第三电阻的第一端电连接于所述第三电源端，所述第三电阻的第二端电连接于所述第六晶体管的控制端；
第九电容，所述第九电容的第一端电连接于所述第六晶体管的第二端，所述第九电容的第二端电连接于射频输出端；
第十电感，所述第十电感的第一端电连接于所述射频输出端，所述第十电感的第二端接地。
6.根据权利要求4所述的低噪声放大器，其特征在于，
所述第六电感耦合于所述第七电感。
7.根据权利要求5所述的低噪声放大器，其特征在于，
所述第八电感耦合于所述第九电感。
8.根据权利要求1所述的低噪声放大器，其特征在于，
所述第一电感、所述第二电感和所述第三电感设置于电路板上，所述电路板包括层叠的第一层金属和第二层金属；
所述第一电感的线圈包括由所述第一层金属形成的第一部分和由所述第二层金属形成的第二部分；
所述第二电感的线圈由所述第二层金属形成，所述第三电感由所述第一层金属形成；
在垂直于所述电路板所在平面的方向上，所述第二电感的部分线圈与所述第三电感的部分线圈交叠；
在所述电路板所在的平面方向上，所述第一电感的所述第一部分与所述第二电感相邻，所述第一电感的第二部分与所述第三电感相邻。
9.根据权利要求8所述的低噪声放大器，其特征在于，
在垂直于所述电路板所在平面的方向上，所述第一电感的线圈从内向外逆时针旋转布线，所述第一电感的线圈的外端为所述第一电感的第一端，所述第一电感的线圈的内端为所述第一电感的第二端；
在垂直于所述电路板所在平面的方向上，所述第二电感的线圈从内向外逆时针旋转布线，所述第二电感的线圈的内端为所述第二电感的第二端，所述第二电感的线圈的外端为所述第二电感的第一端；
在垂直于所述电路板所在平面的方向上，所述第三电感的线圈从内向外顺时针旋转布线，所述第三电感的线圈的外端为所述第三电感的第一端，所述第三电感的线圈的内端为所述第三电感的第二端。
10.根据权利要求1所述的低噪声放大器，其特征在于，
所述第三电感与所述第二电感的耦合系数在[0.09,0.11]范围内；
所述第一电感与所述第二电感的耦合系数在[0.09,0.11]范围内。
11.根据权利要求4所述的低噪声放大器，其特征在于，
所述第七电感与所述第六电感的耦合系数在[0.44,0.46]范围内。
12.根据权利要求5所述的低噪声放大器，其特征在于，
所述第九电感与所述第八电感的耦合系数在[0.09,0.11]范围内。
13.根据权利要求3所述的低噪声放大器，其特征在于，
所述第一电感的电感量在[400,420]pH范围内；
所述第二电感的电感量在[365,385]pH范围内；
所述第三电感的电感量在[310,330]pH范围内；
所述第四电感的电感量在[80,100]pH范围内；
所述第五电感的电感量在[395,415]pH范围内；
所述第一电感、所述第二电感、所述第三电感、所述第四电感和所述第五电感的品质因数在[9,11]范围内；
所述第一电容的电容量在[60,70]fF范围内；
所述第四电容的电容量在[25,35]fF范围内；
所述第一电容和所述第四电容的品质因数在[29,31]范围内；
所述第一晶体管和所述第二晶体管的沟道宽度在[24,28]μm范围内。
14.根据权利要求5所述的低噪声放大器，其特征在于，
所述第六电感的电感量在[340,360]pH范围内；
所述第七电感的电感量在[510,530]pH范围内；
所述第八电感的电感量在[425,445]pH范围内；
所述第九电感的电感量在[510,530]pH范围内；
所述第十电感的电感量在[535,555]pH范围内；
所述第二电阻和所述第三电阻的电阻值在[2.5,3.5]Ohm范围内；
所述第十电感的品质因数在[7,9]范围内；
所述第五电容的电容量在[80,90]fF范围内；
所述第七电容的电容量在[65,75]fF范围内；
所述第九电容的电容量在[35,45]fF范围内；
所述第五电容、所述第七电容和所述第九电容的品质因数在[29,31]范围内；
所述第三晶体管和所述第四晶体管的沟道宽度在[18,22]μm范围内；
所述第五晶体管和所述第六晶体管的沟道宽度在[12,16]μm范围内。
15.一种电子设备，其特征在于，包括如权利要求1至14中任意一项所述的低噪声放大器。
CN202211072597.1A 2022-09-02 2022-09-02 低噪声放大器和电子设备 Pending CN117691958A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211072597.1A CN117691958A (zh) 2022-09-02 2022-09-02 低噪声放大器和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211072597.1A CN117691958A (zh) 2022-09-02 2022-09-02 低噪声放大器和电子设备

Publications (1)

Publication Number Publication Date
CN117691958A true CN117691958A (zh) 2024-03-12

Family

ID=90132476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211072597.1A Pending CN117691958A (zh) 2022-09-02 2022-09-02 低噪声放大器和电子设备

Country Status (1)

Country Link
CN (1) CN117691958A (zh)

Similar Documents

Publication Publication Date Title
US10892718B2 (en) Impedance transformation circuit for amplifier
US8576005B2 (en) Transceiver and integrated circuit
US8791769B2 (en) Figure 8 balun
US8154344B2 (en) RF power amplifier
EP1548928A1 (en) High-frequency power amplifier
US9035715B2 (en) Compact broadband impedance transformer
US20100244962A1 (en) Distributed active transformer based millimeter-wave power amplifier circuit
US20200007095A1 (en) High-frequency amplifier circuitry and semiconductor device
US11451195B2 (en) Amplifying apparatus
CN107666293A (zh) 一种介质集成悬置线wlan双通带低噪声放大器
US20220224295A1 (en) Methods and apparatus for power amplifier transformers
US9634618B2 (en) Impedance matching arrangement for an amplifier
CN117691958A (zh) 低噪声放大器和电子设备
CN218071442U (zh) 放大器、射频芯片及电子装置
US20220321067A1 (en) Low noise amplifier incorporating sutardja transformer
CN113067554B (zh) 一种基于CMOS实现的Ka频段低噪声放大器
CN114944827A (zh) 一种折叠线圈及分布式放大器
JP7275624B2 (ja) 周波数帯域可変高周波増幅器
CN216959813U (zh) 射频功率放大器的输入匹配电路和射频功率放大器
Rambeau et al. Antenna and input stages of a 470-710 MHz silicon TV tuner for portable applications
Jiang et al. A 24–28 GHz high-stability CMOS power amplifier using common-gate-shorting (CGS) technique with 17.5 dBm P _ sat P sat and 16.3% PAE for 5G millimeter-wave applications
US20240072755A1 (en) Impedance matching apparatus
CN218071441U (zh) 反馈放大器、射频芯片及电子装置
Ko et al. A 0.4-1.2 GHz Reconfigurable CMOS Power Amplifier for 802.11 ah/af Applications
WO2020179042A1 (ja) 高周波半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination