CN117690359A - 一种数据同步装置和方法 - Google Patents

Abstract

本发明公开了一种数据同步装置，应用于显示面板的检测，包括：配置模块用于接收上位机的第一信号，以及向采样模块发送第二信号和对应的配置信号；采样模块用于根据第二信号采样数据，拉高该采样数据对应的第一标志位，并将采样数据和第一标志位发送至数据同步模块；数据处理模块用于接收采样数据和第一标志位，寄存采样数据，并按照一定时间间隔，将接收到的最新的第一标志位组合为第三信号，以及将采样数据和第三信号发送至数据同步模块；数据同步模块用于比较第一信号和第三信号，并在第一信号和第三信号相同时，输出并标记已同步的采样数据。本发明实现显示面板检测中，不同采样速率下对不同参数值的同步采样。

Description

一种数据同步装置和方法

技术领域

本发明涉及OLED模组的显示测试技术领域，更具体地，涉及一种数据同步装置和方法。

背景技术

OLED以其全固态、主动发光、高亮度、高对比度、超轻超薄、快速响应、宽视角、低功耗、工作温度范围宽、易于柔性显示等诸多优点，OLED已被广泛应用于商业、通信、计算机、工业应用等领域，是目前最有发展前景的新型显示技术之一。

由于OLED模组在工艺上的细微噪声以及相同涂层上分子排布的差异性，导致同一产线上不同模组对电信号的响应不尽相同。因此，为实现对OLED屏幕质量的精准评估，及实现高精度的Gamma调节，有必要对OLED屏幕的灰度、电压、电流等值进行同步测量。

对于采样芯片而言，不同的芯片相同的采样速率的配置，其实际的采样速率是不同的。以AD7175为例，在对电压、电流采样都配置为50ksps的采样速率时，其实际的采样速率有约0.2%偏差。随着采样时间的增加，采样点数偏差越大，导致同样序号的采样点在时域上不能够完全同步。

发明内容

针对现有技术的至少一个缺陷或改进需求，本发明提供了一种数据同步装置和方法，实现显示面板检测中，不同采样速率下对不同参数值的同步采样。

为实现上述目的，按照本发明的第一个方面，提供了一种数据同步装置，应用于显示面板的检测，包括：

配置模块、若干采样模块、数据处理模块和数据同步模块；

其中，所述配置模块用于接收上位机的第一信号，还用于向所述采样模块发送第二信号和对应的配置信号；

所述采样模块用于根据第二信号采样数据，拉高该采样数据对应的第一标志位；所述采样模块还用于将所述采样数据和所述第一标志位发送至所述数据同步模块；

所述数据处理模块用于接收若干采样模块发送的多个所述采样数据和多个所述第一标志位，并按照一定时间间隔，将接收到的多个最新的所述第一标志位组合为第三信号；还用于将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块用于比较所述第一信号和所述第三信号，并在所述第一信号和所述第三信号相同时，输出已同步的采样数据并拉高第二标志位；

或，

所述数据处理模块用于接收所述采样数据和所述第一标志位，通过所述第一标志位判断采样速率最慢的采样数据，以该采样数据的第一标志位作为第三信号；还用于将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块在接收到所述第三信号为高时，输出所述采样数据并拉高第二标志位。

进一步地，上述数据同步装置还包括：

所述采样模块包括电压采样模块、电流采样模块和光采样模块，分别用于采样待测显示面板的电压数据、电流数据和光强度数据。

进一步地，上述数据同步装置还包括：

所述第一信号是按照预设顺序生成的若干位信号，其中每一位信号对应一个采样模块；

所述配置模块用于解析所述第一信号，依据所述第一信号中每一位信号，向对应的采样模块发送第二信号。

进一步地，上述数据同步装置还包括：

所述数据处理模块组合第三信号，具体包括：

所述数据处理模块将所述第一标志位按照顺序组合为第三信号，其中，组合的顺序与所述第一信号的预设顺序相同。

进一步地，上述数据同步装置还包括：

所述数据同步模块用于比较所述第一信号和所述第三信号，还包括：

所述数据同步模块在所述第一信号和所述第三信号不相同时，生成第四信号，发送至所述配置模块，使得所述配置模块修改发送至所述采样模块的所述配置信号；

或，所述数据同步模块在所述第一信号和所述第三信号不相同时，生成第四信号，发送至所述数据处理模块，使得所述数据处理模块缓存所述采样数据，直至所述数据处理模块组合的第三信号与所述第一信号相同。

进一步地，上述数据同步装置还包括：

通过所述第一标志位判断采样速率最慢的采样数据，具体包括：

所述数据处理模块以一段时间内，若干采样模块发来的不同第一标志位为高的数量进行判断，第一标志位为高最少的采样数据是采样速率最慢的采样数据。

进一步地，上述数据同步装置还包括：

所述数据同步装置基于FPGA实现，其中，不同采样模块分别对应一块ADC芯片。

进一步地，上述数据同步装置还包括：

所述配置模块是嵌入在FPGA中的ARM芯片，通过AXI总线向所述采样模块发送第二信号和对应的配置信号。

进一步地，上述数据同步装置还包括：

所述配置信号存储在所述ADC芯片的寄存器中，用于改变所述采样模块的采样和输出参数。

按照本发明的第二个方面，还提供了一种数据同步方法，应用于如上述任一项的数据同步装置，包括：

配置模块接收上位机的第一信号，向采样模块发送第二信号和对应的配置信号；

所述采样模块根据第二信号采样数据，拉高该采样数据对应的第一标志位；并将所述采样数据和所述第一标志位发送至数据处理模块；

所述数据处理模块接收若干采样模块发送的多个所述采样数据和多个所述第一标志位，并按照一定时间间隔，将接收到的多个最新的所述第一标志位组合为第三信号，再将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块比较所述第一信号和所述第三信号，并在所述第一信号和所述第三信号相同时，输出已同步的采样数据并拉高第二标志位；

或，

所述数据处理模块接收所述采样数据和所述第一标志位，通过所述第一标志位判断采样速率最慢的采样数据，以该采样数据的第一标志位作为第三信号，再所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块在接收到所述第三信号为高时，输出所述采样数据并拉高第二标志位。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

本发明提供的数据同步装置，可以根据上位机发送的第一信号，灵活选择不同采样数据进行数据同步，实现显示面板检测中不同采样速率下对不同参数值的同步采样。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1提供的数据同步装置结构示意图；

图2为本发明实施例2提供的数据同步装置结构示意图；

图3为本发明实施例3提供的数据同步装置结构示意图；

图4为本发明实施例4提供的数据同步装置结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

实施例1：

如图1所示，作为本发明的第一实施例，提供了一种应用于显示面板检测的数据同步装置的结构示意图。本实施例提供的数据同步装置是基于内嵌ARM芯片的FPGA实现的。数据同步装置包括了配置模块、若干采样模块、数据处理模块和数据同步模块。

配置模块用于接收上位机的第一信号（上位机在图中未示出）。本实施例中，上位机可以是色彩分析仪，也可以是其他类型的上位机。上位机发送的第一信号是个有N位的信号，其中N是采样模块的数量。第一信号的每一位是0或1，其中0代表该采样模块不采样数据，1代表该采样模块采样数据，再将上述每一位信号按照预设顺序组合为0和1的序列，构成第一信号。如果第一信号中有且仅有一个1，表示只做单一的数据采样。在有两个及以上的1时，则表示采样两类数据并做同步。

在本实施例中，当采样模块是电压采样、电流采样和光采样模块时，第一信号按照[电流-光-电压]的预设顺序排列，其对应含义如下：

配置模块在接收上位机的第一信号后，按照预设顺序解析第一信号，并向采样模块发送第二信号和对应的配置信号。其中，第二信号是通过解析第一信号中的位数，向该位对应的采样模块发送该位的信号。例如，若第一信号是101，则配置模块会解析第一信号的第0和第2位是1，第1位是0，进一步找到第0位对应电压，第2位对应电流，第1位对应光，因此，配置模块发送的第二信号如下：向电流采样和电压采样模块发送采样信号，向光采样模块发送不采样信号，同时发送各模块的配置信号。在一些实施方式中，配置模块也可以向需要采样的采样模块发送配置信号，例如在上述情况下可以只向电流采样和电压采样模块发送采样信号和配置信号，向光采样模块不发送任何信号。

本实施例中，采样模块是用于采样对应参数的模块。采样模块通常会外接其他专用的采样设备，例如，本实施例中的电流采样模块和电压采样模块可以通过外接的电流电压采样设备，获取待测显示面板的电流和电压数据，并可以在时钟信号的控制下，按照一定的时间间隔持续读取数据。配置信号用于控制采样模块的采样速率、数据输出通道等参数。采样模块输出数据时，会同时拉高该数据的标志位，被称为第一标志位。例如，本实施例中，当电流采样模块和电压采样模块按照其采样速率进行采样时，采样到数据的一刻，数据的第一标志位为1。采样模块将采样数据和第一标志位发送至数据处理模块。

本实施例中的数据处理模块起到两个作用，其一是接收各采样数据并寄存，其二是将第一标志位组合成第三信号。数据处理模块对采样到的数据寄存，不作任何的处理。组合的方式是将第一标志位按照第一信号的预设顺序进行组合。例如，本实施例中第一信号的预设顺序是[电流-光-电压]，则第三信号的组合中，按照[电流采样模块的第一标志位——光采样模块的第一标志位——电压采样模块的第一标志位]这个顺序进行组合，组成一个三位宽的第三信号。数据处理模块会按照一定时间间隔将最新的第一标志位进行组合，这样，当采样模块的采样速率不同，导致输出的采样数据不同步时，会在组合为第三信号时出现偏差。本实施例中，数据处理模块组合第三信号的时间间隔可以通过时钟信号进行控制，可以采用与采样模块相同的时钟信号进行控制。最后，数据处理模块将采样数据和第三信号发送到数据同步模块。

本实施例中的数据同步模块会接收采样数据、第一信号和第三信号，并对比第一信号和第三信号是否完全相同。数据同步模块对比第一信号和第三信号，完全相等，则会将采样数据输出至后端，并同时将第二标志位拉高到1，表示该标志位下的输出数据是经过同步的数据。

数据同步模块的输出信号可以输出至诸如示波器、显示器等显示设备，使得工作人员可以直接地、直观地看到待测显示面板的检测结果，也可以输出至诸如内存、硬盘等存储设备，保存该显示面板的检测结果以备后续使用，还可以输出至显示面板的控制模块，以实现对显示面板相关参数的现场调节。本实施例中对数据同步模块后续的输出单元不作限制。

下面举例说明本实施例采用的数据同步装置的同步原理。在一种情况下，上位机发出的第一信号是101，如果多个采样模块的采样速率相同，则数据处理模块会持续组合第一标志位并得到信号为101的第三信号，数据同步模块会判断所有的数据都是符合同步标准的，会持续输出电流和电压数据并将第二标志位拉高到1，以表示该标志位下的输出数据是经过同步的数据。

在另一种情况下，上位机发出的第一信号仍然是101，但是多个采样模块的采样速率受到该芯片本身质量影响，即使在相同时钟信号下也可能存在不同，此时在数据处理模块组合第三信号时，可能会出现电流数据的第一标志位为1，但电压数据的第一标志位为0的情况，这说明电流采样模块和电压采样模块的采样并未同步。此时，组合得到的第三信号会组合为100，与第一信号并不相同。

若第一信号和第三信号不同，则数据同步模块可以选择不输出采样数据，或输出采样数据但是第二标志位保持为0，表示此时输出的采样数据并未经过同步。此时，工作人员可以通过配置模块向采样模块输出配置信号，修改采样模块的参数以使得多个采样模块的数据得到同步。

实施例2：

如图2所示，作为本发明的第二实施例，在实施例1的基础上，数据同步模块在第一信号和第三信号不相同时，生成第四信号，发送至配置模块，使得配置模块修改发送至采样模块的配置信号。在本实施例中，可以通过发送配置信号，修改采样模块的采样参数，例如，AD芯片的采样速率等，实现数据的自动同步，无需手动调节即可在数据输出不同步时进行自动闭环调节。

实施例3：

如图3所示，作为本发明的第三实施例，在实施例1的基础上，数据同步模块在第一信号和第三信号不相同时，生成第四信号，发送至数据处理模块。考虑到采样模块的采样速率等参数，通常是以固定档位进行划分的，即无法连续调节。如果存在两块采样模块的芯片参数由于芯片性能原因在各档位都无法实现同步，则难以通过调节采样模块的参数实现数据同步。

因此，在本实施例中，数据同步模块生成第四信号，发送至数据处理模块，使得数据处理模块暂时缓存相关的采样数据。等待采样速率最慢的采样模块的第一标志位发送到数据处理模块后，即可以在数据处理模块中组合出与第一信号相同的第三信号，数据同步模块即可以完成同步数据的输出。

实施例4：

如图4所示，作为本发明的第四实施例，在实施例1的基础上，数据处理模块不对第一标志位进行组合，而是通过第一标志位，判断不同采样模块的采样速率，并以采样速率最慢的采样模块的第一标志位作为第三信号。在该方法下，数据同步模块无需比较第一信号和第三信号，只在接收到第三信号时输出数据，即可保证输出的数据是经过同步的。

下面举例说明该实施例的原理。以图4为例，假设在相同的时钟信号下，电压采样的速率最快，电流采样的速率最慢，则在相同时间内，数据处理模块会接收到最多的电压采样数据以及最少的电流采样数据。由于采样模块每采样一次都会拉高一次第一标志位，因此，采样数据数量与第一标志位为高的数量相同。进而，通过计算一段时间内，第一标志位为高的数量，就可以判断采样数据的多少，进而判断采样速率的高低。例如，在一段时间内有10个电压采样数据的第一标志位是1，9个光强度采样数据的第一标志位是1，8个电流采样数据的第一标志位是1，则很容易通过第一标志位的数量判断得到电流采样模块的采样速率是最慢的。

进一步地，在本实施例中，以速率最慢的采样数据的第一标志位作为第三信号，再将采样数据和第三信号发送至数据同步模块。数据同步模块在接到第三信号为高时，输出此时的采样数据。

以本实施例的方法进行数据同步，可以省略其中的第三信号的组合以及第一信号、第三信号对比的步骤，并可以大幅度提高数据同步的效果。

在上述实施例1-4中，数据同步装置是基于内嵌ARM芯片的FPGA实现的，其中，优选的方案是将配置模块设置在ARM芯片上，通过ARM芯片较为强大的运算能力以实现上述的解析和发送功能。另一种实施方式中，也可以是采用未集成内嵌ARM芯片的FPGA实现，采用FPGA本身的运算能力即可。采样模块采用FPGA中的ADC芯片实现，配置信号是按照不同的应用需求，可以给ADC的内部寄存器写入不同的值来改变其采样和输出参数。配置模块通过AXI总线与采样模块通信。同时，数据处理模块和数据同步模块也集成在FPGA上，利用FPGA本身的运算功能进行运算处理。

实施例5：

作为本发明的第四实施例，提供了一种数据同步方法，应用于如实施例1-4任一项的数据同步装置，包括：

配置模块接收上位机的第一信号，向采样模块发送第二信号和对应的配置信号；

采样模块根据第二信号采样数据，拉高该采样数据对应的第一标志位；并将采样数据和第一标志位发送至数据处理模块；

数据处理模块接收采样数据和第一标志位，并按照一定时间间隔，将接收到的最新的第一标志位组合为第三信号，再将采样数据和第三信号发送至数据同步模块；数据同步模块比较第一信号和第三信号，并在第一信号和第三信号相同时，输出已同步的采样数据并拉高第二标志位；

或，

数据处理模块接收采样数据和第一标志位，通过第一标志位判断采样速率最慢的采样数据，以该采样数据的第一标志位作为第三信号，再采样数据和第三信号发送至数据同步模块；数据同步模块在接收到第三信号为高时，输出采样数据并拉高第二标志位。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据同步装置，应用于显示面板的检测，包括：

配置模块、若干采样模块、数据处理模块和数据同步模块；

其中，所述配置模块用于接收上位机的第一信号，还用于向所述采样模块发送第二信号和对应的配置信号；

所述采样模块用于根据第二信号采样数据，拉高该采样数据对应的第一标志位；所述采样模块还用于将所述采样数据和所述第一标志位发送至所述数据同步模块；

所述数据处理模块用于接收若干采样模块发送的多个所述采样数据和多个所述第一标志位，并按照一定时间间隔，将接收到的多个最新的所述第一标志位组合为第三信号；还用于将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块用于比较所述第一信号和所述第三信号，并在所述第一信号和所述第三信号相同时，输出已同步的采样数据并拉高第二标志位；

或，

所述数据处理模块用于接收所述采样数据和所述第一标志位，通过所述第一标志位判断采样速率最慢的采样数据，以该采样数据的第一标志位作为第三信号；还用于将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块在接收到所述第三信号为高时，输出所述采样数据并拉高第二标志位。

2.如权利要求1所述的数据同步装置，其特征在于：

所述采样模块包括电压采样模块、电流采样模块和光采样模块，分别用于采样待测显示面板的电压数据、电流数据和光强度数据。

3.如权利要求1所述的数据同步装置，其特征在于：

所述第一信号是按照预设顺序生成的若干位信号，其中每一位信号对应一个采样模块；

所述配置模块用于解析所述第一信号，依据所述第一信号中每一位信号，向对应的采样模块发送第二信号。

4.如权利要求3所述的数据同步装置，其特征在于：

所述数据处理模块组合第三信号，具体包括：

所述数据处理模块将所述第一标志位按照顺序组合为第三信号，其中，组合的顺序与所述第一信号的预设顺序相同。

5.如权利要求1所述的数据同步装置，其特征在于：

所述数据同步模块用于比较所述第一信号和所述第三信号，还包括：

所述数据同步模块在所述第一信号和所述第三信号不相同时，生成第四信号，发送至所述配置模块，使得所述配置模块修改发送至所述采样模块的所述配置信号；

或，所述数据同步模块在所述第一信号和所述第三信号不相同时，生成第四信号，发送至所述数据处理模块，使得所述数据处理模块缓存所述采样数据，直至所述数据处理模块组合的第三信号与所述第一信号相同。

6.如权利要求1所述的数据同步装置，其特征在于：

通过所述第一标志位判断采样速率最慢的采样数据，具体包括：

所述数据处理模块以一段时间内，若干采样模块发来的不同第一标志位为高的数量进行判断，第一标志位为高最少的采样数据是采样速率最慢的采样数据。

7.如权利要求1所述的数据同步装置，其特征在于：

所述数据同步装置基于FPGA实现，其中，不同采样模块分别对应一块ADC芯片。

8.如权利要求7所述的数据同步装置，其特征在于：

所述配置模块是嵌入在FPGA中的ARM芯片，通过AXI总线向所述采样模块发送第二信号和对应的配置信号。

9.如权利要求7所述的数据同步装置，其特征在于：

所述配置信号存储在所述ADC芯片的寄存器中，用于改变所述采样模块的采样和输出参数。

10.一种数据同步方法，应用于如权利要求1-9任一项的数据同步装置，包括：

配置模块接收上位机的第一信号，向采样模块发送第二信号和对应的配置信号；

所述采样模块根据第二信号采样数据，拉高该采样数据对应的第一标志位；并将所述采样数据和所述第一标志位发送至数据处理模块；

所述数据处理模块接收若干采样模块发送的多个所述采样数据和多个所述第一标志位，并按照一定时间间隔，将接收到的多个最新的所述第一标志位组合为第三信号，再将所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块比较所述第一信号和所述第三信号，并在所述第一信号和所述第三信号相同时，输出已同步的采样数据并拉高第二标志位；

或，

所述数据处理模块接收所述采样数据和所述第一标志位，通过所述第一标志位判断采样速率最慢的采样数据，以该采样数据的第一标志位作为第三信号，再所述采样数据和所述第三信号发送至所述数据同步模块；所述数据同步模块在接收到所述第三信号为高时，输出所述采样数据并拉高第二标志位。