CN117677209A - 一种权重更新快速置零的神经形态器件阵列及其制备方法 - Google Patents

Abstract

本发明提供了一种权重更新快速置零的神经形态器件阵列，所述神经形态器件阵列由若干个单一神经形态器件结构组成，所述单一神经形态器件结构由下至上依次分为底栅电极、栅绝缘层、自组装单分子层、半导体传输层，所述单一神经形态器件结构还包括源极、漏极，所述源极、漏极并列位于半导体传输层上，所有所述单一神经形态器件的底栅电极始终共地或悬空。本发明采用漏极接入读写电压脉冲的存储方式，通过底栅极悬空不接地的方法，在读写过程中，栅极在漏极电压的作用下诱导出等效电压，从而改变栅极和漏极之间的电场强度，实现权重更新快速置零的操作，进而保证了神经形态器件阵列权重更新的即时有效性。

Description

一种权重更新快速置零的神经形态器件阵列及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种权重更新快速置零的神经形态器件阵列及其制备方法。

背景技术

随着半导体技术和信息社会的迅猛发展，信息量呈爆炸式增长，需要更加强大的芯片进行信息处理。随着芯片制程逐渐达到物理极限，摩尔定律失效，芯片性能难以进一步提高；传统芯片受限于冯诺依曼架构，存算分离导致大量功耗浪费在数据传输过程中，而且存储器存取速度严重滞后于处理器计算速度，导致高性能处理器难以发挥应有的功效。传统芯片功耗墙和存储墙问题日益凸显，亟需一种颠覆性的芯片架构解决当前难题。

神经形态芯片具有存内计算和高度并行的特点，具有功耗低、速度快、高效等优势，有望成为下一代智能芯片。要实现存内计算和并行计算，需要开发具有存储功能和计算功能的神经形态器件，如忆阻器、相变存储器等两端器件，铁电晶体管、有机场效应晶体管等三端器件。目前神经形态器件中，有机场效应晶体管具有制备工艺简单、电学性能优异、可与柔性器件集成等优势，成为目前神经形态芯片领域研究的热点方向。

将多个神经形态单元器件集成阵列进行基本功能运算是实现复杂神经形态芯片功能的必经之路。然而，在基于有机场效应晶体管的神经形态器件阵列的研究中，如何实现快速权重置零更新是器件阵列实现快速高效运算功能的一大技术难题。为了实现阵列化器件的快速置零权重更新，目前普遍采用在器件栅极施加反向偏压的方法，然而这种方法受栅极偏压信号传递速度以及器件差异的限制，无法阵列所有器件权重同步高效置零更新。

发明内容

本发明提供了一种权重更新快速置零的神经形态器件阵列及其制备方法，以实现快速置零的效果。

本发明提供一种权重更新快速置零的神经形态器件阵列，所述神经形态器件阵列由若干个单一神经形态器件结构组成，所述单一神经形态器件结构由下至上依次分为底栅电极、栅绝缘层、自组装单分子层、半导体传输层，所述单一神经形态器件结构还包括源极、漏极，所述源极、漏极并列位于半导体传输层上，所有所述单一神经形态器件的底栅电极始终共地或悬空。

进一步地，所述底栅电极和栅绝缘层材料分别为N型重掺杂硅和二氧化硅，所述神经形态器件阵列中所有单一神经形态器件共用衬底。

进一步地，所述自组装单分子层由2-甲基-2-丙烯酸3-(三氯硅基)丙酯制备而成。

进一步地，所述半导体传输层材料为p型有机半导体材料并五苯，作为导电沟道。

进一步地，所述源极、漏极选用金属Cu材料。

进一步地，所有所述单一神经形态器件结构神经形态器件共用衬底，衬底中介电层位于底栅电极正上方；所述自组装单分子层位于衬底介电层正上方，垂直制备于介电层上；所述半导体传输层制备于自组装单分子层正上方，源极、漏极制备于半导体传输层正上方，源极和漏极中间隔开形成导电沟道。

本发明另一方面还公开一种上述神经形态器件阵列的制备方法，所述自组装单分子层采用自组装溶液浸泡技术成膜，半导体传输层、源极和漏极采用热真空蒸镀方法制备。

进一步地，制备方法包括如下步骤：

步骤一，选择50nm单抛氧化硅片作为衬底，超声清洗并烘干备用；

步骤二，将步骤一处理好的的硅片进行紫外臭氧处理10min，然后在衬底上制备自组装单分子层；

步骤三，在步骤二处理好的样品上依次蒸镀半导体传输层、源极和漏极，得到神经形太器件阵列。

更进一步地，所述步骤一所述衬底的尺寸为1.5cm×1.5cm。

更进一步地，所述步骤三所述半导体传输层材料为并五苯，蒸镀速率为薄膜厚度由晶振片实时监测控制在为30nm，真空度优于5×10^-4Pa；源极、漏极材料为铜，蒸镀速率为/>薄膜厚度由晶振片实时监测控制在为50nm，真空度优于5×10^-4Pa；半导体传输层和电极采用掩模版进行图案化处理。

本发明与现有技术相比，采用漏极接入读写电压脉冲的存储方式，通过底栅极悬空不接地的方法，在读写过程中，栅极在漏极电压的作用下诱导出等效电压，从而改变栅极和漏极之间的电场强度，实现权重更新快速置零的操作，进而保证了神经形态器件阵列权重更新的即时有效性。

附图说明

图1本发明实施例提供的神经形态器件阵列结构示意图；

图2本发明实施例提供的神经形态器件阵列的制备方法流程图；

图3本发明实施例提供的神经形态器件漏极注入回滞曲线；

图4本发明实施例提供的神经形态器件阵列底栅极始终接地情况下的多脉冲长程可塑性测试；

图5本发明实施例提供的神经形态器件阵列底栅突然悬空不接地情况下的多脉冲长程可塑性；

图6本发明实施例提供的神经形态器件阵列底栅栅极接地情况下电压脉冲测试。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。

目前神经形态阵列中的器件存在权值更新快速置零技术难题，导致阵列运算速度与结果不佳，所以研究人员一直致力于加快阵列权值更新置零操作的速度，但效果有限。而本发明提出了栅极悬空不接地、采用漏极电压读写的操作方法，使得阵列器件权重由于诱导等效的作用快速置零，巧妙地解决了神经形态阵列中权重更新快速置零的技术难题。

有鉴于此，本发明提供了一种权重更新快速置零的神经形态器件阵列及其制备方法。

如图1所示，本发明神经形态器件阵列由多个神经形态器件组成，各个器件共用衬底，调控阵列读写通过源极接地、漏极施加电压脉冲，栅极悬空不接地实现权值更新快速置零操作。该器件阵列由下至上分别为：底栅电极；介电层；自组装单分子层，垂直形成于介电层上方；半导体传输层，垂直形成于自组装单分子层上方；源极和漏极制备于半导体传输层上方。特别说明，半导体传输层、源极和漏极由掩模版进行图案化处理，源极和漏极中间留有导电沟道。

进一步，底栅电极为N型重掺杂硅，介电层为二氧化硅，阵列上所有器件共用衬底。自组装单分子层所用材料为2-甲基-2-丙烯酸3-(三氯硅基)丙酯，半导体传输层所用材料为p型有机半导体并五苯，源电极和漏电极所用材料均为金属铜。

通过上述技术方案，实现了栅极调控阵列器件权重，因而可以进行神经形态器件阵列权重更新的快速置零操作。

应当注意的是，本发明实施例在器件制备过程中，实验室温度为24℃，湿度为50％，整个真空蒸镀过程在充满氮气的手套箱中进行。

如图2所示，本发明实施例提供一种权值更新快速置零的神经形态器件阵列的制备方法，包括以下步骤：

S101：将氧化层厚度为50nm的单抛硅片使用刻刀切割为1.5cm×1.5cm的尺寸，放入超纯水中，滴加Decon清洗液并超声清洗60min，然后用超纯水超声清洗60min，使用无水乙醇冲刷硅片，氮气枪吹干，放入鼓风干燥箱内在120℃条件下干燥2h。

S102：将S101处理好的硅片进行紫外臭氧处理10min，增强表面亲水性，将硅片放入盛有正己烷的容器中，滴入少许2-甲基-2-丙烯酸3-(三氯硅基)丙酯溶液，静置2h，使其自组装形成单分子层；自组装完成后，加入无水乙醇，吸管吸出液体至刚刚淹没硅片，重复2～3次；取出硅片，使用无水乙醇清洗，吹干并干燥。

S103：将S102处理好的硅片盖上掩模版，放入真空蒸镀系统；使用有机蒸发源蒸镀半导体传输层，材料为并五苯，蒸镀过程中旋转基片提高镀膜均匀性，蒸镀膜厚设定为30nm，蒸镀速率维持在蒸镀温度不超过195℃，真空度优于5×10^-4Pa；使用金属蒸发源蒸镀源极、漏极，材料为金属铜，蒸镀膜厚设定为50nm，蒸镀速率维持在/>蒸镀过程中电流为150A左右，真空度优于5×10^-4Pa。

S104：将前述步骤制备完成的器件取出，使用Keithley 2636B半导体参数分析仪对本实施例中的器件进行电学表征，所得数据绘制成图3、图4、图5、图6以及表1。

表1、阵列器件脉冲测试电流变化

图3为器件在栅极接地时漏极施加扫描电压下的回滞曲线，从图中可以看出，随着施加正向电压的增大，输出漏极电流呈快速增长，表现出典型的P型半导体特性，在给器件施加回扫电压时，明显的回滞窗口被发现，说明电荷能被电荷捕获层捕获。图4为栅极始终接地的情况下，在漏极施加+5V偏压进行读取，-20V偏压进行写入时的脉冲测试曲线，经过多个脉冲测试后，电学数据变现出典型的长程可塑性，如表1所示，电流变化了10.71nA。而图5表示阵列器件在栅极始终悬空不接地的情况下，进行+5V读取、-20V写入操作，可以发现输出电流逐渐降低，并处于较低电流水平。图6表示在栅极接地情况下进行电压脉冲测试，脉冲测试过程中突然将栅极悬空不接地，脉冲测试结束再将栅极重新接地，如表1可以看到，器件输出电流突然大幅降低到0.49nA，电流降低率达到了99.59％，基本上可以认定为零值附近，并长时间维持，表明器件权重实现了快速置零；这是因为栅极悬空不接地之后，在漏极电场作用下，栅极诱导出等效电压，改变了栅极和漏极之间的电场强度，从而实现权重快速更新。

所有测试结果表明，本发明实施例制备的一种权重更新快速置零的神经形态器件阵列，通过漏极施加电压脉冲进行读写操作，而栅极调控权重更新，从而实现了快速权重更新，大大加快了阵列运算速度；该神经形态器件阵列制备简单，权重更新速度快，有利于大规模推广及研究。

本发明实施例对阵列器件做了脉冲电压刺激测试。如图6所示，在电压脉冲测试过程中，栅极突然由接地状态变为悬空不接地，输出电流快速大幅降低，并长时间维持，从而证明本发明实施例方案可以实现阵列权重快速置零，与现有技术相比具有很大的优势。

综上所述，本发明实施例具有如下优点：

1.神经形态器件的自组装单分子层材料选择2-甲基-2-丙烯酸3-(三氯硅基)丙酯，具有电荷捕获和界面修饰作用，其电荷捕获作用使阵列器件具有存储窗口，可以实现存储功能；其界面修饰作用可以改善接触，提高器件电学性能。

2.本发明采用漏极接入读写电压脉冲的存储方式，通过底栅极悬空不接地的方法，在读写过程中，栅极在漏极电压的作用下诱导出等效电压，从而改变栅极和漏极之间的电场强度，实现权重更新快速置零的操作，进而保证了神经形态器件阵列权重更新的即时有效性，大大加快了器件阵列权重更新速度，简化了权重更新操作。

3.本发明提供的制备方法，工艺简单，成本低，与目前的CMOS制备工艺相兼容，权重更新操作便利有效、具有普适性。

4.本发明的技术方案填补了国内外业内技术空白，目前国内外还没有利用栅极悬空不接地进行权重更新快速置零操作来解决神经形态器件阵列权重更新置零的问题，本发明创造性地提出漏极注入读写电压、栅极悬空不接地的存储及权重更新方式，使阵列中各器件的权重在诱导等效电压作用下快速置零更新。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解，技术人员阅读本申请说明书后依然可以对本发明的具体实施方式进行修改或者等同替换，但这些修改或变更均未脱离本发明申请待批权利要求保护范围之内。

Claims (10)

1.一种权重更新快速置零的神经形态器件阵列，其特征在于，所述神经形态器件阵列由若干个单一神经形态器件结构组成，所述单一神经形态器件结构由下至上依次分为底栅电极、栅绝缘层、自组装单分子层、半导体传输层，所述单一神经形态器件结构还包括源极、漏极，所述源极、漏极并列位于半导体传输层上，所有所述单一神经形态器件的底栅电极始终共地或悬空。

2.根据权利要求1所述一种权重更新快速置零的神经形态器件阵列，其特征在于，所述底栅电极和栅绝缘层材料分别为N型重掺杂硅和二氧化硅，所述神经形态器件阵列中所有单一神经形态器件共用衬底。

3.根据权利要求1所述一种权重更新快速置零的神经形态器件阵列，其特征在于，所述自组装单分子层由2-甲基-2-丙烯酸3-(三氯硅基)丙酯制备而成。

4.根据权利要求1所述一种权重更新快速置零的神经形态器件阵列，其特征在于，所述半导体传输层材料为p型有机半导体材料并五苯，作为导电沟道。

5.根据权利要求1所述一种权重更新快速置零的神经形态器件阵列，其特征在于，所述源极、漏极选用金属Cu材料。

6.根据权利要求1所述一种权重更新快速置零的神经形态器件阵列，其特征在于，所有所述单一神经形态器件结构神经形态器件共用衬底，衬底中介电层位于底栅电极正上方；所述自组装单分子层位于衬底介电层正上方，垂直制备于介电层上；所述半导体传输层制备于自组装单分子层正上方，源极、漏极制备于半导体传输层正上方，源极和漏极中间隔开形成导电沟道。

7.一种权利要求1-6任意一项所述神经形态器件阵列的制备方法，其特征在于，所述自组装单分子层采用自组装溶液浸泡技术成膜，半导体传输层、源极和漏极采用热真空蒸镀方法制备。

8.根据权利要求7所述神经形态器件阵列的制备方法，其特征在于，制备方法包括如下步骤：

步骤一，选择50nm单抛氧化硅片作为衬底，超声清洗并烘干备用；

步骤二，将步骤一处理好的的硅片进行紫外臭氧处理10min，然后在衬底上制备自组装单分子层；

步骤三，在步骤二处理好的样品上依次蒸镀半导体传输层、源极和漏极，得到神经形态器件阵列。

9.根据权利要求8所述神经形态器件阵列的制备方法，其特征在于，所述步骤一所述衬底的尺寸为1.5cm×1.5cm。

10.根据权利要求8所述神经形态器件阵列的制备方法，其特征在于，所述步骤三所述半导体传输层材料为并五苯，蒸镀速率为薄膜厚度由晶振片实时监测控制在为30nm，真空度优于5×10^-4Pa；源极、漏极材料为铜，蒸镀速率为/>薄膜厚度由晶振片实时监测控制在为50nm，真空度优于5×10^-4Pa；半导体传输层和电极采用掩模版进行图案化处理。