CN117675155A - 多设备间的同步控制方法及系统 - Google Patents

Abstract

本申请提出了一种多设备间的计时同步控制方法及系统，第二设备发送的同步数据帧包含有其起始时间即基于其第二计时器确定的第二时间值，各第一设备接收到该同步数据帧，确定其自身的第一计时器的第一时间值，这样，就可以基于第一时间值与第二时间值之间的时间差值，对第一设备自身的第一计时器进行相位校准，使其校准后的第一计时器与第二设备的计时器的时间值同步，即达到各设备的计时器进行同频同相的目的，以实现多个设备之间高实时性、高同步性的通讯场景，如实现各设备同步响应功率输出指令的效果。

Description

多设备间的同步控制方法及系统

技术领域

本申请主要涉及大功率设备应用领域，更具体地说是涉及一种多设备间的同步控制方法及系统。

背景技术

目前，为了方便设备的管理和维护，大功率设备的架构可以采用模块机方案部署，对于同一功率等级的模块机可以并联连接，每个模块机作为独立个体工作在自己的功率等级范围内，适用于不同功率等级的产品，且在某个模块机发生故障，也不会造成整机的瘫痪。

然而，由于并联连接的多个模块机各自工作的功率小于整机的功率，若这多个模块机的指令响应时间一致时，提前响应的模块机很可能会因超负荷运行而导致损坏。

发明内容

为了解决上述技术问题，本申请提供了以下技术方案：

本申请提出了一种多设备间的计时同步控制方法，所述多设备间的计时同步控制方法包括：

任一第一设备接收第二设备发送的同步数据帧，确定所述第一设备接收到所述同步数据帧时的第一时间值；所述第一时间值由所述第一设备的第一计时器确定，且各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同；

获取所述第一时间值与所述同步数据帧包含的第二时间值之间的时间差值；所述第二时间值由所述第二计时器确定，是指所述第二设备发送所述同步数据帧的起始时间；

基于所述时间差值，对所述第一设备的第一计时器进行相位校准，以使校准后的第一计时器与所述第二计时器的计时同步。

可选的，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，所述任一第一设备接收第二设备发送的同步数据帧，包括：

任一所述第一设备接收所述第一差分总线传输的来自所述第二设备的同步数据帧；

所述各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同，包括：

任一所述第一设备接收所述第二差分总线传输的来自所述第二设备的时钟信号；所述第二计时器基于所述时钟信号进行计时；

基于所述时钟信号，控制所述第一设备的第一计时器进行计时。

可选的，所述基于所述时间差值，对所述第一设备的第一计时器进行相位校准，包括：

监测针对所述第一设备的第一计时器的校准标志位；所述校准标志位基于所述时间差值变化；

确定所述校准标志位从第一状态切换为第二状态，将在所述时钟信号的下一次计时跳变沿所输出的时间值更新为所述第一计时器当前时间值与所述时间差值的总值。

可选的，若所述第一设备为功率设备，且所述功率设备基于脉宽调制方式调节输出功率，所述多设备间的计时同步控制方法还包括：

接收来自所述第二设备的功率输出指令；所述功率输出指令包含所述第一设备分配到的目标功率；

基于所述校准后的第一计时器，响应所述功率输出指令，调节所述第一设备的脉宽调制信号，以使接收到所述功率输出指令的各所述第一设备同时输出各自分配到的所述目标功率。

本申请还提出了一种多设备间的计时同步控制方法，所述多设备间的计时同步控制方法包括：

第二设备基于时钟信号控制自身的第二计时器进行计时，并将所述时钟信号发送至各第一设备，以使得所述各第一设备的第一计时器与所述第二计时器的计时频率相同；

检测到计时同步指令，获取所述第二计时器当前的第二时间值；

向所述各第一设备发送包含所述第二时间值的同步数据帧，以实现所述各第一设备的所述第一计时器的相位校准，使得校准后的第一计时器与所述第二计时器的计时同步。

可选的，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，所述第二设备将所述时钟信号发送至各第一设备，包括：

第二设备将时钟信号发送至所述第二差分总线，以使得各所述第一设备的第一计时器基于所述第二差分总线传输的所述时钟信号进行计时；

所述向所述各第一设备发送包含所述第二时间值的同步数据帧，包括：

将包含所述第二时间值的同步数据帧发送至所述第一差分总线，以使得各所述第一设备从所述第一差分总线接收到同一所述同步数据帧。

可选的，所述检测到计时同步指令，获取所述第二计时器当前的第二时间值，向所述各第一设备发送包含所述第二时间值的同步数据帧，包括：

监测所述第二计时器的第二时间值；

确定监测到第二时间值达到针对各所述第一设备计时同步的预设时间值，向所述第一差分总线发送包含所述第二时间值的同步数据帧。

可选的，所述检测到计时同步指令，获取所述第二计时器当前的第二时间值，包括：

监测所述第一差分总线的差分信号电平；

如果所述差分信号电平从第一数值变为第二数值，捕获所述第二设备的第二计时器的当前时间值；

将捕获到的所述当前时间值更新为所述第一差分总线待发送的一个同步数据帧开始的第二时间值。

本申请还提出了一种多设备间的计时同步控制系统，所述多设备间的计时同步控制系统包括：第一差分总线、第二差分总线、多个第一设备以及第二设备，其中：

所述第一差分总线，用于传输同步数据帧；

所述第二差分总线，用于传输时钟信号；

所述第一设备包括第一信号收发器、第二信号收发器、第一计时器以及第一处理器：

所述第二信号收发器连接所述第二差分总线和所述第一计时器，用于接收所述第二差分总线传输的来自所述第二设备的时钟信号；

所述第一计时器，用于基于所述第二信号收发器发送的所述时钟信号进行计时；

第一信号收发器连接所述第一差分总线，用于接收所述第一差分总线传输的来自所述第二设备的同步数据帧；

所述第一处理器连接所述第一信号收发器和所述第一计时器，用于确定所述第一信号收发器接收到所述同步数据帧时所述第一计时器的第一时间值，获取所述第一时间值与所述同步数据帧包含的第二时间值之间的时间差，基于所述时间差，对所述第一计时器进行相位校准；

所述第二设备包括时钟源、第二计时器、第三信号收发器、第四信号收发器以及第二处理器：

所述时钟源连接所述第二差分总线，用于将产生所述时钟信号发送到所述第二差分总线；

所述第三信号收发器连接所述第二差分总线，用于将所述第二差分总线传输的所述时钟信号发送至所述第二计时器；

所述第二计时器连接所述第三信号收发器，用于基于接收到的所述时钟信号进行计时；

所述第四信号收发器连接所述第一差分总线；

所述第二处理器，用于检测到计时同步指令，获取所述第二计时器当前的第二时间值，通过所述第四信号收发器将包含所述第二时间值的一个所述同步数据帧发送到所述第一差分总线。

可选的，所述第一处理器和所述第二处理器均为现场可编程门阵列FPGA处理器；

所述第一差分总线和所述第二差分总线为基于双线串行通讯协议的控制器局域网CAN总线，或者RS485现场通讯总线；

其中，在所述第一差分总线和所述第二差分总线为所述RS485现场通讯总线的情况下，所述第一设备和所述第二设备均配置有对应的信号触发控制器，用于触发对应设备之间的传输通道，实现所述同步数据帧和所述时钟信号的传输。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请提出的多设备间的计时同步控制方法的可选实施例一的流程示意图；

图2为本申请提出的多设备间的计时同步控制方法的可选实施例二的流程示意图；

图3为适用于本申请提出的多设备间的计时同步控制方法的一可选应用架构示意图；

图4为适用于本申请提出的多设备间的计时同步控制方法中，计时校准波形示意图；

图5为本申请提出的多设备间的计时同步控制方法的可选实施例三的流程示意图；

图6为本申请提出的多设备间的计时同步控制方法的可选实施例四的流程示意图；

图7为适用于本申请提出的多设备间的计时同步控制方法中，CAN FD同步数据帧的波形示意图；

图8为本申请提出的多设备间的计时同步控制装置的一可选实施例的结构示意图；

图9为本申请提出的多设备间的计时同步控制装置的一可选实施例的结构示意图；

图10为本申请提出的多设备间的计时同步控制系统的可选实施例一的结构示意图；

图11为本申请提出的多设备间的计时同步控制系统的可选实施例二的结构示意图。

具体实施方式

针对背景技术部分的描述，对于采用模块机方案得大功率设备的应用，对于独立工作的各模块机，不同模块机之间的协同同步性成为整机的重要性能指标。为了保证并联连接的多个模块机同时响应指令，以同时输出对应的功率(其位于该模块机自己的功率等级范围内)，需要部署高实时性、高同步性的通讯架构，使得这多个模块机能够保证快速且同步响应指令，避免其中任一模块机提前响应指令，导致其此时功率超过其功率等级范围而造成损坏。

对此，若多个模块机之间采用EtherCAT这种以太网通讯架构中，其采用链型网络连接，使整个通讯链中所有设备(如上述模块机)的数据均添加汇聚到同一个数据帧中，实现实时通讯，达到低延时且高精度同步的技术效果。但这种通讯架构中的从站需要使用专业的控制芯片，成本较高且实施过程复杂。若采用FlexRay这种专为车内局域网设计的具备故障容错的高速可确定性总线，采用基于时间触发的机制，重新定义差分总线架构，即使用两条串行总线进行传输，为每个设备分配固定的数据时隙，并且设备可以根据通讯数据量变动占用的时隙，达到了高速率和容错性，满足了实时性通讯需求，但实施起来也非常复杂。此外，还提出采用Profinet这种基于以太网的自动化总线技术标准，集成以太网和现场总线的通讯架构，其可以基于以太网的带有报文优先级的协议，通过对应的交换机优先转发实时性更高的数据帧，但会影响整体实时性，更适合通讯系统集成。

由此可见，上文描述的EtherCAT、FlexRay和Profinet这几种通讯架构的实施都比较复杂，且需要昂贵的接口芯片或控制芯片，也并不适用于模块机数量不多、通讯内容不复杂，但对通讯实时性要求高的场景。

为了改善上述问题，本申请提出结合系统的硬件平台设计一种更简单便捷的多设备(如上述并联连接的多个模块机)间同步方案，本申请可以采用DSP+FPGA(FieldProgrammable Gate Array，现场可编程门阵列)架构，充分利用FPGA的并行处理能力，实现并行连接的多个模块机之间的高实时性、高同步性的通讯性能，无需额外增加昂贵的EtherCAT等接口芯片，降低通讯成本。

其中，本申请考虑的大部分设备不具有EtherCAT、FlexRay和Profinet等通讯类型的接口，为了提高本申请方案普适性，本申请采用一种通用易实现的多设备间通讯总线，如适用于如ARM芯片或者RISC-V芯片等主流处理器的CAN(Controller Area Network，控制器局域网总线，一种用于实时应用的串行通讯协议总线)类型接口或RS485现场通讯总线的通信接口等，配置低成本的收发芯片，配合FPGA处理器内部的控制逻辑，在多个第一设备(如上述并联连接的模块机)之间建立一致的时间信息，使其能够同时响应功率调节指令，同时输出所分配到的目标功率，保证第一设备器件安全性。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

其中，本申请使用流程图用来说明根据本申请实施例的系统所执行的操作。应当理解的是，前面或后面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各个步骤。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作，本申请并未一一举例详述，可以结合实际情况进行适应性调整。

参照图1，为本申请提出的多设备间的计时同步控制方法的可选实施例一的流程示意图，该方法可以适用于第一设备，该第一设备可以是大功率设备的架构中并联连接的多个模块机中的任意一个，这多个模块机的正常工作功率属于同一个功率等级范围内，本申请对各第一设备的器件类型不做限制。如图1所示，本实施例提出的多设备间的计时同步控制方法可以包括：

步骤S11，第一设备接收第二设备发送的同步数据帧，确定第一设备接收到同步数据帧时的第一时间值；该第一时间值由第一设备的第一计时器确定，且各第一设备的第一计时器与第二设备的第二计时器的计时频率相同；

步骤S12，获取第一时间值与该同步数据帧包含的第二时间值之间的时间差值；该第二时间值由第二设备的第二计时器确定，是指第二设备发送该同步数据帧的起始时间；

步骤S13，基于该时间差值，对第一设备的第一计时器进行相位校准，以使校准后的第一计时器与第二计时器的计时同步。

在本申请实施例中，由第二设备提供用于对多个第一设备进行计时同步的同步数据帧(即用于计时同步的数据链路层的协议数据单元)和时钟信号，因此，本申请使用两条差分总线，一条用于传输该同步数据帧，另一条用于传输该时间信号，需要进行计时同步的各设备连接到这两条差分总线，可以同时接收这一个同步数据帧，并基于相同的时钟信号实现自身计时器的计时控制，保证各设备内部的计时器的计时频率相同。

对于上述用于实现多个第一设备的计时同步的同步数据帧的数据结构，可以基于数据链路层(如CAN总线、CAN FD总线或RS485总线等差分总线所在的物理层)所支持的通信协议类型确定，本申请对差分总线类别及其支持的通信协议不做限制，可视情况而定。需要说明的是，无论哪一数据结构的同步数据帧，为了实现对各第一设备内部的第一计时器的计时同步，第二设备会将其发送该同步数据帧的起始时间，即第二设备内部的第二计时器当前的时间值(记为第二时间值)记录于该同步数据帧中，实现过程本实施例不做详述。

这样，对于需要计时同步的各第一设备都可以接收第二设备广播的同步数据帧，在接收到该同步数据帧时，记录第一设备内部的第一计时器的时间值记为第一时间值，并解析该同步数据帧包含的第二时间值即帧起始时间，通过对这两个时间值进行对比，由得到的时间差值表征该第一设备与第二设备之间的计时器的计时差异，据此实现对第一设备的第一计时器的相位校准，以使得各第一设备内部校准后的第一计时器都与第二设备内部的第二计时器的计时同步，即各校准后的第一计时器的计时信号(其基于同一时钟信号得到)同频同相。这样，各第一设备就可以基于校准后的第一计时器，同时实现功率调节指令，输出分配到的对应目标功率等。

由此可见，在采用模块机方案构建大功率设备的架构的场景下，需要控制其中的各功率设备(如各模块机，可以将并联连接的同一功率等级范围的模块机记为第一设备)同时响应指令输出对应的功率，以避免部分第一设备提前响应指令导致器件损坏的任务中，本申请提出一个传输主机即第二设备发送的同步数据帧的通道外，还配置了一个传输该第二设备产生的时钟信号的同步时钟通道，为需要计时同步的各设备提供一个时钟源，以使设备内的计时器可以基于相同的时钟信号进行计时，使得不同类型或性能的设备内部的计时器的计时信号同频不同相，导致同一系统时间各设备内部计时器的时间值不同。

对此，本申请中的各第一设备都可以结合第二设备发送的同步数据帧的起始时间即上述第二时间值，以及该第一设备自身的第一计时器接收到该同步数据帧时的第一时间值之间的时间差值，对自身的第一计时器进行相位校准，使其校准后的第一计时器与第二设备的计时器的时间值同步，即达到各设备的计时器进行同频同相的目的，以实现多个设备之间高实时性、高同步性的通讯场景，如实现各设备同步响应功率输出指令的效果。

参照图2，为本申请提出的多设备间的计时同步控制方法的可选实施例二的流程示意图，在各第一设备和第二设备分别连接第一差分总线和第二差分总线，由第一差分总线传输第二设备发送的同步数据帧，第二差分总线传输第二设备提供的时钟信号的情况下，如图3所示的应用架构示意图，这两个差分总线可以是CAN或CAN FD总线，或RS485总线等通用通信总线，配合相应的信号收发器、触发器，实现对相应差分总线的信号接收和发送，本申请对其差分通信原理不做详述。基于此，如图2所示，任一第一设备执行的多设备间的计时同步控制方法可以包括：

步骤S21，接收第二差分总线传输的来自第二设备的时钟信号；

步骤S22，基于该时钟信号，控制第一设备的第一计时器进行计时，以使各第一设备的第一计时器与第二设备的第二计时器的计时频率相同；

结合上述分析，本申请通过FPGA方式增加一路同步时钟信号传输的通道即第二差分总线，使得各设备使用共同的时钟源进行计时，该时钟源由提供主机即第二设备提供，这样，各设备(其包括各第一设备和第二设备)基于来自同一时钟源的时钟信号进行计时之后，会因各设备内部计时器的计时差异，进行同频不同相的计时。

其中，对于各设备的计时器可以是计数器，即基于同步时钟信号进行计数计时，如在时钟信号的每个上升沿线性增加2的方式进行计数等，本申请对计时器基于时钟信号的计时过程不做详述。

步骤S23，接收第一差分总线传输的来自第二设备的同步数据帧，确定第一设备接收到同步数据帧时的第一时间值；该第一时间值由第一设备的第一计时器确定；

本申请实施例中，由第二设备如主机发起同步，并捕获其内部的第一计时器在发起同步时的第二时间值，将其作为本次待发送的同步数据帧的起始时间添加到该同步数据帧中，发送到第一差分总线上，以使得连接第一差分总线的各第一设备(即从机)都能够接收到该同步数据帧，并在第一设备成功接收到该同步数据帧时，捕获该第一设备内部的第一计时器的第二时间值，也就是第一设备捕获到第一差分总线上的该同步数据帧发出时刻的时间。

其中，对于上述同步数据帧的接收以及内部第一计时器的第一时间值的捕获过程，可以利用支持并行通信的FPGA处理器实现，实现过程本申请不做详述。

步骤S24，解析接收到的同步数据帧，得到第二设备开始发送该同步数据帧时第二计时器的第二时间值；

步骤S25，获得第一时间值与第二时间值之间的时间差值；

步骤S26，基于该时间差值，对第一设备的第一计时器进行相位校准，以使校准后的第一计时器与第二计时器的计时同步。

继上述分析，对于每一个同步数据帧，第二设备在开始发送该同步数据帧的时刻，通过FPGA捕获第二设备内部的第二计时器的第二时间值，即同步数据帧发起时刻FPGA捕获到的第二计时器的T2，在发送到第一差分总线上，使得连接该第一差分总线的各第一设备能够同时接收该同步数据帧，并捕获自身的第一计时器的第一时间值，即FPGA捕获到的同步数据帧发送到第一差分总线上的第一计时器的T1。

可见，对于每个第一设备来说，由于其第一计时器与第二设备的第二计时器的计时相位不同，FPGA所捕获到的T1≠T2，可以基于这两个时间值的差值，即△T＝T2-T1，对相应的第一计时器的相位进行校准，达到各设备的计时器的计时同频同相的目的。示例性的，第一设备在T1＝5的时刻接收到来自第二设备T2＝10的同步数据帧，说明该第一设备比第二设备的时间落后了5，可以将第一设备内部的第一计时器增加5，使其与第二设备内部的第二计时器同步。

在本申请提出的多设备间的计时同步控制过程中，在各设备基于同一个时钟信号进行计时的情况下，只需要通过FPGA捕获同步数据帧的起始时刻，即第二设备发起计时同步时，其开始发送同步数据帧时自身的第二计时器的第二时间值，以及每一个第一设备从第一差分总线上开始接收到同步数据帧时自身的第一计时器的第一时间值，之后，可以通过计算针对这一个同步数据帧的时间差值，调整第一设备自身的第一计时器的时间值，以使调整后的第一计时器输出的时间值与第二计时器输出的时间值相同，满足多设备并联的同步响应需求。

可选的，在上述步骤S26的实现过程中，第一设备可以配置针对第一计时器的校准标志位，其可以基于上述获取的时间差值在第一状态与第二状态之间变化，该第一状态表示不用对第一计时器进行相位校准，第二状态表示对该第一计时器执行一次相位校准。因此，在确定该校准标志位从第一状态切换为第二状态，可以基于时间差值对第一设备的第一计时器进行相位校准，如将第二差分总线上传输的时钟信号的下一次计时跳变沿所输出的时间值更新为该第一计时器当前时间值与获取时间差值的总值，即将本次获取的时间差值增加到该第一设备自身的第一计时器的当前时间值上，完成对该第一计时器的一次校准，实现与第二设备内部的第二计时器的计时同步，但并不局限于这种计时器校准实现方式。

示例性的，以上述差分总线为CAN FD总线，设备的计时器为基于同一时钟源输出的时钟信号进行计数计时的计数器为例进行说明，为了保证各第一设备内部的第一计时器的时间值一致，如上述分析，在各第一设备内部的第一计时器使用同一个时钟源，使得各第一计时器的溢出值均一样的情况下，各第一计时器最初是同频不同相的，也就是计时器的计时变化速度一样，不同第一设备的第一计时器之间的时间差是固定的，本申请可以采用上文描述的方法修正不同第一设备之间的该时间差。

参照图4所示的波形示意图，cntval可以表示第一设备内部的第一计时器的计数值即时间值，其是基于时钟信号clk线性增加的，当loadval的bit0值(即上述第一计时器的校准标志位的第一状态或第一状态)从1变化到0时，表示对该第一计时器进行一次修正，如图4所示，loadval从17变化到16，bit0值有一次1到0的变化，对应的修正值即上述时间差值为16，此时，第一计时器的计数值cntval从70直接在下一个时钟信号上升沿增加修正值16，如86，经过本次修正之后，第一设备的第一计时器的计数值与第二设备的第二计时器的计数值同步，都是以2的倍数在clk信号每个上升沿线性增加。

在一些实施例中，若图3所示的各第一设备为功率设备，该功率设备基于脉宽调制PWM(Pulse Width Modulation，也称为脉冲宽度调制)方式调节输出功率，在PWM的每个中断中，采集该功率设备的电压、电流等模拟量，经过各种变换处理以及控制算法后，得到最新的PWM值，更新到PWM输出。这样，本申请可以将功率设备的整个控制环运行于固定的节拍中，将该节拍与设备内部的计时器对应起来，这样，第二设备就可以控制各第一设备，在什么节拍开始做特定的功率分配，使得每个设备达到协调一致的控制效果。

因此，结合上下文实施例描述的多设备间的计时同步控制方法，实现多个设备的计时同步的情况下，还可以包括：

接收来自第二设备的功率输出指令，其包含有该第二设备分配到需要输出的目标功率，这样，按照上文描述的方法实现对内部的第一计时器的相位校准，使得各第一设备的第一计时器的计时同步，可以基于校准后的第一计时器，响应功率输出指令，调节第一设备自身的脉宽调制信号，控制输出所分配到的目标功率，保证了接收到功率输出指令的各第一设备可以同时输出各自的目标功率。

其中，上述功率输出指令可以包含于一数据帧(即待发送的数据包或报文)，该数据帧还包括第二设备内部的第二计时器发送该数据帧时的第二时间值，连接差分总线的各第一设备从第一差分总线接收到该数据帧，记录开始接收时第一计时器的第一时间值，之后，基于第二时间值与第一时间值之间的时间差值，对第一计时器进行校准后，各第一设备就可以在同一时间(如预设输出功率的时间)执行功率输出指令，输出对应分配到的目标功率，实现了每个第一设备的协调一致的控制效果。

参照图5，为本申请提出的多设备间的计时同步控制方法的可选实施例三的流程示意图，本实施例可以适用于第二设备如主机，如图5所示，第二设备执行的多设备间的计时同步控制方法可以包括：

步骤S51，基于时钟信号控制内部的第二计时器进行计时，并将该时钟信号发送至各第一设备，以使得各第一设备的第一计时器与该第二计时器的计时频率相同；

如上述分析，本申请增加了一路同步时钟道路，用于传输第二设备提供的时钟源所产生的时钟信号，这样，该第二设备内部的第二计时器以及各第一设备的第一计时器，都将基于同一路时钟信号进行计时，保证各计时器的变化速度一样，后续只需要修正相位即可实现计时同步。本申请对用于同步的时钟信号的产生方式及其信号幅值和频率等参数不做限制，可视情况而定。

步骤S52，检测到计时同步指令，获取第二计时器当前的第二时间值；

步骤S53，向各第一设备发送包含第二时间值的同步数据帧，以实现各第一设备的第一计时器的相位校准，使得校准后的第一计时器与第二计时器的计时同步。

在第二设备要发起同步，检测到对应的计时同步指令，需要发送一同步数据帧时，可以通过FPGA捕获此时内部的第二计时器的第二时间值，将其记录于该同步数据帧中作为其发送起始时间，发送给各第一设备，对于第一设备来说，如上文从第一设备侧描述的多设备间的计时同步控制方法实施例，其接收到该同步数据帧时，FPGA可以捕获此时内部的第一计时器的第一时间值，通过计算时间差值，对该第一计时器进行相位校准，实现第一设备与第二设备的计时同步，校准实现过程本实施例在此不做详述。

由此可见，在本申请实施例中，第二设备只需要在开始发送同步数据帧时，捕获内部第二计时器的第二时间值作为帧起始字段发送至各第一设备，使得各第二设备同时接收到该同步数据帧，计时捕获各自内部的第一计时器此时的第一时间值，通过计算针对第一设备和第二设备各自的计时器捕获到的同步数据帧的起始时间的差值，即第一时间值与第二时间值之间的时间差值，据此实现对第一计时器的相位校准，以将第一计时器校准到与第二计时器的计时同步，保证各第一设备的第一计时器的计时一致。

参照图6，为本申请提出的多设备间的计时同步控制方法的可选实施例四的流程示意图，在上文图3所示的通讯架构下，实施例可以对第二设备执行的多设备间的计时同步控制方法的一可选细化实现方式，如图6所示，该方法可以包括：

步骤S61，第二设备将时钟信号发送至第二差分总线，以使得各第一设备的第一计时器基于该第二差分总线传输的时钟信号进行计时，能够与第二设备的第二计时器的计时频率一致；

步骤S62，监测第二设备内部的第二计时器的第二时间值；

步骤S63，确定监测到的第二时间值达到针对各第一设备计时同步的预设时间值，向第一差分总线发送包含第二时间值的同步数据帧。

本申请可以基于任务需求预先配置各第一设备进行计时同步的预设时间值，在第二设备内部的第二计时器基于时钟信号进行计时过程中，确定监测到的第二时间值等于该预设时间值，可以向第一差分总线发送带有时间戳的同步数据帧，该时间戳可以是同步数据帧的起始时间，也就是预设时间值，即达到该预设时间值所捕获到的第二计时器当前的第二时间值。

在同步数据帧发送到第一差分总线上，连接该第一差分总线的各第一设备能够同时接收该同步数据帧，并在开始接收该同步数据帧时，捕获各自的第一计时器当前的第一时间值，确定其与第二设备开始发送同步数据帧的第二时间值(即携带的时间戳)之间的时间差值，即第一设备与第二设备各自的计时器之间的相位差，据此通过FPGA内部的修正机制，修正各第一设备的第一计时器的相位偏移量，以使得修正后的第一计时器与第二设备的第二计时器达到同频同相。

示例性的，仍以上文描述的差分总线为CAN FD总线，设备的计时器为基于同一时钟源输出的时钟信号进行计数计时的计数器为例进行说明，计时器的计时是以2的倍数在时钟clk信号每个上升沿线性增加，capin表示接收到的CAN FD信号(用于传输同步数据帧的差分信号)，默认为高电平，以低电平开始一帧的通讯，cntval可以是第二设备内部的第二计数器，bit0位不使用，capval可以表示捕获到的第二计数器值，记为第二时间值。

如图7所示的CAN FD同步数据帧的波形示意图，可以看到第一个capin下降沿来了之后，即第一个同步数据帧开始传输，第二设备内部的第二计数器的值cntval为10，此时捕获到的第二时间值capval变化为10，即捕获到了第一个同步数据帧(即实现多个设备之间的高实时性、高同步性通讯的通讯帧)的起始时间，可以将其作为时间戳添加到该同步数据帧中。

同理，在第二个同步数据帧(第二组通讯帧)下降沿到来的时候，第二设备内部的第二计数器的值cntval为42，此时捕获到的第二时间值即capval的值从之前捕获的10变化为42，将其更新为第二组通讯帧的起始时间，这样就可以为CAN FD增加了一个时间戳，发送携带时间戳的同步数据帧。

由此可见，本申请可以检测第一差分总线的差分信号电平，确定其从第一数值变为第二数值，如上述从高电平1变为低电平0，可以捕获第二设备的第二计时器的当前时间值，将其更新为第一差分纵向待发送的一个同步数据帧开始的第二时间值。

需要说明的是，对于实现多个设备之间通讯的差分总线，包括但并不局限于上文描述的CAN FD，也可以使用CAN或其他类型的差分总线，对于不同类型的差分总线，可以结合相应的通讯协议实现不同设备之间的数据传输，本申请对各通讯协议的通信原理不做详述。应该理解的是，在实现多个设备之间的计时同步的过程中，同步数据帧传输优先级最高，保证其传输过程不会被其他任务打断，实现过程本申请不做详述。

在不同设备之间的计时器同步之后，不同设备之间可以在指定时间执行指定操作，实现了多个设备并联的同步响应，如动态电压恢复器DVR(Dynamic VoltageResisters)、储能变流器PCS(Power Conversion System)等大功率设备的架构下，多个并联的模块机可以按照上文描述的方法实现内部计时器的计时同步后，同时响应功率输出指令输出对应分配到的目标功率，避免某一个模块机提前响应导致损坏。

参照图8，为本申请提出的多设备间的计时同步控制装置的一可选实施例的结构示意图，本实施例可以适用于任意一个第一设备，如图8所示，该多设备间的计时同步控制装置可以包括：

同步数据帧接收模块81，用于接收第二设备发送的同步数据帧；

第一时间值确定模块82，用于确定所述第一设备接收到所述同步数据帧时的第一时间值；所述第一时间值由所述第一设备的第一计时器确定，且各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同；

时间差值获取模块83，用于获取所述第一时间值与所述同步数据帧包含的第二时间值之间的时间差值；所述第二时间值由所述第二计时器确定，是指所述第二设备发送所述同步数据帧的起始时间；

校准模块84，用于基于所述时间差值，对所述第一设备的第一计时器进行相位校准，以使校准后的第一计时器与所述第二计时器的计时同步。

可选的，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，上述同步数据帧接收模块可以包括：

第一接收单元，用于接收所述第一差分总线传输的来自所述第二设备的同步数据帧；

上述用于实现各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同的计时模块包括：

第二接收单元，用于接收所述第二差分总线传输的来自所述第二设备的时钟信号；所述第二计时器基于所述时钟信号进行计时；

计时单元，用于基于所述时钟信号，控制所述第一设备的第一计时器进行计时。

可选的，上述校准模块可以包括：

校准标志位监测单元，用于监测针对所述第一设备的第一计时器的校准标志位；所述校准标志位基于所述时间差值变化；

更新单元，用于确定所述校准标志位从第一状态切换为第二状态，将在所述时钟信号的下一次计时跳变沿所输出的时间值更新为所述第一计时器当前时间值与所述时间差值的总值。

在一些实施例中，若第一设备为功率设备，且所述功率设备基于脉宽调制方式调节输出功率，上述多设备间的计时同步控制装置还可以包括：

功率输出指令接收模块，用于接收来自所述第二设备的功率输出指令；所述功率输出指令包含所述第一设备分配到的目标功率；

目标功率输出模块，用于基于所述校准后的第一计时器，响应所述功率输出指令，调节所述第一设备的脉宽调制信号，以使接收到所述功率输出指令的各所述第一设备同时输出各自分配到的所述目标功率。

参照图9，为本申请提出的多设备间的计时同步控制装置的另一可选实施例的结构示意图，本实施例可以适用于第二设备，如图9所示，该多设备间的计时同步控制装置可以包括：

计时模块91，用于基于时钟信号控制自身的第二计时器进行计时；

时钟信号发送模块92，用于将所述时钟信号发送至各第一设备，以使得所述各第一设备的第一计时器与所述第二计时器的计时频率相同；

第二时间值获取模块93，用于检测到计时同步指令，获取所述第二计时器当前的第二时间值；

同步数据帧发送模块94，用于向所述各第一设备发送包含所述第二时间值的同步数据帧，以实现所述各第一设备的所述第一计时器的相位校准，使得校准后的第一计时器与所述第二计时器的计时同步。

可选的，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，上述时钟信号发送模块可以包括：

第一发送单元，用于将时钟信号发送至所述第二差分总线，以使得各所述第一设备的第一计时器基于所述第二差分总线传输的所述时钟信号进行计时。

上述同步数据帧发送模块可以包括：

第二发送单元，用于将包含所述第二时间值的同步数据帧发送至所述第一差分总线，以使得各所述第一设备从所述第一差分总线接收到同一所述同步数据帧。

可选的，上述第二时间值获取模块可以包括：

差分信号电平监测单元，用于监测所述第一差分总线的差分信号电平；

当前时间值捕获单元，用于如果所述差分信号电平从第一数值变为第二数值，捕获所述第二设备的第二计时器的当前时间值；

更新单元，用于将捕获到的所述当前时间值更新为所述第一差分总线待发送的一个同步数据帧开始的第二时间值。

需要说明的是，关于上述各装置实施例中的各种模块、单元等，均可以作为程序模块存储在存储器中，由处理器执行存储在存储器中的上述程序模块，以实现相应的功能，关于各程序模块及其组合所实现的功能，以及达到的技术效果，可以参照上述方法实施例相应部分的描述，本实施例不再赘述。

本申请还提供了一种计算机可读存储介质，其上可以存储计算机程序，该计算机程序可以被处理器调用并加载，以实现上述实施例描述的多设备间的计时同步控制方法的各个步骤。

参照图10，为本申请提出的多设备间的计时同步控制系统的可选实施例一的结构示意图，该多设备间的计时同步控制系统可以包括第一差分总线1010、第二差分总线1020、多个第一设备1030以及第二设备1040，其中：

第一差分总线1010可以用于传输同步数据帧，第二差分总线1020可以用于传输时钟信号。

在本申请实施例中，这两个差分总线可以是CAN总线(其可以是在通讯数据量较小的情况下使用)或CAN FD总线(其可以是在通讯数据量较大的情况下使用)或RS485现场通讯总线等，在该差分总线为RS485现场通讯总线的情况下，第一设备1030和第二设备1040均配置有对应的信号触发控制器(如DMA(Direct Memory Access，直接存储器存取)等硬件触发的传输方式，即外部的存储器与存储器之间的高速传输通道)，用于触发对应设备之间的传输通道，实现同步数据帧和时钟信号的传输，保证数据传输过程不会被其他任务打断，同时按照约定传输协议，避免数据传输时的发送竞争，本申请对基于RS485总线实现不同设备之间的数据传输的实现过程不做详述。本申请仅以CAN FD为例进行说明。

第一设备1030可以包括第一信号收发器1031、第二信号收发器1032、第一计时器1033以及第一处理器1034，其中：

第二信号收发器1031可以连接第二差分总线1020，用于接收第二差分总线1020传输的来自第二设备1040的时钟信号。

第一计时器1033可以连接第二信号收发器1032，用于基于第二信号收发器132发送的时钟信号进行计时。

第一信号收发器1032连接第一差分总线1010，用于接收第一差分总线1010传输的来自第二设备1040的同步数据帧。

由此可见，第一设备1030和第二设备1040与第一差分总线1010和第二差分总线1020之间的数据收发，可以配置对应的信号收发器实现，该信号收发器的类型可以基于差分总线的通讯类型确定。如CAN FD(CAN with Flexible Data rate)通讯中，第一信号收发器1031和第二信号收发器1032可以是CAN收发器，本申请对其组成结构实现信号接收和发送的过程不做详述。

本申请实施例中，上述第一计时器1033可以是计数器，可以基于接收到的时钟信号进行计数，本申请对其计时原理不做详述。

第一处理器1034可以连接第一信号收发器1031和第一计时器1033，用于确定第一信号收发器1031接收到同步数据帧时第一计时器1033的第一时间值，获取第一时间值与同步数据帧包含的第二时间值之间的时间差，基于该时间差，对第一计时器进行相位校准，实现过程可以参照上文方法实施例对应部分的描述，本实施例在此不做详述。

在实际应用中，第一处理器1034可以是FPGA处理器，以控制对应的第一信号收发器，从第一差分总线接收同步数据帧。在CAN FD通讯场景下，如图11所示，该FPGA处理器可以构成CAN控制器，结合相应的通讯协议，通过CAN收发器捕获CAN FD总线上的差分信号，本申请对该通讯控制过程不做详述。

基于上述分析，对于提供时钟源以及同步数据帧的第二设备1040可以包括：时钟源1041、第二计时器1042、第三信号收发器1043、第四信号收发器1044以及第二处理器1045，其中：

时钟源1041可以连接第二差分总线1020，用于产生时钟信号，并将产生的时钟信号发送到第二差分总线1020，以使得各第一设备的第一计时器1033可以通过第二信号收发器1032接收相同的时钟信号，基于该时钟信号进行计时，实现不同第一设备的同频不同相。

第三信号收发器1043可以连接第二差分总线1020和第二计时器1042，用于将第二差分总线1020传输的时钟信号发送至第二计时器1042，第二计时器1042可以用于基于接收到的时钟信号进行计时，以使得各第一设备1030与第二设备1040的计时频率相同。

第四信号收发器1044可以连接第一差分总线1010，通过该第一差分总线1010的差分信号电平变化，在发起计时同步时，可以将同步数据帧发送至第一差分总线1010，以使连接第一差分总线1010的各第一设备1030的第一信号收发器1031能够同时接收到该同步数据帧。

第二处理器1045可以用于检测到计时同步指令，获取第二计时器1042当前的第二时间值，通过第四信号收发器1044将包含第二时间值的一个同步数据帧发送到第一差分总线1010，实现过程可以参照上文方法实施例对应部分的描述。

关于第二处理器1045的类型及其工作过程与上述第一处理器1034类似，第二处理器1045可以是FPGA处理器，如图11所示的基于FPGA的CAN控制器(其可以是针对CAN总线或CAN FD总线的控制器)，本申请对其工作原理不做详述。其中，在上述通讯过程中，处理器中会配置相应通讯类型的接口，如CAN接口或CAN FD接口，实现与对应类型的信号收发器或其他设备的连接。

应该理解的是，图10所示的多设备间的计时同步控制系统的结构并不构成对本申请实施例中多设备间的计时同步控制系统的限定，在实际应用中，该多设备间的计时同步控制系统可以包括比图10所示的更多的设备，或者组合某些设备，可以结合应用场景确定，本申请不做一一列举。

最后，需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本申请中使用的“系统”、“装置”、“单元”和/或“模块”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种方法。然而，如果其他词语可实现相同的目的，则可通过其他表达来替换该词语。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其它的步骤或元素。由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

其中，在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，在本申请实施例的描述中，“多个”是指两个或多于两个。以下术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

还有，本说明书中各个实施例采用递进或并列的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、系统而言，由于其与实施例公开的方法对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多设备间的计时同步控制方法，其特征在于，所述多设备间的计时同步控制方法包括：

任一第一设备接收第二设备发送的同步数据帧，确定所述第一设备接收到所述同步数据帧时的第一时间值；所述第一时间值由所述第一设备的第一计时器确定，且各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同；

获取所述第一时间值与所述同步数据帧包含的第二时间值之间的时间差值；所述第二时间值由所述第二计时器确定，是指所述第二设备发送所述同步数据帧的起始时间；

基于所述时间差值，对所述第一设备的第一计时器进行相位校准，以使校准后的第一计时器与所述第二计时器的计时同步。

2.根据权利要求1所述的多设备间的计时同步控制方法，其特征在于，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，所述任一第一设备接收第二设备发送的同步数据帧，包括：

任一所述第一设备接收所述第一差分总线传输的来自所述第二设备的同步数据帧；

所述各所述第一设备的所述第一计时器与所述第二设备的第二计时器的计时频率相同，包括：

任一所述第一设备接收所述第二差分总线传输的来自所述第二设备的时钟信号；所述第二计时器基于所述时钟信号进行计时；

基于所述时钟信号，控制所述第一设备的第一计时器进行计时。

3.根据权利要求2所述的多设备间的计时同步控制方法，其特征在于，所述基于所述时间差值，对所述第一设备的第一计时器进行相位校准，包括：

监测针对所述第一设备的第一计时器的校准标志位；所述校准标志位基于所述时间差值变化；

确定所述校准标志位从第一状态切换为第二状态，将在所述时钟信号的下一次计时跳变沿所输出的时间值更新为所述第一计时器当前时间值与所述时间差值的总值。

4.根据权利要求1-3任一项所述的多设备间的计时同步控制方法，其特征在于，若所述第一设备为功率设备，且所述功率设备基于脉宽调制方式调节输出功率，所述多设备间的计时同步控制方法还包括：

接收来自所述第二设备的功率输出指令；所述功率输出指令包含所述第一设备分配到的目标功率；

基于所述校准后的第一计时器，响应所述功率输出指令，调节所述第一设备的脉宽调制信号，以使接收到所述功率输出指令的各所述第一设备同时输出各自分配到的所述目标功率。

5.一种多设备间的计时同步控制方法，其特征在于，所述多设备间的计时同步控制方法包括：

第二设备基于时钟信号控制自身的第二计时器进行计时，并将所述时钟信号发送至各第一设备，以使得所述各第一设备的第一计时器与所述第二计时器的计时频率相同；

检测到计时同步指令，获取所述第二计时器当前的第二时间值；

向所述各第一设备发送包含所述第二时间值的同步数据帧，以实现所述各第一设备的所述第一计时器的相位校准，使得校准后的第一计时器与所述第二计时器的计时同步。

6.根据权利要求5所述的多设备间的计时同步控制方法，其特征在于，在各所述第一设备和所述第二设备分别连接第一差分总线和第二差分总线的情况下，所述第二设备将所述时钟信号发送至各第一设备，包括：

第二设备将时钟信号发送至所述第二差分总线，以使得各所述第一设备的第一计时器基于所述第二差分总线传输的所述时钟信号进行计时；

所述向所述各第一设备发送包含所述第二时间值的同步数据帧，包括：

将包含所述第二时间值的同步数据帧发送至所述第一差分总线，以使得各所述第一设备从所述第一差分总线接收到同一所述同步数据帧。

7.根据权利要求6所述的多设备间的计时同步控制方法，其特征在于，所述检测到计时同步指令，获取所述第二计时器当前的第二时间值，向所述各第一设备发送包含所述第二时间值的同步数据帧，包括：

监测所述第二计时器的第二时间值；

确定监测到第二时间值达到针对各所述第一设备计时同步的预设时间值，向所述第一差分总线发送包含所述第二时间值的同步数据帧。

8.根据权利要求6所述的多设备间的计时同步控制方法，其特征在于，所述检测到计时同步指令，获取所述第二计时器当前的第二时间值，包括：

监测所述第一差分总线的差分信号电平；

如果所述差分信号电平从第一数值变为第二数值，捕获所述第二设备的第二计时器的当前时间值；

将捕获到的所述当前时间值更新为所述第一差分总线待发送的一个同步数据帧开始的第二时间值。

9.一种多设备间的计时同步控制系统，其特征在于，所述多设备间的计时同步控制系统包括：第一差分总线、第二差分总线、多个第一设备以及第二设备，其中：

所述第一差分总线，用于传输同步数据帧；

所述第二差分总线，用于传输时钟信号；

所述第一设备包括第一信号收发器、第二信号收发器、第一计时器以及第一处理器：

所述第二信号收发器连接所述第二差分总线和所述第一计时器，用于接收所述第二差分总线传输的来自所述第二设备的时钟信号；

所述第一计时器，用于基于所述第二信号收发器发送的所述时钟信号进行计时；

第一信号收发器连接所述第一差分总线，用于接收所述第一差分总线传输的来自所述第二设备的同步数据帧；

所述第一处理器连接所述第一信号收发器和所述第一计时器，用于确定所述第一信号收发器接收到所述同步数据帧时所述第一计时器的第一时间值，获取所述第一时间值与所述同步数据帧包含的第二时间值之间的时间差，基于所述时间差，对所述第一计时器进行相位校准；

所述第二设备包括时钟源、第二计时器、第三信号收发器、第四信号收发器以及第二处理器：

所述时钟源连接所述第二差分总线，用于将产生所述时钟信号发送到所述第二差分总线；

所述第三信号收发器连接所述第二差分总线，用于将所述第二差分总线传输的所述时钟信号发送至所述第二计时器；

所述第二计时器连接所述第三信号收发器，用于基于接收到的所述时钟信号进行计时；

所述第四信号收发器连接所述第一差分总线；

所述第二处理器，用于检测到计时同步指令，获取所述第二计时器当前的第二时间值，通过所述第四信号收发器将包含所述第二时间值的一个所述同步数据帧发送到所述第一差分总线。

10.根据权利要求9所述的多设备间的计时同步控制系统，其特征在于，所述第一处理器和所述第二处理器均为现场可编程门阵列FPGA处理器；

所述第一差分总线和所述第二差分总线为基于双线串行通讯协议的控制器局域网CAN总线，或者RS485现场通讯总线；

其中，在所述第一差分总线和所述第二差分总线为所述RS485现场通讯总线的情况下，所述第一设备和所述第二设备均配置有对应的信号触发控制器，用于触发对应设备之间的传输通道，实现所述同步数据帧和所述时钟信号的传输。