CN117674735A

CN117674735A - 具有带有无源终端的变压器的射频混频器

Info

Publication number: CN117674735A
Application number: CN202311118151.2A
Authority: CN
Inventors: O·E·埃拉萨尔
Original assignee: Apple Inc
Current assignee: Apple Inc
Priority date: 2022-09-08
Filing date: 2023-09-01
Publication date: 2024-03-08

Abstract

本公开涉及具有带有无源终端的变压器的射频混频器。电子设备可包括具有射频混频器的无线电路。该混频器可包括输入级、输出级以及耦接在该输入级和该输出级之间的变压器。该输入级可包括形成跨导单元的输入晶体管。该输出级可包括被配置为接收振荡信号的两对混频器晶体管。该变压器可包括耦接在这些输入晶体管之间的初级线圈和耦接在该两对混频器晶体管之间的次级线圈。谐波抑制电路可耦接到该次级线圈的中心抽头。该谐波抑制电路可被配置为减轻与该振荡信号相关联并且在该输出级的输入端处生成的谐波信号。该谐波抑制电路可包括电感器、可选电容器、可选电流源晶体管或其他无源部件。

Description

具有带有无源终端的变压器的射频混频器

本申请要求于2023年4月10日提交的美国专利申请18/298,139号以及于2022年9月8日提交的美国临时专利申请63/404,714号的优先权，这些专利申请据此全文以引用方式并入本文。

技术领域

本公开整体涉及电子设备，并且更具体地涉及具有无线通信电路的电子设备。

背景技术

电子设备可具备无线通信能力。具备无线通信能力的电子设备具有无线通信电路，该无线通信电路具有一个或多个天线。无线通信电路中的无线通信电路使用天线来接收和发射射频信号。

无线通信电路可包括具有一个或多个混频器的收发器。发射路径中的混频器可用于将信号从基带频率调制到射频，而接收路径中的混频器可用于将信号从射频解调到基带频率。混频器接收从本地振荡器电路生成的时钟信号。设计用于电子设备的令人满意的混频器和本地振荡器电路可能具有挑战性。

发明内容

电子设备可包括无线电路。该无线电路可包括接收振荡信号的一个或多个混频器。该混频器可以是射频发射混频器或射频接收混频器。本地振荡器可生成该振荡信号。该混频器可以是表现出改进的线性度的基于变压器的混频器。

本公开的一个方面提供混频器电路，该混频器电路包括：第一混频器晶体管，该第一混频器晶体管被配置为接收振荡信号；变压器，该变压器具有初级线圈和次级线圈，该次级线圈耦接到该第一混频器晶体管；以及无源部件，该无源部件耦接到该变压器中的该次级线圈的中心抽头。该混频器电路还可包括：第二混频器晶体管，该第二混频器晶体管被配置为接收该振荡信号，该次级线圈具有耦接到该第一混频器晶体管和该第二混频器晶体管的源极端子的第一端子；第三混频器晶体管，该第三混频器晶体管被配置为接收该振荡信号；以及第四混频器晶体管，该第四混频器晶体管被配置为接收该振荡信号，该次级线圈具有耦接到该第三混频器晶体管和该第四混频器晶体管的源极端子的第二端子。该混频器电路还可包括：第一输入晶体管，该第一输入晶体管耦接到该变压器中的该初级线圈的第一端子；以及第二输入晶体管，该第二输入晶体管耦接到该变压器中的该初级线圈的第二端子。该无源部件可包括电感器，该电感器具有耦接到该次级线圈的该中心抽头的第一端子并且具有耦接到电源线路的第二端子。该混频器电路还可包括：与该电感器并联或串联耦接的电容器和可选地，耦接到该电感器的电流源晶体管。

本公开的一个方面提供混频器电路，该混频器电路包括：第一输入晶体管；第二输入晶体管；变压器，该变压器具有耦接在该第一输入晶体管和该第二输入晶体管之间的初级线圈并且具有次级线圈；以及无源部件，该无源部件耦接到该变压器中的该次级线圈的中心抽头。该混频器电路还可包括：第一对混频器晶体管，该第一对混频器晶体管耦接到该次级线圈的第一端子并且被配置为接收振荡器信号；以及第二对混频器晶体管，该第二对混频器晶体管耦接到该次级线圈的第二端子并且被配置为接收该振荡器信号。该无源部件可以是电感器。电容器可耦接到该电感器。限流晶体管可可选地耦接到该电感器。

本公开的一个方面提供电路，该电路包括：输入级；输出级，该输出级被配置为接收振荡信号；变压器，该变压器具有耦接到该输入级的初级绕组并且具有耦接到该输出级的次级绕组；以及谐波抑制电路，该谐波抑制电路耦接到该次级绕组的中心抽头并且被配置为减轻与该振荡信号相关联并且在该输出级处生成的谐波信号。该输入级可以是跨导电路。该输出级可包括：第一对混频晶体管，该第一对混频晶体管耦接到该次级绕组的第一端子；以及第二对混频器晶体管，该第二对混频器晶体管耦接到该次级绕组的第二端子。该谐波抑制电路可包括一个或多个无源部件。

附图说明

图1是根据一些实施方案的具有无线电路的例示性电子设备的图示。

图2是根据一些实施方案的具有收发器的例示性无线电路的图示。

图3是根据一些实施方案的接收路径中的例示性混频器的图示。

图4是根据一些实施方案的发射路径中的例示性混频器的图示。

图5A是根据一些实施方案的具有变压器和耦接到该变压器的本地振荡器谐波抑制电路的例示性混频器电路的框图。

图5B是根据一些实施方案的具有变压器和耦接到该变压器的多个本地振荡器谐波抑制电路的例示性混频器电路的框图。

图6是示出根据一些实施方案的图5B所示类型的混频器电路的示例性具体实施的电路图。

图7至图10是示出根据一些实施方案的可包括在基于变压器的混频器内的本地振荡器谐波抑制电路的不同配置的图示。

图11是示出根据一些实施方案的在基于变压器的混频器中使用本地振荡器谐波抑制电路可如何改进本地振荡器信号的共模-共模抑制的曲线图。

图12是示出根据一些实施方案的在基于变压器的混频器中使用本地振荡器谐波抑制电路可如何改进本地振荡器信号的共模-差模抑制的曲线图。

具体实施方式

电子设备，诸如图1的电子设备10可具备无线电路。无线电路可包括基于变压器的混频器。基于变压器的混频器是接收本地振荡器信号并且包括耦接到有源跨导单元的变压器的混频器电路。该变压器可包括耦接到有源跨导单元的初级绕组和耦接到被配置为抑制差模本地振荡器谐波信号和共模本地振荡器谐波信号两者的电路的次级绕组。这种谐波失真抑制电路可包括电感器、可选地与电感器并联耦接的电容器、可选地与电感器串联耦接的电容器、可选地耦接到电感器的限流器件及/或其他无源电子部件。以此方式配置及操作，基于变压器的混频器可表现出至少改进的三阶和五阶非线性性能。这种混频器电路可包括在任何类型的电子设备10中。

图1的电子设备10可以是：计算设备，诸如膝上型计算机、台式计算机、包含嵌入式计算机的计算机监视器、平板电脑、蜂窝电话、媒体播放器或者其他手持式或便携式电子设备；较小的设备，诸如腕表设备、挂式设备、耳机或听筒设备、嵌入在眼镜中的设备；或者佩戴在用户头部上的其他装备；或者其他可佩戴式或微型设备、电视机、不包含嵌入式计算机的计算机显示器、游戏设备、导航设备、嵌入式系统(诸如其中具有显示器的电子装备安装在信息亭或汽车中的系统)、连接无线互联网的语音控制的扬声器、家庭娱乐设备、遥控设备、游戏控制器、外围用户输入设备、无线基站或接入点、实现这些设备中的两个或更多个设备的功能的装备；或者其他电子装备。

如图1中的功能框图所示，设备10可包括位于电子设备外壳诸如外壳12上或其内的部件。外壳12(有时可以称为壳体)可由塑料、玻璃、陶瓷、纤维复合材料、金属(例如，不锈钢、铝、金属合金等)、其他合适的材料、或这些材料的组合形成。在一些实施方案中，外壳12的部分或全部可由介电或其他低电导率材料(例如，玻璃、陶瓷、塑料、蓝宝石等)形成。在其他实施方案中，外壳12或构成外壳12的结构中的至少一些结构可由金属元件形成。

设备10可包括控制电路14。控制电路14可包括存储装置，诸如存储电路16。存储电路16可包括硬盘驱动器存储装置、非易失性存储器(例如，被配置为形成固态驱动器的闪存存储器或其他电可编程只读存储器)、易失性存储器(例如，静态随机存取存储器或动态随机存取存储器)等。存储电路16可包括集成在设备10内的存储装置和/或可移动存储介质。

控制电路14可包括处理电路，诸如处理电路18。处理电路18可用于控制设备10的操作。处理电路18可包括一个或多个微处理器、微控制器、数字信号处理器、主机处理器、基带处理器集成电路、专用集成电路、中央处理单元(CPU)等。控制电路14可被配置为使用硬件(例如，专用硬件或电路)、固件和/或软件在设备10中执行操作。用于在设备10中执行操作的软件代码可以存储在存储电路16(例如，存储电路16可以包括存储软件代码的非暂态(有形)计算机可读存储介质)上。该软件代码可有时被称为程序指令、软件、数据、指令、或代码。存储在存储电路16上的软件代码可由处理电路18来执行。

控制电路14可用于运行设备10上的软件，诸如卫星导航应用程序、互联网浏览应用程序、互联网语音协议(VOIP)电话呼叫应用程序、电子邮件应用程序、媒体回放应用程序、操作系统功能等。为了支持与外部装备进行交互，控制电路14可用于实现通信协议。可使用控制电路14实现的通信协议包括：互联网协议、无线局域网(WLAN)协议(例如，IEEE802.11协议——有时称为)、用于其他短距离无线通信链路的协议诸如/>协议或其他无线个人区域网(WPAN)协议、IEEE 802.11ad协议(例如，超宽带协议)、蜂窝电话协议(例如，3G协议、4G(LTE)协议、5G协议等)、天线分集协议、卫星导航系统协议(例如，全球定位系统(GPS)协议、全球导航卫星系统(GLONASS)协议等)、基于天线的空间测距协议(例如，在毫米和厘米波频率下传送的信号的无线电探测与测距(RADAR)协议或其他期望的距离检测协议)或任何其他期望的通信协议。每种通信协议可与对应的无线电接入技术(RAT)相关联，该无线电接入技术指定用于实现该协议的物理连接方法。

设备10可包括输入-输出电路20。输入-输出电路20可包括输入-输出设备22。输入-输出设备22可用于允许将数据供应给设备10并且允许将数据从设备10提供给外部设备。输入-输出设备22可包括用户接口设备、数据端口设备和其他输入-输出部件。例如，输入-输出设备22可包括触摸传感器、显示器(例如，触敏显示器和/或力敏显示器)、发光部件诸如没有触摸传感器能力的显示器、按钮(机械、电容、光学等)、滚轮、触摸板、小键盘、键盘、麦克风、相机、按钮、扬声器、状态指示器、音频插孔和其他音频端口部件、数字数据端口设备、运动传感器(加速度计、陀螺仪和/或检测运动的罗盘)、电容传感器、接近传感器、磁传感器、力传感器(例如，耦接到显示器以检测施加到显示器的压力的力传感器)等。在一些配置中，键盘、耳机、显示器、指向设备诸如触控板、鼠标和操纵杆以及其他输入-输出设备可使用有线或无线连接耦接至设备10(例如，输入-输出设备22中的一些可为经由有线或无线链路耦接至设备10的主处理单元或其他部分的外围设备)。

输入-输出电路20可包括无线电路24以支持无线通信。无线电路24(在本文中有时被称为无线通信电路24)可包括一个或多个天线。无线电路24还可包括基带处理器电路、收发器电路、放大器电路、滤波器电路、切换电路、射频传输线和/或用于利用天线发射和/或接收射频信号的任何其他电路。

无线电路24可以在无线电频率(在本文中有时称为通信频带或简称为“带”)的对应频带内发射和/或接收射频信号。由无线电路24处理的频带可以包括无线局域网(WLAN)频带(例如，(IEEE 802.11)或其他WLAN通信频带)诸如2.4GHz WLAN频带(例如，2400MHz至2480MHz)、5GHz WLAN频带(例如，5180MHz至5825MHz)、/>6E频带(例如，5925MHz至7125MHz)和/或其他/>频带(例如，1875MHz至5160MHz)；无线个人区域网(WPAN)频带诸如2.4GHz/>频带或其他WPAN通信频带；蜂窝电话频带(例如，约600MHz至约5GHz的频带、3G频带、4G LTE频带、低于10GHz的5G新空口频率范围1(FR1)频带、在20GHz和60GHz之间的5G新空口频率范围2(FR2)频带等)；10GHz至300GHz之间的其他厘米或毫米波频带；近场通信频带(例如，13.56MHz)；卫星导航频带(例如，1565MHz至1610MHz的GPS频带、全球卫星导航系统(GLONASS)频带、北斗卫星导航系统(BDS)频带等)；在IEEE802.15.4协议和/或其他超宽带通信协议下工作的超宽带(UWB)频带；在3GPP无线通信标准族下的通信频带；在IEEE 802.XX标准族下的通信频带，和/或任何其他期望的感兴趣的频带。

图2是示出无线电路24内的例示性部件的图示。如图2所示，无线电路24可包括一个或多个处理器诸如处理器26、射频(RF)收发器电路诸如射频收发器28、射频前端电路诸如射频前端模块(FEM)40以及天线42。处理器26可以是基带处理器、应用处理器、数字信号处理器、微控制器、微处理器、中央处理单元(CPU)、可编程设备、这些电路的组合和/或电路18内的一个或多个处理器。处理器26可被配置为生成数字(发射或基带)信号。处理器26可通过路径34(有时称为基带路径)耦接到收发器28。收发器28可经由射频传输线路径36耦接到天线42。射频前端模块40可插置在收发器28与天线42之间的射频传输线路径36上。

无线电路24可包括一个或多个天线，诸如天线42。可使用任何期望的天线结构来形成天线42。例如，天线42可以是具有谐振元件的天线，该天线由环形天线结构、贴片天线结构、倒F形天线结构、隙缝天线结构、平面倒F形天线结构、螺旋天线结构、单极天线、偶极、这些设计的混合等形成。两个或更多个天线42可被布置成一个或多个相控天线阵列(例如，用于在毫米波频率下传送射频信号)。寄生元件可包括在天线42中以调节天线性能。天线42可设置有导电腔，该导电腔支撑天线42的天线谐振元件(例如，天线42可以是背腔天线，诸如背腔隙缝天线)。

在图2的示例中，为了清楚起见，无线电路24被示出为仅包括单个处理器26、单个收发器28、单个前端模块40和单个天线42。一般来讲，无线电路24可包括任何期望数量的处理器26、任何期望数量的收发器36、任何期望数量的前端模块40以及任何期望数量的天线42。每个处理器26可通过相应路径34耦接到一个或多个收发器28。每个收发器28可包括被配置为将上行链路信号输出到天线42的发射器电路，可包括被配置为从天线42接收下行链路信号的接收器电路，并且可通过相应射频传输线路径36耦接到一个或多个天线42。每个射频传输线路径36可具有设置在其上的相应前端模块40。如果需要，两个或更多个前端模块40可设置在相同射频传输线路径36上。如果需要，可在其上没有插置任何前端模块的情况下实现无线电路24中的射频传输线路径36中的一个或多个射频传输线路径。

前端模块(FEM)40可包括对通过射频传输线路径36传送(发射和/或接收)的射频信号操作的射频前端电路。前端模块可例如包括前端模块(FEM)部件，诸如射频滤波器电路44(例如，低通滤波器、高通滤波器、陷波滤波器、带通滤波器、复用电路、双工器电路、双讯器电路、三工器电路等)、切换电路46(例如，一个或多个射频开关)、射频放大器电路48(例如，一个或多个功率放大器和一个或多个低噪声放大器)、阻抗匹配电路(例如，有助于使天线42的阻抗与射频传输线36的阻抗匹配的电路)、天线调谐电路(例如，调节天线42的频率响应的电容器、电阻器、电感器和/或开关的网络)、射频耦合器电路、电荷泵电路、功率管理电路、数字控制和接口电路，和/或对由天线42传输和/或接收的射频信号进行操作的任何其他期望的电路。可将前端模块部件中的每一者安装到公共(共享)衬底，诸如刚性印刷电路板衬底或柔性印刷电路衬底。如果需要，各种前端模块部件还可以集成到单个集成电路芯片中。

滤波器电路44、切换电路46、放大器电路48和其他电路可插置在射频传输线路径36内，可结合到FEM 40中，和/或可结合到天线42中(例如，以支持天线调谐、以支持在期望频带中的操作等)。可(例如，使用控制电路14)调节这些部件(在本文中有时被称为天线调谐部件)以随时间调节天线42的频率响应和无线性能。

射频传输线路径36可耦接到天线42上的天线馈电部。天线馈电部可例如包括正天线馈电端子和接地天线馈电端子。射频传输线路径36可具有正传输线信号路径，该正传输线信号路径耦接到天线42上的正天线馈电端子。射频传输线路径36可具有接地传输线信号路径，该接地传输线信号路径耦接到天线42上的接地天线馈电端子。该示例是例示性的，并且一般来讲，天线42可使用任何期望的天线馈电方案来馈电。如果需要，天线42可具有耦接到一个或多个射频传输线路径36的多个天线馈电部。

射频传输线路径36可包括用于路由设备10(图1)内的射频天线信号的传输线。设备10中的传输线可包括同轴电缆、微带传输线、带状线传输线、边缘耦合的微带传输线、边缘耦合的带状线传输线、由这些类型的传输线的组合形成的传输线等。设备10中的传输线诸如射频传输线路径36中的传输线可集成到刚性和/或柔性印刷电路板中。在一种合适的布置中，射频传输线路径(诸如射频传输线路径36)还可包括传输线导体，这些传输线导体集成在多层层压结构(例如，在没有介入粘合剂的情况下层压在一起的导电材料(诸如铜)和电介质材料(诸如树脂)的层)内。如果需要，多层层压结构可在多个维度(例如，二维或三维)上折叠或弯曲，并且可在弯曲之后保持弯曲或折叠形状(例如，多层层压结构可被折叠成特定的三维结构形状以围绕其他设备部件布线并且可为足够刚性的以在折叠之后保持其形状而不用加强件或其他结构保持在适当的位置)。层压结构的所有多个层可以在没有粘合剂的情况下分批层压在一起(例如，在单个压制过程中)(例如，与进行多个压制过程以将多个层用粘合剂层压在一起相反)。

收发器电路28可包括处理WLAN通信频带(例如，(IEEE 802.11)或其他WLAN通信频带)诸如2.4GHz WLAN频带(例如，2400MHz至2480MHz)、5GHz WLAN频带(例如，5180MHz至5825MHz)、/>6E频带(例如，5925MHz至7125MHz)和/或其他/>频带(例如，1875MHz至5160MHz)的无线局域网收发器电路；处理2.4GHz/>频带或其他WPAN通信频带的无线个人区域网收发器电路；处理蜂窝电话频带(例如，约600MHz至约5GHz的频带、3G频带、4G LTE频带、低于10GHz的5G新空口频率范围1(FR1)频带、在20GHz和60GHz之间的5G新空口频率范围2(FR2)频带等)的蜂窝电话收发器电路；处理近场通信频带(例如，13.56MHz)的近场通信(NFC)收发器电路；处理卫星导航频带(例如，1565MHz至1610MHz的GPS频带、全球卫星导航系统(GLONASS)频带、北斗卫星导航系统(BDS)频带等)的卫星导航接收器电路；使用IEEE 802.15.4协议和/或其他超宽带通信协议来处理通信的超宽带(UWB)收发器电路；和/或用于覆盖任何其他期望的感兴趣通信频带的任何其他期望的射频收发器电路。

在执行无线传输时，处理器26可通过路径34向收发器28提供数字信号。收发器28还可包括用于将从处理器26接收的基带信号转换为对应中频或射频信号的电路。例如，收发器电路28可包括用于在通过天线42的传输之前将基带信号上变频(或调制)为中频或射频的混频器电路50。收发器电路28还可包括用于在数字域与模拟域之间转换信号的数模转换器(DAC)电路和/或模数转换器(ADC)电路。收发器28可包括发射器部件以经由射频传输线路径36和前端模块40通过天线42传输射频信号。天线42可通过将射频信号辐射到自由空间中来将射频信号传输到外部无线装备。

在执行无线接收时，天线42可接收来自外部无线装备的射频信号。可将所接收的射频信号经由射频传输线路径36和前端模块40传送到收发器28。收发器28可包括用于将所接收的射频信号转换为对应中频或基带信号的电路。例如，收发器28可使用混频器电路50来在将所接收的信号通过路径34传送到处理器26之前将所接收的射频信号下变频(或解调)到基带频率。混频器电路50可包括本地振荡器电路，诸如本地振荡器(LO)电路52。本地振荡器电路52可生成振荡器信号，混频器电路50可将该振荡器信号用于将发射信号从基带频率调制到射频并且/或者将所接收的信号从射频解调到基带频率。

图3是无线电路的接收(RX)路径中的例示性混频器的图示。如图3所示，天线42可将所接收的射频信号馈送到混频器51-R。接收(下行链路)路径中的混频器51-R可被称为接收混频器。混频器51-R可表示图2所示的混频器电路50中的一个或多个接收混频器。混频器51-R可具有被配置为从天线42接收射频信号的第一输入端、被配置为接收振荡信号LO的第二输入端以及在其上生成下变频到中频(IF)范围的解调信号(作为示例)的输出端。一个或多个部件诸如射频耦合器、滤波器电路、天线调谐元件、匹配网络、开关电路、放大器电路、其他射频前端部件、其他收发器部件和/或其他无线部件可设置在天线42和混频器51-R之间的接收路径中。接收射频信号的接收混频器51-R可被称为射频混频器。

图4是无线电路的发射(TX)路径中的例示性混频器的图示。如图4所示，混频器51-T可输出射频信号，这些射频信号最终由天线42辐射。发射(上行链路)路径中的混频器51-T可被称为发射混频器。混频器51-T可表示图2所示的混频器电路50中的一个或多个发射混频器。发射混频器51-T可具有被配置为接收中频(IF)范围中的信号的第一输入端、被配置为接收振荡信号LO的第二输入端以及在其上生成上变频到射频(RF)范围的调制信号(作为示例)的输出端。一个或多个部件诸如射频耦合器、滤波器电路、天线调谐元件、匹配网络、开关电路、放大器电路、其他射频前端部件、其他收发器部件和/或其他无线部件可设置在发射混频器51-T和天线42之间的发射路径中。输出射频信号的发射混频器51-T可被称为射频混频器。

根据一个实施方案，射频混频器可包括变压器。在混频器中使用变压器可为混频器内的输入级提供较大电压净空并且可提供来自变压器自身的附加无源电流增益。由于变压器可将混频器的输入级(输入部分)与输出级(输出部分)解耦，因此变压器的使用可提供偏置混频器的不同部分方面的增强灵活性(例如，混频器的输入级可使用第一组偏置电压来偏置，而混频器的输出级可使用第二组偏置电压来偏置)。包括这种类型的变压器的射频混频器在本文中有时被称为并且在本文中定义为基于变压器的混频器。

图5A是例示性基于变压器的混频器电路50的框图。如图5A所示，混频器电路50可包括输入级诸如跨导(Gm)电路60、变压器诸如变压器62以及包括相关联混频器子电路51-1和51-2的输出级。跨导电路60可为差分电路，该差分电路被配置为将在其差分输入端口IN处接收的输入电压转换为其差分输出端口处的对应输出电流。使用跨导电路(有时被称为Gm单元)作为混频器电路50的输入级是示例性的。如果需要，可采用其他类型的放大器、缓冲器、驱动器或输入级。在一些实施方案中，可省略跨导(Gm)单元60。

变压器62可包括第一绕组(线圈)诸如初级线圈Lp和第二绕组(线圈)诸如次级线圈Ls。初级线圈Lp可具有耦接到跨导电路60的第一输出端子的第一端子、耦接到跨导电路60的第二输出端子的第二端子以及耦接到电压线64的中心抽头端子。电路60的第一输出端子和第二输出端子可共同形成跨导电路60的差分输出端口。电压线64可接收正电源电压、接地电源电压、负电源电压、正电源电压和接地电源电压之间的中间电压或其他静态(直流或DC)电压。次级线圈Ls可具有耦接到第一混频器子电路51-1的第一端子和耦接到第二混频器子电路51-2的第二端子。

混频器输出级的第一混频器子电路51-1具有耦接到次级线圈Ls的第一端子的第一输入端、被配置为从本地振荡器(参见例如图2的本地振荡器电路52)接收振荡信号LO的第二输入端以及耦接到混频器电路50的差分输出端口OUT的输出端。混频器输出级的第二混频器子电路51-2具有耦接到次级线圈Ls的第二端子的第一输入端、也被配置为接收本地振荡器信号LO的第二输入端以及耦接到混频器电路50的差分输出端口OUT的输出端。因此，具有混频器子电路51-1和51-2的输出级有时被称为混频级或混频器级。变压器62因此耦接在输入级60和输出级之间。

设计令人满意的射频混频器可能具有挑战性。在实施过程中，差分混频器电路是非线性电路，其性能通常由于互调失真而降低。当将不同频率下的至少两个信号应用于非线性电路时并且当两个信号的总和升高到大于一的幂时两个信号的振幅调制或混合(倍增)生成互调产物时，出现互调失真，这些调制产物不仅仅处于输入信号的谐波频率(整数倍)，而且还处于输入信号频率的总和和差值并且还处于这些频率的倍数的总和和差值。

考虑差分混频器电路接收两个输入信号(有时被称为第一音调T1和第二音调T2)的情形。第一音调T1可以处于角频率ω₁(即，等于2πf₁)，而第二音调T2可以处于角频率ω₂(即，等于2πf₂)。角频率ω₂可大于ω₁。特别关注的是在(2ω₁-ω₂)和(2ω₂-ω₁)处生成的三阶互调(IM3)产物。如果ω₁和ω₂之间的差值相对较小，则在(2ω₁-ω₂)和(2ω₂-ω₁)处生成的IM3分量可在ω₁和ω₂附近出现。这些IM3音调(例如，出现在两个输入信号音调的两侧上的三阶音调)的幅度直接促成三阶互调失真(IMD3)，该IMD3可降低信号差异噪声比(SDNR)、误差向量幅度(EVM)以及与无线电路相关联的其他性能度量。

混频器处的互调失真的量可为与本地振荡器信号相关联的谐波的强函数。例如，在混频器电路50的操作期间，在混频器子电路51-1和52-2的输入端处接收的本地振荡器信号LO的二阶谐波失真(HD2)和更高阶谐波失真分量归因于混频效应而在混频器输入端口IN处生成并且可引起跨导电路60的输出处的大信号摆动，所有这些都可能负面地影响线性度、SDNR、EVM和与混频器电路50相关联的其他性能度量。

根据一个实施方案，混频器电路50可具备本地振荡器谐波抑制电路，诸如耦接到变压器62内的次级线圈Ls的中心抽头(共模)端子的本地振荡器谐波抑制电路66。谐波抑制电路66可被配置为抑制归因于混频机制而在混频器输入端处生成的谐波信号，这可有助于改进混频器电路50的三阶、五阶或更高阶非线性性能。换句话讲，电路66的使用可至少减少三阶互调失真(IMD3)和五阶互调失真(IMD5)，这可有助于改进三阶拦截点(IP3)和五阶拦截点(IP5)以及混频器电路50的其他非线性度量。

图5A的其中混频器电路50包括跨导电路60和一个谐波抑制电路66的示例是例示性的，并且不旨在限制本发明实施方案的范围。图5B示出混频器电路50的另一实施方案，其省略输入跨导(Gm)单元但包括输入变压器62以及包括相关联混频器子电路51-1和51-2的输出级。变压器62可包括第一绕组(线圈)诸如初级线圈Lp和第二绕组(线圈)诸如次级线圈Ls。初级线圈Lp可具有耦接到混频器50的第一(正)输入端子的第一端子、耦接到混频器50的第二(负)输入端子的第二端子以及中心抽头端子。次级线圈Ls可具有耦接到第一混频器子电路51-1的第一端子和耦接到第二混频器子电路51-2的第二端子。正输入端子和负输入端子共同用作混频器50的输入端口。

根据一些实施方案，图5B的混频器电路50可具备本地振荡器谐波抑制电路，诸如耦接到变压器62内的次级线圈Ls的中心抽头(共模)端子的本地振荡器谐波抑制电路66。谐波抑制电路66可被配置为抑制归因于混频机制而在混频器输入端处生成的谐波信号，这可有助于改进混频器电路50的三阶、五阶或更高阶非线性性能。换句话讲，电路66的使用可至少减少三阶互调失真(IMD3)和五阶互调失真(IMD5)，这可有助于改进三阶拦截点(IP3)和五阶拦截点(IP5)以及混频器电路50的其他非线性度量。

使泄漏或传播到混频器输入端口的强谐波信号最小化进一步准许在混频器输入端口IN处使用信号强度指示器(SSI)电路诸如SSI电路74。例如，接收路径中的混频器电路50可包括用于精确地测量在混频器电路50的输入端处接收的射频信号的幅度的接收信号强度指示器(RSSI)电路74。SSI电路74可跨变压器62的初级线圈Lp的两个端子耦接。在此类布置中，附加抑制电路诸如抑制电路67可耦接到初级线圈Lp的中心抽头。抑制电路67可被配置为抑制可能泄漏到SSI电路74并且引起电路74的读数中的误差的共模二次谐波LO信号。换句话讲，抑制电路可被配置为减轻在输出级处生成的与LO信号相关联的谐波信号泄漏到SSI电路74中。因此，附加抑制电路67因而有时也被称为并且在本文中定义为谐波抑制电路、共模谐波抑制电路或本地振荡器谐波抑制电路。

图6是示出结合图5B描述的类型的混频器电路50的示例性具体实施的电路图。如图6所示，输入级可包括第一输入晶体管60-1和第二输入晶体管60-2。输入晶体管60-1和60-2可以是n沟道器件诸如n型金属氧化物半导体(NMOS)晶体管。输入晶体管60-1及60-2可耦接到输入变压器70。输入变压器70可包括耦接到混频器电路50的差分输入端口IN的初级线圈(绕组)72p以及耦接到输入晶体管60-1和60-2的栅极端子的次级线圈(绕组)72s。具体地，输入变压器70的次级线圈72s可具有耦接到输入晶体管60-1的栅极端子的第一端子、耦接到输入晶体管60-2的栅极端子的第二端子以及被配置为接收偏置电压Vbias的中心抽头端子。电压Vbias可以是正电源电压、接地电源电压、负电源电压、正电源电压和接地电源电压之间的中间电压或其他静态(直流或DC)电压。

输入晶体管60-1可具有耦接到线圈Lp的漏极端子、耦接到接地电源线路68(例如，在其上提供接地电压的接地线)的源极端子以及耦接到线圈72s的栅极端子。输入晶体管60-2可具有耦接到线圈Lp的漏极端子、耦接到接地线68的源极端子以及耦接到线圈72s的栅极端子。用于指晶体管中的载流端子的术语“源极”和“漏极”端子可互换使用，并且有时被称为“源极-漏极”端子。因此，晶体管60-1的漏极端子有时可被称为第一源极-漏极端子，并且晶体管60-1的源极端子可被称为第二源极-漏极端子(或反之亦然)。如果需要，电容器C1和C2可与输入晶体管交叉耦接。电容器C1可耦接在晶体管60-1的栅极端子和晶体管60-2的漏极端子之间，而电容器C2可耦接在晶体管60-2的栅极端子和晶体管60-1的漏极端子之间。以此方式交叉耦接到输入晶体管，电容器C1和C2可被配置为中和输入晶体管的寄生栅极到漏极电容，并且因此有时可被称为电容中和电容器。

混频器子电路51-1可包括第一对混频器晶体管76-1a和76-1b。混频器晶体管76-1a可具有耦接到次级线圈Ls的源极端子、被配置为接收信号LO+的栅极端子以及耦接到第一输出端子o1的漏极端子。混频器晶体管76-1b可具有也耦接到次级线圈Ls的源极端子、被配置为接收信号LO-的栅极端子以及耦接到第二输出端子o2的漏极端子。信号LO+和LO-表示差分信号的正极性和负极性，并且可统称为本地振荡器信号或振荡信号。混频器晶体管76-1a和76-1b的栅极端子共同形成用于接收振荡信号的差分输入端。输出端子o1和o2共同形成混频器电路50的差分输出端口OUT。输出电感器Lout可跨混频器电路50的差分输出端口耦接。具体地，输出电感器Lout可具有耦接到输出端子o1的第一端子、耦接到输出端子o2的第二端子以及耦接到正电源线路78(例如，在其上提供正电源电压Vdd的正电源端子)的中心抽头端子。

混频器子电路51-2可包括第二对混频器晶体管76-2a和76-2b。混频器晶体管76-2a可具有耦接到次级线圈Ls的源极端子、被配置为接收信号LO+的栅极端子以及耦接到第二输出端子o2的漏极端子。混频器晶体管76-2b可具有也耦接到次级线圈Ls的源极端子、被配置为接收信号LO-的栅极端子以及耦接到第一输出端子o1的漏极端子。混频器晶体管76-2a和76-2b的栅极端子共同形成用于接收振荡信号的差分输入端。

图6还示出变压器62的次级线圈(绕组)Ls，该次级线圈具有耦接到混频器晶体管76-1a和76-1b的源极节点的第一端子、耦接到混频器晶体管76-2a和76-2b的源极节点的第二端子以及耦接到本地振荡器谐波抑制电路66的中心抽头端子。通过耦接到线圈Ls的中心抽头端子，电路66有时被称为提供线圈Ls的共模终端。如上所述，LO谐波抑制电路66可被配置为抑制朝向混频器输入端泄漏或传播的谐波信号，这可有助于改进混频器电路50的三阶、五阶或更高阶非线性性能。使泄漏或传播到混频器输入端口的强谐波信号最小化进一步准许在混频器输入端口IN处使用信号强度指示器(SSI)电路74。例如，接收路径中的混频器电路50可包括用于准确地测量在混频器电路50的输入端处接收的射频信号的幅度的接收信号强度指示器(RSSI)电路74。在此类布置中，附加抑制电路诸如谐波抑制电路67可耦接到变压器70的初级线圈72p的中心抽头。抑制电路67可被配置为抑制可能泄漏到SSI电路74并且引起电路74的测量结果中的误差的共模二次谐波LO信号。因此，通过提高SSI电路74的准确度，抑制电路67的使用在技术上是有利的且有益的。

第一本地振荡器(LO)谐波抑制电路66和/或第二LO谐波抑制电路67各自可使用一个或多个无源部件来实现。图7示出其中LO谐波抑制电路66被实现为阻抗部件Zct的示例。阻抗部件Zct具有耦接到线圈Ls的中心抽头的第一端子和分路到接地线68的第二端子。阻抗部件Zct可被配置为在线圈Ls的正部分和线圈Ls的负部分之间提供磁耦合。阻抗部件Zct可表示一个或多个电感器、一个或多个电容器、一个或多个电阻器或其他无源部件或负载部件。

图8示出其中LO谐波抑制电路66包括电感器Lct和可选电容器Cct的另一示例。电感器Lct可具有耦接到线圈Ls的中心抽头的第一端子和耦接到接地线68的第二端子。可选电容器Cct(如果包括的话)可与电感器Lct并联耦接。具有电感器Lct和电容器Cct两者的电路66有时被称为共模滤波器。

图9示出其中LO谐波抑制电路66包括电感器Lct、与电感器Lct串联耦接的电容器Cs以及晶体管Tcs的另一示例。电感器Lct可具有耦接到线圈Ls的中心抽头的第一端子和经由串联连接的电容器Cs耦接到接地线68的第二端子。晶体管Tcs可具有耦接到接地线68的源极端子、耦接到电感器Lct和电容器Cs之间的节点的漏极端子以及被配置为接收控制电压Vcs的栅极端子。晶体管Tcs可用作电流源或限流器件，其有助于为子电路51-1和51-2内的混频器晶体管提供改进的偏置灵活性(例如，控制电压Vcs可被调整为适应混频器晶体管的栅极端子处的最佳偏置点)。因此，晶体管Tcs可有时被称为电流源晶体管或限流晶体管。

图10示出其中LO谐波抑制电路66包括电感器Lct、与电感器Lct串联耦接的电容器Cs以及晶体管Tcs'的另一示例。电感器Lct可具有耦接到线圈Ls的中心抽头的第一端子和经由串联连接的电容器Cs耦接到接地线68的第二端子。晶体管Tcs'可具有耦接到接地线68的源极端子、耦接到次级线圈Ls的中心抽头的漏极端子以及被配置为接收控制电压Vcs的栅极端子。晶体管Tcs'可用作电流源或限流器件，其有助于为子电路51-1和51-2内的混频器晶体管提供改进的偏置灵活性(例如，控制电压Vcs可被调整为适应混频器晶体管的栅极端子处的最佳偏置点)。因此，晶体管Tcs'可有时被称为电流源晶体管或限流晶体管。如图7至图10所示的谐波抑制电路66的各种具体实施可应用于图5B和图6所示类型的谐波抑制电路67。

与本地振荡器信号相关联的谐波失真信号可具有差模分量和共模分量。图11是示出LO谐波抑制电路66的使用可如何改进本地振荡器信号的共模-共模(CM-CM)抑制的曲线图。图11绘制根据从混频晶体管的源极节点(例如，晶体管76-1a、76-1b、76-2a和76-2b的源极端子)到跨导级的输出端(例如，输入晶体管60-1和60-2的漏极端子)的频率变化的CM-CM反向电压增益(有时以分贝标度标示为S12参数)。曲线80绘制不包括LO谐波抑制电路66的混频器电路的S12反向电压增益响应，而曲线82绘制包括LO谐波抑制电路66的混频器电路50的S12反向电压增益响应。从f1至f2的频率范围表示LO信号的基频范围，而从f3至f4的频率范围表示LO信号的二次谐波频率范围。如图11所示，LO谐波抑制电路66的使用可有助于减小二次谐波LO信号和(在图11的示例中)高达频率f5的更高阶谐波LO信号的CM-CM反向电压增益。

图12是示出LO谐波抑制电路66的使用还可如何改进本地振荡器信号的共模-差模(CM-DM)抑制的曲线图。图12绘制根据从混频晶体管的源极节点(例如，晶体管76-1a、76-1b、76-2a和76-2b的源极端子)到跨导级的输出端(例如，输入晶体管60-1和60-2的漏极端子)的频率变化的CM-CM反向电压增益(有时以分贝标度标示为S12参数)。曲线84绘制不包括LO谐波抑制电路66的混频器电路的S12反向电压增益响应，而曲线86绘制包括LO谐波抑制电路66的混频器电路50的S12反向电压增益响应。从f1至f2的频率范围表示LO信号的基频范围，而从f3至f4的频率范围表示LO信号的二次谐波频率范围。如图12所示，LO谐波抑制电路66的使用可有助于减小二次谐波LO信号和(在图12的示例中)高达频率f5'的更高阶谐波LO信号的CM-CM反向电压增益。如图11和图12所示，使用LO谐波抑制电路66的次级线圈Ls的适当共模端子可有助于减小针对宽泛范围的操作频率的CM-CM反向电压增益响应和CM-DM反向电压增益响应两者。因此，可减轻可能在跨导输入单元的输出端处生成的多个LO谐波(例如，二次谐波、三次谐波、四次谐波和更高次谐波)。

上文结合图1-图12所述的方法和操作可以由设备10的部件使用软件、固件和/或硬件(例如，专用电路或硬件)来执行。用于执行这些操作的软件代码可存储在非暂态计算机可读存储介质(例如，有形计算机可读存储介质)上，该非暂态计算机可读存储介质存储在设备10的部件中的一个或多个部件上(例如，图1的存储电路16和/或无线通信电路24)。该软件代码有时可被称为软件、数据、指令、程序指令或代码。非暂态计算机可读存储介质可包括驱动器、非易失性存储器诸如非易失性随机存取存储器(NVRAM)、可移动闪存驱动器或其他可移动介质、其他类型的随机存取存储器等。存储在非暂态计算机可读存储介质上的软件可由设备10的部件中的一个或多个部件上的处理电路(例如，无线通信电路24中的处理电路、图1的处理电路18等)来执行。处理电路可包括微处理器、应用处理器、数字信号处理器、中央处理单元(CPU)、具有处理电路的专用集成电路或其他处理电路。

根据一个实施方案，提供了混频器电路，该混频器电路包括：第一混频器晶体管，该第一混频器晶体管被配置为接收第一振荡信号；变压器，该变压器具有初级线圈和次级线圈，该次级线圈耦接到该第一混频器晶体管；以及无源部件，该无源部件耦接到该变压器中的该次级线圈的中心抽头。

根据另一个实施方案，该混频器电路包括：第二混频器晶体管，该第二混频器晶体管被配置为接收该振荡信号，该次级线圈具有耦接到该第一混频器晶体管和该第二混频器晶体管的源极端子的第一端子。

根据另一个实施方案，该混频器电路包括：第三混频器晶体管，该第三混频器晶体管被配置为接收该振荡信号；以及第四混频器晶体管，该第四混频器晶体管被配置为接收该振荡信号，该次级线圈具有耦接到该第三混频器晶体管和该第四混频器晶体管的源极端子的第二端子。

根据另一个实施方案，该第一混频器晶体管具有耦接到该混频器电路的第一输出端子的漏极端子，该第二混频器晶体管具有耦接到该混频器电路的第二输出端子的漏极端子，该第三混频器晶体管具有耦接到该混频器电路的该第二输出端子的漏极端子，并且该第四混频器晶体管具有耦接到该混频器电路的该第一输出端子的漏极端子。

根据另一个实施方案，该混频器电路包括：输出电感器，该输出电感器具有耦接到该混频器电路的该第一输出端子的第一端子、耦接到该混频器电路的该第二输出端子的第二端子以及耦接到电源线路的中心抽头。

根据另一个实施方案，该混频器电路包括：第一输入晶体管，该第一输入晶体管耦接到该变压器中的该初级线圈的第一端子；以及第二输入晶体管，该第二输入晶体管耦接到该变压器中的该初级线圈的第二端子。

根据另一个实施方案，该混频器电路包括：输入变压器，该输入变压器耦接到该第一输入晶体管和该第二输入晶体管的栅极端子；信号强度指示器电路，该信号强度指示器电路耦接到该输入变压器；以及附加无源部件，该附加无源部件耦接到该输入变压器。

根据另一个实施方案，该无源部件包括电感器，该电感器具有耦接到该次级线圈的该中心抽头的第一端子并且具有耦接到电源线路的第二端子。

根据另一个实施方案，该混频器电路包括：与该电感器并联耦接的电容器，该电容器具有耦接到该电感器的该第一端子的第一端子并且具有耦接到该电源线路的第二端子。

根据另一个实施方案，该混频器电路包括：与该电感器串联耦接的电容器，该电容器具有耦接到该电感器的该第二端子的第一端子并且具有耦接到该电源线路的第二端子。

根据另一个实施方案，该混频器电路包括：电流源晶体管，该电流源晶体管耦接到该电感器的该第一端子或该电感器的该第二端子。

根据一个实施方案，提供了混频器电路，该混频器电路包括：第一输入晶体管；第二输入晶体管；变压器，该变压器具有耦接在该第一输入晶体管和该第二输入晶体管之间的初级线圈并且具有次级线圈；以及无源部件，该无源部件耦接到该变压器的该次级线圈的中心抽头。

根据另一个实施方案，该混频器电路包括：第一对混频器晶体管，该第一对混频器晶体管耦接到该次级线圈的第一端子并且被配置为接收振荡器信号；以及第二对混频器晶体管，该第二对混频器晶体管耦接到该次级线圈的第二端子并且被配置为接收该振荡器信号。

根据另一个实施方案，该无源部件包括电感器。

根据另一个实施方案，该混频器电路包括：电容器，该电容器耦接到该电感器。

根据另一个实施方案，该混频器电路包括：限流晶体管，该限流晶体管耦接到该电感器。

根据一个实施方案，提供了电路，该电路包括：输入端口；输出级，该输出级被配置为接收振荡信号；变压器，该变压器具有耦接到该输入端口的初级绕组并且具有耦接到该输出级的次级绕组；以及谐波抑制电路，该谐波抑制电路耦接到该次级绕组的中心抽头并且被配置为减轻与该振荡信号相关联的谐波信号。

根据另一个实施方案，该电路包括：信号强度指示器(SSI)电路，该SSI电路耦接到该输入端口；以及附加谐波抑制电路，该附加谐波抑制电路耦接到该初级绕组的中心抽头并且被配置为减轻在该输出级处生成的与该振荡信号相关联的谐波信号泄漏到该SSI电路中。

根据另一个实施方案，该输出级包括：第一对混频晶体管，该第一对混频晶体管耦接到该次级绕组的第一端子；以及第二对混频器晶体管，该第二对混频器晶体管耦接到该次级绕组的第二端子。

根据另一个实施方案，该谐波抑制电路包括一个或多个无源部件。

前述内容为例示性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。

Claims

1.一种混频器电路，包括：

第一混频器晶体管，所述第一混频器晶体管被配置为接收振荡信号；

变压器，所述变压器具有初级线圈和次级线圈，所述次级线圈耦接到所述第一混频器晶体管；以及

无源部件，所述无源部件耦接到所述变压器中的所述次级线圈的中心抽头。

2.根据权利要求1所述的混频器电路，还包括：

第二混频器晶体管，所述第二混频器晶体管被配置为接收所述振荡信号，所述次级线圈具有耦接到所述第一混频器晶体管和所述第二混频器晶体管的源极端子的第一端子。

3.根据权利要求2所述的混频器电路，还包括：

第三混频器晶体管，所述第三混频器晶体管被配置为接收所述振荡信号；以及

第四混频器晶体管，所述第四混频器晶体管被配置为接收所述振荡信号，所述次级线圈具有耦接到所述第三混频器晶体管和所述第四混频器晶体管的源极端子的第二端子。

4.根据权利要求3所述的混频器电路，其中：

所述第一混频器晶体管具有耦接到所述混频器电路的第一输出端子的漏极端子；

所述第二混频器晶体管具有耦接到所述混频器电路的第二输出端子的漏极端子；

所述第三混频器晶体管具有耦接到所述混频器电路的所述第二输出端子的漏极端子；并且

所述第四混频器晶体管具有耦接到所述混频器电路的所述第一输出端子的漏极端子。

5.根据权利要求4所述的混频器电路，还包括：

输出电感器，所述输出电感器具有耦接到所述混频器电路的所述第一输出端子的第一端子、耦接到所述混频器电路的所述第二输出端子的第二端子以及耦接到电源线路的中心抽头。

6.根据权利要求1所述的混频器电路，还包括：

第一输入晶体管，所述第一输入晶体管耦接到所述变压器中的所述初级线圈的第一端子；以及

第二输入晶体管，所述第二输入晶体管耦接到所述变压器中的所述初级线圈的第二端子。

7.根据权利要求6所述的混频器电路，还包括：

输入变压器，所述输入变压器耦接到所述第一输入晶体管和所述第二输入晶体管的栅极端子；

信号强度指示器电路，所述信号强度指示器电路耦接到所述输入变压器；以及

附加无源部件，所述附加无源部件耦接到所述输入变压器。

8.根据权利要求1所述的混频器电路，其中所述无源部件包括电感器，所述电感器具有耦接到所述次级线圈的所述中心抽头的第一端子并且具有耦接到电源线路的第二端子。

9.根据权利要求8所述的混频器电路，还包括：

与所述电感器并联耦接的电容器，所述电容器具有耦接到所述电感器的所述第一端子的第一端子并且具有耦接到所述电源线路的第二端子。

10.根据权利要求8所述的混频器电路，还包括：

与所述电感器串联耦接的电容器，所述电容器具有耦接到所述电感器的所述第二端子的第一端子并且具有耦接到所述电源线路的第二端子。

11.根据权利要求10所述的混频器电路，还包括：

电流源晶体管，所述电流源晶体管耦接到所述电感器的所述第一端子或所述电感器的所述第二端子。

12.一种混频器电路，包括：

第一输入晶体管；

第二输入晶体管；

变压器，所述变压器具有耦接在所述第一输入晶体管和所述第二输入晶体管之间的初级线圈并且具有次级线圈；以及

无源部件，所述无源部件耦接到所述变压器的所述次级线圈的中心抽头。

13.根据权利要求12所述的混频器电路，还包括：

第一对混频器晶体管，所述第一对混频器晶体管耦接到所述次级线圈的第一端子并且被配置为接收振荡器信号；以及

第二对混频器晶体管，所述第二对混频器晶体管耦接到所述次级线圈的第二端子并且被配置为接收所述振荡器信号。

14.根据权利要求13所述的混频器电路，其中所述无源部件包括电感器。

15.根据权利要求14所述的混频器电路，还包括：电容器，所述电容器耦接到所述电感器。

16.根据权利要求15所述的混频器电路，还包括：限流晶体管，所述限流晶体管耦接到所述电感器。

17.一种电路，包括：

输入端口；

输出级，所述输出级被配置为接收振荡信号；

变压器，所述变压器具有耦接到所述输入端口的初级绕组并且具有耦接到所述输出级的次级绕组；以及

谐波抑制电路，所述谐波抑制电路耦接到所述次级绕组的中心抽头并且被配置为减轻与所述振荡信号相关联的谐波信号。

18.根据权利要求17所述的电路，还包括：

信号强度指示器SSI电路，所述SSI电路耦接到所述输入端口；以及

附加谐波抑制电路，所述附加谐波抑制电路耦接到所述初级绕组的中心抽头并且被配置为减轻在所述输出级处生成的、与所述振荡信号相关联的谐波信号泄漏到所述SSI电路中。

19.根据权利要求17所述的电路，其中所述输出级包括：

第一对混频晶体管，所述第一对混频晶体管耦接到所述次级绕组的第一端子；以及

第二对混频器晶体管，所述第二对混频器晶体管耦接到所述次级绕组的第二端子。

20.根据权利要求17所述的电路，其中所述谐波抑制电路包括一个或多个无源部件。