CN117672836A - 晶圆减薄方法、金属标记的形成方法及晶圆结构 - Google Patents
晶圆减薄方法、金属标记的形成方法及晶圆结构 Download PDFInfo
- Publication number
- CN117672836A CN117672836A CN202211064950.1A CN202211064950A CN117672836A CN 117672836 A CN117672836 A CN 117672836A CN 202211064950 A CN202211064950 A CN 202211064950A CN 117672836 A CN117672836 A CN 117672836A
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- trimming
- layer
- metal mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 150
- 239000002184 metal Substances 0.000 title claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 238000009966 trimming Methods 0.000 claims abstract description 101
- 238000005530 etching Methods 0.000 claims abstract description 95
- 230000008569 process Effects 0.000 claims abstract description 80
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 230000007423 decrease Effects 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 12
- 238000007517 polishing process Methods 0.000 claims abstract description 11
- 238000009713 electroplating Methods 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 150
- 238000004519 manufacturing process Methods 0.000 description 9
- 241000562569 Riodinidae Species 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种晶圆减薄方法、金属标记的形成方法及晶圆结构，所述晶圆减薄方法包括：提供第一晶圆和第二晶圆，所述第二晶圆包括衬底和位于所述衬底上的键合层；对所述第二晶圆的键合层和部分衬底进行修边处理；将所述键合层和第一晶圆进行键合，并去除所述第二晶圆上未进行修边处理的衬底；采用刻蚀工艺减薄所述衬底，其中所述刻蚀工艺对所述衬底的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对所述边缘区域的刻蚀速率从所述衬底的最边缘向中心方向逐渐递减；采用化学机械研磨工艺减薄所述衬底至目标厚度。本申请技术方案能够解决因籽晶层薄且不连续而导致形成金属标记时无法正常对晶圆进行加电的问题。
Description
技术领域
本申请涉及半导体制造领域，尤其涉及一种晶圆减薄方法、金属标记的形成方法及晶圆结构。
背景技术
随着微纳米技术的不断发展，人们不断减小特征尺寸提高芯片单位面积晶体管的数量，从而大幅提高芯片的性能和集成度。但是当前的工艺线宽的缩小变得愈发困难，三维电子封装将是进一步提高芯片功能集成密度的最好选择。
三维电子封装可以有效解决目前半导体行业内许多令人棘手的问题，如异质集成，减小功耗，尺寸，延时和成本等。三维电子封装通过高密度垂直硅通孔将多层期间和互连垂直层堆叠在一起，同时也可以将多种工艺不兼容的多层芯片堆叠在一起，实现低成本，低寄生效应集成。
多晶圆键合前需要对晶圆进行修边处理，以避免后续工艺出现崩片的问题，再进行晶圆键合工艺和减薄工艺，形成晶圆键合结构，其中经过修边处理的晶圆和未经修边处理的晶圆键合后会形成台阶，或者经修边处理的单片晶圆侧壁也会形成台阶。后续在晶圆键合结构上或者经修边处理的单片晶圆上制作用于后续对准的金属标记时，需要先形成金属标记的籽晶层。由于沉积籽晶层的工艺特性，对台阶侧壁的覆盖效果较差，台阶侧壁处的籽晶层薄且不连续，从而导致后续的电镀工艺无法在晶圆上正常加电，进而导致金属标记无法正常形成。
发明内容
本申请要解决的技术问题是现有技术形成的籽晶层薄且不连续，导致采用电镀工艺形成金属标记时无法正常对晶圆进行加电。
为解决上述技术问题，本申请提供了一种晶圆减薄方法，包括：提供第一晶圆和第二晶圆，所述第二晶圆包括具有第一厚度的衬底和位于所述衬底上的键合层；对所述第二晶圆的键合层和部分衬底进行修边处理；将所述键合层和第一晶圆进行键合，并去除所述第二晶圆上未进行修边处理的衬底，余下的衬底具有第二厚度；采用刻蚀工艺减薄所述衬底至第三厚度，其中所述刻蚀工艺对所述衬底的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对所述边缘区域的刻蚀速率从所述衬底的最边缘向中心方向逐渐递减；采用化学机械研磨工艺减薄所述衬底至目标厚度。
在本申请的一些实施例中，所述刻蚀工艺对所述边缘区域的刻蚀速率从衬底的最边缘向中心方向均匀递减；所述刻蚀工艺对所述衬底的其余区域的刻蚀速率相等。
在本申请的一些实施例中，所述边缘区域为自所述衬底的最边缘向中心方向延伸0.2mm～0.3mm的区域。
在本申请的一些实施例中，采用无掩膜刻蚀工艺减薄所述第二晶圆，且所述无掩膜刻蚀工艺对所述衬底和露出的所述第一晶圆的键合面的刻蚀选择比为(50～100)∶1。
在本申请的一些实施例中，所述无掩膜刻蚀工艺的刻蚀气体包括SF6和C4F8。
在本申请的一些实施例中，通过控制所述衬底的边缘区域和其他区域的电离气体的流量，进而控制刻蚀速率；或者通过控制所述衬底的边缘区域和其他区域的电场分布，进而控制刻蚀速率。
在本申请的一些实施例中，所述第二厚度为30μm～33μm，所述第三厚度为26μm～28μm，所述目标厚度为24.8μm～25.2μm。
本申请还提供一种金属标记的形成方法，包括：提供上述的晶圆减薄方法获得的晶圆结构；在所述衬底的表面形成用于定义所述金属标记的沟槽；在所述第一晶圆的键合面上、所述键合层的侧壁、所述衬底的侧壁和表面以及所述沟槽的侧壁和底面形成所述金属标记的籽晶层，且所述籽晶层连续分布。
在本申请的一些实施例中，所述沟槽的深度小于3μm，位于所述衬底表面的所述籽晶层的厚度为2000埃～3000埃。
在本申请的一些实施例中，所述形成方法还包括：采用电镀工艺在所述籽晶层上形成金属层，且所述电镀工艺的阴极连接在所述第一晶圆的键合面最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中露出的所述第一晶圆的键合面的宽度为1.5mm～2.7mm。
在本申请的一些实施例中，所述形成方法还包括：采用化学机械研磨工艺去除所述衬底表面的金属层和籽晶层，形成填满所述沟槽且表面和所述修边部分的顶面平齐的金属标记。
本申请还提供另一种金属标记的形成方法，包括：提供修边处理后的第二晶圆；刻蚀所述第二晶圆的修边部分，其中对所述修边部分的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且刻蚀速率从所述修边部分的最边缘向中心方向逐渐递减；在所述修边部分的表面形成用于定义所述金属标记的沟槽；在所述第二晶圆的非修边部分上、所述修边部分的侧壁和表面以及所述沟槽的侧壁和底面形成所述金属标记的籽晶层，且所述籽晶层连续分布。
在本申请的一些实施例中，在所述修边部分的边缘区域，刻蚀速率从所述修边部分的最边缘向中心方向均匀递减；所述修边部分的其余区域的刻蚀速率相等。
在本申请的一些实施例中，通过控制所述修边部分的边缘区域和其他区域的电离气体的流量，进而控制刻蚀速率；或者通过控制所述修边部分的边缘区域和其他区域的电场分布，进而控制刻蚀速率。
在本申请的一些实施例中，所述沟槽的深度小于3μm，位于所述修边部分表面的所述籽晶层的厚度为2000埃～3000埃。
在本申请的一些实施例中，所述形成方法还包括：采用电镀工艺在所述籽晶层上形成金属层，且所述电镀工艺的阴极连接在所述非修边部分的最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中修边宽度为1.8mm～4.1mm。
在本申请的一些实施例中，所述形成方法还包括：采用化学机械研磨工艺去除所述修边部分表面的金属层和籽晶层，形成填满所述沟槽且表面和所述衬底的顶面平齐的金属标记。
本申请还提供一种晶圆结构，包括：第一晶圆和键合在所述第一晶圆上且经修边处理的第二晶圆，所述第二晶圆包括具有目标厚度的衬底和同所述第一晶圆键合的键合层，其中所述衬底的侧壁呈非线性斜坡状；籽晶层，连续的分布在露出的所述第一晶圆的键合面上、所述键合层和所述衬底的侧壁以及所述衬底中；金属标记，位于所述衬底中的籽晶层上，且所述金属标记的表面和所述衬底的顶面平齐。
在本申请的一些实施例中，所述衬底中的籽晶层和所述金属标记的厚度之和小于3μm，露出的所述第一晶圆的键合面的宽度为1.5mm～2.7mm。
本申请的另一种晶圆结构，包括：经修边处理的第二晶圆，且所述第二晶圆的修边部分的侧壁呈非线性斜坡状；籽晶层，连续的分布在所述第二晶圆的非修边部分的表面上、所述修边部分的侧壁以及所述修边部分中；金属标记，位于所述修边部分中的籽晶层上，且所述金属标记的表面和所述修边部分的顶面平齐。
在本申请的一些实施例中，所述修边部分中的籽晶层和所述金属标记的厚度之和小于3μm，所述第二晶圆的修边宽度为1.8mm～4.1mm。
与现有技术相比，本申请技术方案的晶圆减薄方法、金属标记的形成方法及晶圆结构具有如下有益效果：
所述晶圆减薄方法的各步骤相互配合，最终使衬底减薄至目标厚度，其中采用刻蚀工艺减薄衬底至第三厚度时，由于刻蚀工艺对衬底的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对边缘区域的刻蚀速率从衬底的最边缘向中心方向逐渐递减，使得衬底侧壁呈现平缓的非线性斜坡状，从而大幅增加籽晶层在衬底侧壁的覆盖率，进而在电镀形成金属标记时可以正常的对晶圆进行加电。
所述晶圆减薄方法中的刻蚀工艺可以利用Fab已有的硅通孔刻蚀机台对晶圆进行无掩膜刻蚀，并且在不改变电镀机台的硬件以及成熟量产的籽晶层工艺和电镀工艺的情况下，能够大幅度提高衬底侧壁籽晶层的厚度和连续性，实现同一硬件的电镀机台对不同修边宽度或减薄厚度不同的键合晶圆进行正常加电，能够满足量产的需求。
所述晶圆减薄方法还可以整合到键合标记(Bonding Mark)、混合键合的金属连线(Hybrid Bond Via)及衬垫(Pad)等小深度图案(Pattern)电镀的制作工艺中，通用性强。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为现有工艺形成的籽晶层的结构示意图；
图2为本申请实施例的晶圆减薄方法的流程示意图；
图3至图8为本申请实施例的晶圆减薄方法各步骤的结构示意图；
图9至图12为本申请实施例的一种金属标记的形成方法各步骤的结构示意图；
图13为本申请实施例的另一种金属标记的形成方法的流程示意图；
图14至图18为本申请实施例的另一种金属标记的形成方法的各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
参考图1，现有工艺键合第一晶圆10和第二晶圆20之前，会对第二晶圆20进行修边处理，因此会使键合后的第一晶圆10和第二晶圆20的外缘形成台阶。然后刻蚀所述第二晶圆20形成沟槽，采用物理气相沉积工艺(PVD)在第一晶圆10的台阶面上及第二晶圆20的表面和台阶侧壁以及所述沟槽的侧壁和底面沉积形成籽晶层，但是由于PVD沉积工艺的特性，对所述第二晶圆20的台阶侧壁的覆盖率较差。当采用电镀工艺(ECP)在沟槽中形成金属标记时，将阴极探针40连接在第一晶圆10的台阶面上距边缘1.3mm～1.4mm的位置，将阳极探针(未示出)连接在铜块上，进行铜电镀。但是由于第二晶圆20台阶侧壁上的籽晶层30较薄且不连续，一般仅有10埃～14埃，使得电镀时无法正常对晶圆进行加电。
为了解决因台阶侧壁上的籽晶层较薄且不连续，而导致的采用电镀工艺形成金属标记时无法正常对晶圆进行加电的问题，出现了如下几种常规解决方法。
第一种方法是将籽晶层加厚。通过籽晶层厚度的显著增加，来弥补台阶侧壁处覆盖率低的缺陷。例如当籽晶层的厚度增加至10000埃时，台阶侧壁处的籽晶层厚度为200埃左右，此时的电镀工艺可以正常给晶圆进行加电。但是凹槽的深度仅为4000埃～6000埃，籽晶层的已经填满凹槽，而籽晶层的填充效果相比于电镀层较疏松，使得采用化学机械研磨工艺(CMP)去除第二晶圆表面上的金属时，会在凹槽内产生更为严重的碟形缺陷(Dishing)。同时如果用作键合时的金属连线(Via)或者衬垫(Pad)时，由于籽晶层较为疏松，使得键合强度也较低。同时，该方法沉积的籽晶层的厚度为常规籽晶层厚度的20倍左右，因此将显著增加PVD和CMP的成本。
第二种方法是通过沉积膜层使台阶变得相对平缓，从而提高台阶侧壁的籽晶层覆盖率。例如将第二晶圆减薄到50μm后，沉积8μm左右的SiO2，再沉积500埃左右的籽晶层，然后采用ECP即可对晶圆正常加电。但是在沉积SiO2后，需要采用CMP去除第二晶圆表面上的SiO2，再进行光刻形成图案，然后再进行ECP工艺。由于光刻时的方向性强，会使本来平缓的台阶侧壁变得垂直，因此需要沉积较厚的SiO2，这样又大幅增加了化学气相沉积工艺(CVD)沉积SiO2层和CMP去除第二晶圆表面上SiO2层的时间和成本。
第三种方法是运用原子层沉积工艺(ALD)沉积籽晶层，利用ALD工艺的优势，可以使台阶侧壁均匀覆盖籽晶层，从而使ECP时能够对晶圆正常加电。但这种方式的缺陷是ALD沉积金属的工艺时间较长，成本非常高。
第四种方法是更改ECP机台阴极探针接触的位置，使阴极探针位于第二晶圆的上表面，该方法涉及到机台硬件的改造，更改了运行其他产品的基线(Baseline)，减小了机台对其他产品的兼容性，电镀效果较差。例如，当运用电镀修边4.8mm晶圆的机台硬件去电镀修边1.4mm晶圆时，距离晶圆边缘1.4mm～4.8mm位置的电镀效果较差，该距离范围内晶粒(Die)的良品率会大大降低。
第五种方法是进一步减薄第二晶圆的厚度，从而提高台阶侧壁籽晶层的覆盖率。但是根据第二晶圆种类的不同，最终能够接受的最小厚度也不同，当过量的减薄第二晶圆时，会影响到晶圆的器件性能，因此该方法只适用于部分种类的晶圆，其适用范围较窄。
基于以上常规方法的种种不足，本申请实施例提供了完全不同的解决方式，利用Fab已有的硅通孔蚀刻机台，通过增加一道刻蚀工艺，在不改变ECP的硬件和成熟量产金属标记制作工序的情况下，改善台阶侧壁籽晶层的厚度及连续性，实现同样硬件的ECP机台对不同修边宽度的晶圆和最终减薄厚度不同的键合晶圆的正常加电，从而满足量产的需求。
参考图2，本申请实施例提供一种晶圆减薄方法，包括：
步骤S1：提供第一晶圆和第二晶圆，所述第二晶圆包括具有第一厚度的衬底和位于所述衬底上的键合层；
步骤S2：对所述第二晶圆的键合层和部分衬底进行修边处理；
步骤S3：将所述键合层和第一晶圆进行键合，并去除所述第二晶圆上未进行修边处理的衬底，余下的衬底具有第二厚度；
步骤S4：采用刻蚀工艺减薄所述衬底至第三厚度，其中所述刻蚀工艺对所述衬底的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对所述边缘区域的刻蚀速率从所述衬底的最边缘向中心方向逐渐递减；
步骤S5：采用化学机械研磨工艺减薄所述衬底至目标厚度。
参考图3，提供第一晶圆100和第二晶圆200，所述第一晶圆100可以包括第一衬底110和位于所述第一衬底110上的键合层120，所述第二晶圆200包括具有第一厚度的衬底210和位于所述衬底210上的键合层220。所述第一衬底110和衬底210的材料例如可以为硅衬底，且所述第一衬底110和衬底210中还形成有器件结构(未示出)。所述键合层120和所述键合层220的材料例如可以包括SiN，TEOS，Cu等，或采用其他可以用于键合的常规材料。所述衬底210的原始厚度，也即第一厚度可以为775μm。
参考图4，对所述第二晶圆200的键合层220和部分衬底210进行修边处理，去除边缘的部分键合层220和部分衬底210，在后续工艺中可以避免崩片现象(Chipping)的发生，同时还会显著改善键合晶圆边缘部分的气泡现象(bubble)。修边处理的宽度可以为1.8mm～4.1mm。
参考图5，使所述第一晶圆100在上、所述第二晶圆200在下，将第一晶圆100和第二晶圆200相键合，其中所述第二晶圆200的键合层210与所述第一晶圆100的键合层120相贴合。键合方法可以采用常规的键合工艺。
参考图6，去除所述第二晶圆200上未进行修边处理的衬底210，余下的衬底210具有第二厚度。所述第二厚度可以为30μm～33μm。去除方法可以包括：进行翻片，使所述第一晶圆100在下、所述第二晶圆200在上；采用粗研磨工艺(Grinding)对所述第二晶圆200进行粗研磨，去除大部分厚度的未进行修边处理的衬底210；再采用化学机械研磨工艺去除剩余的未进行修边处理的衬底210。
参考图7，采用刻蚀工艺减薄所述衬底210至第三厚度，所述第三厚度可以为26μm～28μm。在刻蚀过程中，对所述衬底210的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对所述衬底210的边缘区域的刻蚀速率从衬底210的最边缘向中心方向逐渐递减。具体地，在所述边缘区域，所述刻蚀工艺对所述衬底210的刻蚀速率从衬底210的最边缘向中心方向均匀递减，而对所述衬底210的其余区域的刻蚀速率相等，使得所述衬底210的侧壁呈非线性斜坡状，同时所述衬底210的总厚度变化(TTV)和表面粗糙度也得到一定程度的改善。所述边缘区域可以为自所述衬底210的最边缘向中心方向延伸0.2mm～0.3mm的区域。进行该步刻蚀工艺时，可以运用Fab内部原有的硅通孔蚀刻机台对所述衬底210进行无掩膜刻蚀，由于所述第一晶圆100表面具有键合层120，因此进行无掩膜刻蚀时不会损伤所述第一晶圆100。
所述无掩膜刻蚀工艺对所述衬底210和露出的所述第一晶圆的键合面(也即所述键合层120的表面)的刻蚀选择比可以为(50～100)∶1。在一些实施例中，所述无掩膜刻蚀工艺的刻蚀气体包括SF6和C4F8。进行无掩膜刻蚀工艺时，可以通过控制所述衬底210的边缘区域和其他区域的电离气体的流量，进而实现对刻蚀速率的控制，例如可以调整机台腔体内刻蚀气体进气口的角度，以控制边缘区域和其余区域的电离气体的流量。或者通过控制所述衬底210的边缘区域和其他区域的电场分布，进而实现对刻蚀速率的控制。例如可以通过改变机台中聚焦环的材料或尺寸、调节保护环的高度、控制晶圆底部静电吸盘上不同区域的温度等参数的方式控制电场分布。
参考图8，采用低去除速率的化学机械研磨工艺减薄所述衬底210至目标厚度，所述目标厚度可以为24.8μm～25.2μm。该步减薄工序可以进一步改善所述衬底210的总厚度变化(TTV)和表面粗糙度。
由上述晶圆减薄方法获得的第二晶圆200侧壁由垂直形貌改善为非线性的斜坡形貌，使得所述第二晶圆200的侧壁处可以形成较厚的且连续性较好的籽晶层。以下将在上述晶圆减薄方法获得的晶圆结构的基础上制作金属标记。
参考图9，在所述衬底210的表面形成用于定义所述金属标记的沟槽310，所述沟槽310的深度可以小于3μm，例如所述沟槽310的深度可以为0.5μm～3μm。
参考图10，采用物理气相沉积工艺在所述第一晶圆100的键合面(也即键合层120的表面)上、所述键合层220的侧壁、所述衬底210的侧壁和表面以及所述沟槽310的侧壁和底面形成所述金属标记的籽晶层320，且所述衬底210侧壁上的所述籽晶层320具有较大的厚度并连续分布。其中位于所述衬底210表面上的所述籽晶层320的厚度可以为2000埃～3000埃。
参考图11，形成所述籽晶层320后，所述形成方法还包括：采用电镀工艺在所述籽晶层320上形成金属层330，且阴极探针400的连接位置为所述第一晶圆110的键合面(也即键合层120的表面)最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中露出的所述第一晶圆110的键合面的宽度可以为1.5mm～2.7mm。
因此，本申请实施例的金属标记的形成方法可以在不改变籽晶层厚度及电镀机台硬件的条件下，运用成熟量产的籽晶层形成工艺和电镀工艺，即可满足电镀工艺对晶圆的正常加电需求。
参考图12，所述形成方法还包括：采用化学机械研磨工艺去除所述衬底210表面的金属层和籽晶层，形成填满所述沟槽的金属标记300，且所述金属标记300的表面和所述衬底210的顶面平齐。所述金属标记300可以用于后续工艺的对准，或者在2+2晶圆键合时，用于制作混合键合(Hybrid Bonding)的金属连线(Via)和衬垫(Pad)。
继续参考图12，本申请实施例还提供一种晶圆结构，所述晶圆结构可以通过上述形成方法获得，包括：第一晶圆和键合在所述第一晶圆上且经修边处理的第二晶圆，所述第二晶圆包括具有目标厚度的衬底210和同所述第一晶圆键合的键合层220，其中所述衬底210的侧壁呈非线性斜坡状；籽晶层320，连续的分布在露出的所述第一晶圆的键合面(也即所述第一晶圆的键合层120的表面)上、所述键合层220和所述衬底210的侧壁以及所述衬底210中；金属标记300，位于所述衬底210中的籽晶层320上，且所述金属标记300的表面和所述衬底210的顶面平齐。
所述衬底210中的籽晶层320和所述金属标记300的厚度之和可以小于3μm，例如可以为0.5μm～3μm。露出的所述第一晶圆的键合面的宽度可以为1.5mm～2.7mm。
上述方法不仅可以适用于多片晶圆键合时金属标记的形成，同样也适于单片晶圆金属标记的形成。
参考图13，本申请实施例还提供一种适于单片晶圆上金属标记的形成方法，包括：
步骤S10：提供修边处理后的第二晶圆；
步骤S20：刻蚀所述第二晶圆的修边部分，其中对所述修边部分的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且刻蚀速率从所述修边部分的最边缘向中心方向逐渐递减；
步骤S30：在所述修边部分的表面形成用于定义所述金属标记的沟槽；
步骤S40：在所述第二晶圆的非修边部分上、所述修边部分的侧壁和表面以及所述沟槽的侧壁和底面形成所述金属标记的籽晶层，且所述籽晶层连续分布。
参考图14，所述第二晶圆200经过修边处理，因此修边部分和未修边部分的边缘形成台阶结构，同晶圆键合时形成的台阶结构类似，单片晶圆的台阶侧壁也存在着因籽晶层厚度较薄且不连续，而导致的电镀工艺形成金属标记时无法对晶圆正常加电的问题。
参考图15，刻蚀所述第二晶圆200的修边部分，其中对所述修边部分的边缘区域的刻蚀速率大于其他区域的刻蚀速率，并且在所述边缘区域，刻蚀速率从所述修边部分的最边缘向中心方向逐渐递减，使所述第二晶圆200的修边部分侧壁呈平缓的非线性斜坡状。在本申请实施例中，在所述修边部分的边缘区域，刻蚀速率从所述修边部分的最边缘向中心方向均匀递减，且所述修边部分的其余区域的刻蚀速率相等。刻蚀时可以采用无掩膜刻蚀工艺，因此非修边部分也会损失部分厚度，但是由于非修边部分在后续工艺中也会去除，所以不会对第二晶圆200产生影响。
采用无掩膜刻蚀工艺时，可以通过控制所述修边部分的边缘区域和其他区域的电离气体的流量，进而控制刻蚀速率；或者可以通过控制所述修边部分的边缘区域和其他区域的电场分布，进而控制刻蚀速率。电离气体的流量和电场分布的控制方法可参考前述内容。
参考图16，在所述修边部分的表面形成用于定义所述金属标记的沟槽310，所述沟槽的深度可以小于3μm。然后在所述第二晶圆200的非修边部分上、所述修边部分的侧壁和表面以及所述沟槽310的侧壁和底面形成所述金属标记的籽晶层320，且在所述修边部分的侧壁，所述籽晶层320较厚且连续分布。其中位于所述修边部分表面的所述籽晶层320的厚度可以为2000埃～3000埃。
参考图17，采用电镀工艺在所述籽晶层320上形成金属层330。在电镀时，阴极探针连接在所述非修边部分的最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中修边宽度可以为1.8mm～4.1mm。参考图18，采用化学机械研磨工艺去除所述修边部分表面的金属层和籽晶层，形成填满所述沟槽的金属标记300，且所述金属标记300的表面和所述修边部分的表面平齐。
继续参考图18，本申请实施例还提供一种晶圆结构，包括：经修边处理的第二晶圆200，且所述第二晶圆200的修边部分的侧壁呈非线性斜坡状；籽晶层320，连续的分布在所述第二晶圆200的非修边部分的表面上、所述修边部分的侧壁以及所述修边部分中；金属标记300，位于所述修边部分中的籽晶层320上，且所述金属标记300的表面和所述修边部分的顶面平齐。所述修边部分中的籽晶层320和所述金属标记300的厚度之和可以小于3μm，例如可以为0.5μm～3μm。所述第二晶圆200的修边宽度可以为1.8mm～4.1mm。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (21)
1.一种晶圆减薄方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第二晶圆包括具有第一厚度的衬底和位于所述衬底上的键合层；
对所述第二晶圆的键合层和部分衬底进行修边处理；
将所述键合层和第一晶圆进行键合，并去除所述第二晶圆上未进行修边处理的衬底，余下的衬底具有第二厚度；
采用刻蚀工艺减薄所述衬底至第三厚度，其中所述刻蚀工艺对所述衬底的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且对所述边缘区域的刻蚀速率从所述衬底的最边缘向中心方向逐渐递减；
采用化学机械研磨工艺减薄所述衬底至目标厚度。
2.根据权利要求1所述的晶圆减薄方法，其特征在于，所述刻蚀工艺对所述边缘区域的刻蚀速率从衬底的最边缘向中心方向均匀递减；所述刻蚀工艺对所述衬底的其余区域的刻蚀速率相等。
3.根据权利要求1所述的晶圆减薄方法，其特征在于，所述边缘区域为自所述衬底的最边缘向中心方向延伸0.2mm～0.3mm的区域。
4.根据权利要求1所述的晶圆减薄方法，其特征在于，采用无掩膜刻蚀工艺减薄所述第二晶圆，且所述无掩膜刻蚀工艺对所述衬底和露出的所述第一晶圆的键合面的刻蚀选择比为(50～100)∶1。
5.根据权利要求4所述的晶圆减薄方法，其特征在于，所述无掩膜刻蚀工艺的刻蚀气体包括SF6和C4F8。
6.根据权利要求4所述的晶圆减薄方法，其特征在于，通过控制所述衬底的边缘区域和其他区域的电离气体的流量，进而控制刻蚀速率；或者通过控制所述衬底的边缘区域和其他区域的电场分布，进而控制刻蚀速率。
7.根据权利要求1所述的晶圆减薄方法，其特征在于，所述第二厚度为30μm～33μm，所述第三厚度为26μm～28μm，所述目标厚度为24.8μm～25.2μm。
8.一种金属标记的形成方法，其特征在于，包括：
提供权利要求1至7任一项所述的晶圆减薄方法获得的晶圆结构；
在所述衬底的表面形成用于定义所述金属标记的沟槽；
在所述第一晶圆的键合面上、所述键合层的侧壁、所述衬底的侧壁和表面以及所述沟槽的侧壁和底面形成所述金属标记的籽晶层，且所述籽晶层连续分布。
9.根据权利要求8所述的金属标记的形成方法，其特征在于，所述沟槽的深度小于3μm，位于所述衬底表面的所述籽晶层的厚度为2000埃～3000埃。
10.根据权利要求8所述的金属标记的形成方法，其特征在于，所述形成方法还包括：采用电镀工艺在所述籽晶层上形成金属层，且所述电镀工艺的阴极连接在所述第一晶圆的键合面最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中露出的所述第一晶圆的键合面的宽度为1.5mm～2.7mm。
11.根据权利要求10所述的金属标记的形成方法，其特征在于，所述形成方法还包括：采用化学机械研磨工艺去除所述衬底表面的金属层和籽晶层，形成填满所述沟槽且表面和所述衬底的顶面平齐的金属标记。
12.一种金属标记的形成方法，其特征在于，包括：
提供修边处理后的第二晶圆；
刻蚀所述第二晶圆的修边部分，其中对所述修边部分的边缘区域的刻蚀速率大于其他区域的刻蚀速率，且刻蚀速率从所述修边部分的最边缘向中心方向逐渐递减；
在所述修边部分的表面形成用于定义所述金属标记的沟槽；
在所述第二晶圆的非修边部分上、所述修边部分的侧壁和表面以及所述沟槽的侧壁和底面形成所述金属标记的籽晶层，且所述籽晶层连续分布。
13.根据权利要求12所述的金属标记的形成方法，其特征在于，在所述修边部分的边缘区域，刻蚀速率从所述修边部分的最边缘向中心方向均匀递减；所述修边部分的其余区域的刻蚀速率相等。
14.根据权利要求12所述的金属标记的形成方法，其特征在于，通过控制所述修边部分的边缘区域和其他区域的电离气体的流量，进而控制刻蚀速率；或者通过控制所述修边部分的边缘区域和其他区域的电场分布，进而控制刻蚀速率。
15.根据权利要求12所述的金属标记的形成方法，其特征在于，所述沟槽的深度小于3μm，位于所述修边部分表面的所述籽晶层的厚度为2000埃～3000埃。
16.根据权利要求12所述的金属标记的形成方法，其特征在于，所述形成方法还包括：采用电镀工艺在所述籽晶层上形成金属层，且所述电镀工艺的阴极连接在所述非修边部分的最边缘向中心方向延伸1.3mm～1.4mm的区域上，其中修边宽度为1.8mm～4.1mm。
17.根据权利要求16所述的金属标记的形成方法，其特征在于，所述形成方法还包括：采用化学机械研磨工艺去除所述修边部分表面的金属层和籽晶层，形成填满所述沟槽且表面和所述修边部分的顶面平齐的金属标记。
18.一种晶圆结构，其特征在于，包括：
第一晶圆和键合在所述第一晶圆上且经修边处理的第二晶圆，所述第二晶圆包括具有目标厚度的衬底和同所述第一晶圆键合的键合层，其中所述衬底的侧壁呈非线性斜坡状；
籽晶层，连续的分布在露出的所述第一晶圆的键合面上、所述键合层和所述衬底的侧壁以及所述衬底中；
金属标记，位于所述衬底中的籽晶层上，且所述金属标记的表面和所述衬底的顶面平齐。
19.根据权利要求18所述的晶圆结构，其特征在于，所述衬底中的籽晶层和所述金属标记的厚度之和小于3μm，露出的所述第一晶圆的键合面的宽度为1.5mm～2.7mm。
20.一种晶圆结构，其特征在于，包括：
经修边处理的第二晶圆，且所述第二晶圆的修边部分的侧壁呈非线性斜坡状；
籽晶层，连续的分布在所述第二晶圆的非修边部分的表面上、所述修边部分的侧壁以及所述修边部分中；
金属标记，位于所述修边部分中的籽晶层上，且所述金属标记的表面和所述修边部分的顶面平齐。
21.根据权利要求20所述的晶圆结构，其特征在于，所述修边部分中的籽晶层和所述金属标记的厚度之和小于3μm，所述第二晶圆的修边宽度为1.8mm～4.1mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211064950.1A CN117672836A (zh) | 2022-09-01 | 2022-09-01 | 晶圆减薄方法、金属标记的形成方法及晶圆结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211064950.1A CN117672836A (zh) | 2022-09-01 | 2022-09-01 | 晶圆减薄方法、金属标记的形成方法及晶圆结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117672836A true CN117672836A (zh) | 2024-03-08 |
Family
ID=90068758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211064950.1A Pending CN117672836A (zh) | 2022-09-01 | 2022-09-01 | 晶圆减薄方法、金属标记的形成方法及晶圆结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117672836A (zh) |
-
2022
- 2022-09-01 CN CN202211064950.1A patent/CN117672836A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230197655A1 (en) | Low stress direct hybrid bonding | |
| US8048763B2 (en) | Semiconductor device manufacturing method | |
| TWI691022B (zh) | 在混合鍵合半導體元件中形成引線的方法 | |
| TWI514442B (zh) | 單一光罩通道之方法與裝置 | |
| US10199275B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| US6580128B2 (en) | Semiconductor substrate, semiconductor device, and processes of production of same | |
| KR100268210B1 (ko) | 반도체웨이퍼의평탄화방법 | |
| US7635887B2 (en) | Integrated circuit arrangement with capacitor in an interconnect layer and method | |
| US10692733B2 (en) | Uniform back side exposure of through-silicon vias | |
| CN102237300A (zh) | 直通基底穿孔结构及其制造方法 | |
| JP2005500687A (ja) | 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成 | |
| CN114496727A (zh) | 集成电路组件及其制作方法 | |
| US6071814A (en) | Selective electroplating of copper for damascene process | |
| CN117672836A (zh) | 晶圆减薄方法、金属标记的形成方法及晶圆结构 | |
| CN117672837A (zh) | 晶圆键合方法、金属标记的形成方法、晶圆结构及晶圆修边刀具 | |
| CN109830445B (zh) | 一种芯片制备方法以及芯片结构 | |
| CN210015846U (zh) | 晶圆及半导体器件 | |
| CN115312449A (zh) | 半导体结构及其制备方法 | |
| US20220359291A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN118315266A (zh) | 半导体结构及其形成方法 | |
| US11756887B2 (en) | Backside floating metal for increased capacitance | |
| US20230282577A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN113035729B (zh) | 混合键合方法及键合用衬底 | |
| KR20020010937A (ko) | 함몰부 없는 구리 다마신 구조 제조 방법 | |
| CN118824940A (zh) | 半导体结构的制作方法及半导体结构、半导体接合结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |