CN117667167A - 一种星载dsp软件在轨重构方法、装置、存储介质及终端 - Google Patents

Abstract

本申请涉及一种星载DSP软件在轨重构方法、装置、存储介质及终端。包括：在接收到软件注入允许指令后，将上注程序数据缓存至静态随机存储器，发送在轨重构的软件注入结束指令；在接收到软件注入结束指令后，对上注程序数据进行缓存校验，若缓存校验通过，则发送在轨重构的启动编程指令；在接收到启动编程指令后，将上注程序数据写入可重复擦写存储器，程序校验上注程序数据，若程序校验通过，发送在轨重构的软件复位指令；DSP在接收到软件复位指令后，辅助控制芯片中的加载方式寄存器设为可重复擦写存储器引导，从可重复擦写存储器加载上注程序数据。通过对DSP软件进行在轨重构，提升航天器产品在轨运行稳定性，更好适应复杂的空间环境；简单、可靠。

Description

一种星载DSP软件在轨重构方法、装置、存储介质及终端

技术领域

本发明涉及航空航天技术领域，更为具体来说，本发明涉及一种星载DSP软件在轨重构方法、装置、存储介质及终端。

背景技术

为了适应复杂的空间环境和各种各样的宇航任务，卫星技术也在不断的更新换代。

其中，在轨重构技术不仅可以有效提高航天器在轨运行稳定性，还可以有限的扩展航天器的在轨功能，开展更多的工程任务或者科学探测任务。在轨重构是指卫星在轨运行期间，通过地面测控站实现软件更新、程序和配置参数的修改，从而达到产品在轨升级维护和错误修改的目的，其可以从软件层面对航天器在轨故障进行修复。目前，大部分关于在轨重构的技术均是关于FPGA软件的在轨重构。对于FPGA软件的在轨重构，一般采用第三方控制器和存储器实现，采用两片完全相同的FPGA芯片，或者一片SRAM型FPGA和一片反熔丝FPGA搭配的形式，实现FPGA软件的在轨重构。

发明内容

本申请实施例提供了一种星载DSP软件在轨重构方法、装置、存储介质及终端。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

第一方面，本申请实施例提供了一种星载DSP软件在轨重构方法，该方法包括：

采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。

根据一种优选实施方式，在接收到所述软件注入允许指令之后，在所述将所述上注程序数据缓存至所述在轨重构的静态随机存储器之前，包括：

清空所述静态随机存储器内的上注程序数据包计数和注入程序数据缓存。

根据一种优选实施方式，在接收到所述启动编程指令之后，在所述将所述上注程序数据写入可重复擦写存储器之前，包括：

对所述可重复擦写存储器内的程序存储区进行擦除操作。

根据一种优选实施方式，所述DSP软件包括SMJ320VC33HFGM150。

根据一种优选实施方式，所述辅助控制芯片包括抗辐照SRAM型BQR2V3000。

根据一种优选实施方式，进一步地，还包括：

在所述DSP软件复位完成后，对所述辅助控制芯片进行复位。

根据一种优选实施方式，进一步地，还包括：

在所述DSP软件从所述可重复擦写存储器加载所述上注程序数据之后，所述上注程序数据存储至所述在轨重构的程序存储器；

在所述DSP软件断电重启时，所述DSP软件默认从所述程序存储器中加载所述上注程序数据。

第二方面，本申请实施例提供了一种星载DSP软件在轨重构装置，该装置包括：

采集模块，用于采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

缓存模块，用于在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

缓存校验模块，用于在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

程序写入校验模块，用于在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

程序加载模块，用于DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。

第三方面，本申请实施例提供一种计算机存储介质，计算机存储介质存储有多条指令，指令适于由处理器加载并执行上述的方法步骤。

第四方面，本申请实施例提供一种终端，可包括：处理器和存储器；其中，存储器存储有计算机程序，计算机程序适于由处理器加载并执行上述的方法步骤。

本申请实施例提供的技术方案可以包括以下有益效果：

在本申请实施例中，所述星载DSP软件在轨重构方法，采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。本申请可应用于采用DSP主控芯片+FPGA辅助控制芯片架构的DSP软件在轨重构，方法简单、稳定、可靠，通过对DSP软件进行重构，可有效提升航天器产品在轨运行稳定性，更好的适应复杂的空间环境，同时，还可以根据任务需要，拓展产品的功能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是本申请实施例提供的一种星载DSP软件在轨重构方法的流程示意图；

图2是本申请实施例提供的一种星载DSP软件在轨重构方法的星载DSP软件在轨重构系统结构示意图；

图3是本申请实施例提供的一种星载DSP软件在轨重构方法的整体流程示意图；

图4是本申请实施例提供的一种星载DSP软件在轨重构装置的装置示意图；

图5是本申请实施例提供的一种终端示意图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本发明的一些方面相一致的系统和方法的例子。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

下面将结合附图1-附图3，对本申请实施例提供的一种星载DSP软件在轨重构方法进行详细介绍。

请参见图1-3，为本申请实施例提供了一种星载DSP软件在轨重构方法的流程示意图。如图1-3所示，本申请实施例的方法可以包括以下步骤：

限于FPGA器件的工作特性，对于实现高速信号采样和复杂的时序逻辑等，具有明显的优势，但对于一些复杂的科学探测载荷来说，往往需要采用各种算法来处理各种各样的科学数据，这就需要采用DSP数字信号处理器来实现。结合DSP和FPGA的特点，对于配置DSP+FPGA架构的航天器来说，FPGA可以用于实现一些固定的时序逻辑和接口控制等，任务一旦确定，基本上不需要进行在轨重构。DSP则不同，DSP需要承担整个系统的任务调度以及科学数据处理等功能，主要是软件层面的功能，所以具有很强的灵活性，可以很容易的进行在轨重构和任务拓展，从而获得更好的工作性能。

航天产品设计为了有效提高航天产品的空间环境适应性，卫星上的部分关键载荷单机需要具备在轨重构的功能。本申请的星载DSP软件在轨重构方法，对应的系统基于DSP+FPGA架构实现，DSP为主控芯片，FPGA则作为辅助控制芯片，同时为DSP主控芯片配置PROM、SRAM以及FLASH存储芯片，通过地面测控站的指令控制，由FPGA辅助控制芯片控制实现DSP程序加载位置的切换和在轨重构的实现，通过该套系统和方法，可以安全、高效、快捷的实现DSP软件的在轨重构。

本申请实施例提供的一种星载DSP软件在轨重构方法，能够实现航天器产品的DSP软件在轨重构。对应的用于实现星载DSP软件在轨重构的系统具体包括：DSP主控芯片、FPGA辅助控制芯片、程序存储器芯片PROM、静态随机存储器（即程序数据缓存芯片）SRAM、可重复擦写存储芯片FLASH、看门狗芯片以及一片多路复用器芯片。其中，所述DSP主控芯片主要用于产品任务调度、数据处理算法以及控制策略的实现，DSP主控芯片通过地址总线和数据总线与所述程序存储器芯片PROM、静态随机存储器SRAM、可重复擦写存储芯片FLASH以及FPGA辅助控制芯片连接进行数据交换，并与所述看门狗芯片相连，为其提供喂狗信号，所述看门狗芯片为所述DSP主控芯片提供复位信号；所述辅助控制芯片FPGA通过地址总线和数据总线与DSP主控芯片进行连接，进行数据交换，并与所述看门狗芯片相连，对所述看门狗芯片输出的DSP复位信号进行监控；同时所述DSP主控芯片的I/O控制引脚与辅助控制芯片FPGA的I/O控制引脚相连，辅助控制芯片FPGA的I/O引脚与所述程序存储器芯片PROM、静态随机存储器SRAM以及可重复擦写存储芯片FLASH的控制引脚相连，由所述辅助控制芯片FPGA对所述DSP主控芯片的外设进行间接管理；所述程序存储器芯片PROM用于存储DSP的落焊程序；所述静态随机存储器SRAM用于缓存上注的程序文件（即上注程序数据）以及运行过程中的数据文件；所述可重复擦写存储芯片FLASH用于存储产品的控制参数和上注后的程序文件；所述多路复用器芯片可以根据DSP程序加载方式寄存器接口的电平状态输出不同的编码，所述多路复用器芯片与所述DSP主控芯片的加载配置引脚相连，用于对DSP程序加载位置进行切换配置，并与所述辅助控制芯片FPGA相连，用于对DSP程序的加载位置进行设置。

星载DSP软件在轨重构系统的实现，如图2所示。在轨重构系统包括DSP主控芯片、辅助控制芯片FPGA 、程序存储器芯片PROM、静态随机存储器（即程序数据缓存芯片）SRAM、可重复擦写存储芯片FLASH、看门狗芯片以及多路复用器芯片。DSP主控芯片为SMJ320VC33HFGM150，采用32位浮点型数字信号处理器，具有24位地址线和32位数据线，辅助控制芯片FPGA则采用抗辐射300万门SRAM型现场可编程门阵列芯片BQR2V3000。DSP主控芯片的控制信号与辅助控制芯片FPGA的I/O引脚相连，外部存储器程序存储器芯片PROM、静态随机存储器SRAM以及可重复擦写存储芯片FLASH的控制指令由DSP主控芯片发送到辅助控制芯片FPGA后，辅助控制芯片FPGA经过组合逻辑发送到外部存储器控制端口，实现外部存储器的读写操作。程序存储器芯片PROM采用抗辐射加固MTM反熔丝32K×8bit的一次可编程存储器，用于存储DSP主控芯片的原始运行程序，静态随机存储器SRAM采用抗辐射32Mbit的存储芯片，用于缓存上注的程序文件和运行数据，可重复擦写存储芯片FLASH采用512K×8bit大小的存储芯片，用于存储最终上注后的程序文件。上述三种DSP外设的控制引脚均与辅助控制芯片FPGA的I/O接口相连，地址引脚和数据引脚均与地址总线和数据总线相连。看门狗芯片采用一片抗辐射加固微处理器监控电路，其喂狗信号输入端与DSP主控芯片的I/O接口相连，复位信号输出端分别于DSP主控芯片的复位信号输入端以及辅助控制芯片FPGA的I/O接口相连，用于对DSP主控芯片进行复位，且由辅助控制芯片FPGA对其输出的复位信号进行监控，当辅助控制芯片FPGA 5s内检测到看门狗芯片连续对DSP主控芯片复位3次，则输出控制信号，配置DSP加载方式从可重复擦写存储芯片FLASH启动切换到程序存储器芯片PROM启动。多路复用器芯片采用一片抗辐射八输入多路复用器芯片，该芯片的使能输入端默认接高电平，同时与辅助控制芯片FPGA的I/O端口相连，I1~I7数据输入端以及S0~S2三个输入选通端口均接低电平，I0数据输入端口接高电平，这样就可以通过控制使能端的辅助控制芯片FPGA端口状态，使多路复用器芯片的输出端口和反相输出端口输出两种不同的电平组合‘10’和‘01’，多路复用器芯片的两个输出端口与DSP主控芯片的中断引脚0和中断引脚1相连，从而设置DSP主控芯片的程序加载位置，控制其从程序存储器芯片PROM加载或者从可重复擦写存储芯片FLASH加载。

如图3所示，本申请实施例提供的基于上述系统实现DSP软件在轨重构的所述星载DSP软件在轨重构方法，包括软件注入允许、软件注入结束、启动编程以及软件复位四个步骤，所述软件注入允许，由地面向卫星发送软件注入允许指令，清空上注程序数据包计数和注入程序数据缓存，并将上注程序数据缓存到所述静态随机存储器SRAM中；所述软件注入结束，由地面测控站向卫星发送软件注入结束指令，由所述DSP主控芯片对静态随机存储器SRAM中的上注程序数据进行缓存校验，缓存校验通过后，执行所述启动编程流程，由地面测控站向卫星发送启动编程指令，对所述可重复擦写存储器FLASH进行擦除操作和写操作，将上注程序数据写入到可重复擦写存储器FLASH中，并由所述DSP主控芯片执行回读操作和程序校验操作；程序校验通过后，执行所述软件复位流程，由地面测控站向卫星发送软件复位指令，所述DSP主控芯片将辅助控制芯片FPGA中加载方式寄存器设置为可重复擦写存储器FLASH引导，从可重复擦写存储器FLASH中加载重构程序。

在本申请实施例中，软件注入允许、软件注入结束以及启动编程均由DSP主控芯片实现，软件复位流程则由辅助控制芯片FPGA配合看门狗芯片和多路复用器芯片实现。

S100，采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

注入开始前，通过地面测控站向卫星上所对应的单机发送所述软件注入允许指令。

S200，单机在接收到所述软件注入允许指令之后，接收中央控制单元CTU发送过来的上注程序数据（又称遥控注入数据），并将所述上注程序数据缓存至所述在轨重构的静态随机存储器SRAM中，发送所述在轨重构的软件注入结束指令。

在本申请实施例中，为提高上注程序数据的可靠性，增强单粒子防护，对上注程序数据内的每一包数据均进行校验，校验通过后进入到下一个步骤，若其中有一包数据校验不通过，均回到初始状态，中止上注程序。

上注程序数据缓存到静态随机存储器SRAM中，且每一包校验通过后，即可发送软件注入结束指令。

在S200中，即在接收到所述软件注入允许指令之后，在所述接收CTU发送过来的上注程序数据，并将所述上注程序数据缓存至所述在轨重构的静态随机存储器SRAM之前，包括：

单机清空所述静态随机存储器SRAM内的上注程序数据包计数和注入程序数据缓存。

S300，在接收到所述软件注入结束指令之后，对静态随机存储器SRAM中缓存的需要上注的整个所述上注程序数据进行缓存校验，若缓存校验不通过，则将缓存校验通过标识符置为假，并回到初始状态，若所述缓存校验通过，则将静态随机存储器SRAM缓存校验通过标识符置为真，进入到下一个流程：发送所述在轨重构的启动编程指令。

S400，在接收到所述启动编程指令之后，将所述上注程序数据从静态随机存储器SRAM搬到可重复擦写存储器FLASH中，将其写入可重复擦写存储器FLASH的程序存储区中，回读并程序校验可重复擦写存储器FLASH中的所述上注程序数据，若程序校验不通过，将可重复擦写存储器FLASH程序校验通过标识符置为假，中止上注流程，回到上注初始状态，重新尝试进行上注；若所述程序校验通过，则将可重复擦写存储器FLASH程序校验通过标识符置为真，地面发送所述在轨重构的软件复位指令。

在本申请实施例中，当在轨重构的更新程序（即上注程序数据）上注到可重复擦写存储器FLASH中，且可重复擦写存储器FLASH中的上注程序数据的程序校验通过后，进入到下一个流程：地面发送软件复位指令，也可以手动单独发送软件复位指令。

在S400中，即在接收到所述启动编程指令之后，在所述将所述上注程序数据写入可重复擦写存储器FLASH之前，包括：

对所述可重复擦写存储器FLASH内的程序存储区进行擦除操作，且擦除操作成功。

S500，DSP软件在接收到所述软件复位指令后，进行软件复位操作：将FPGA辅助控制芯片中的DSP程序加载方式寄存器设置为所述可重复擦写存储器FLASH引导，停止向所述看门狗芯片进行喂狗，所述看门狗芯片便会对所述DSP主控芯片输出复位信号，控制其从可重复擦写存储器FLASH中加载运行程序，从而控制所述DSP软件复位并进行热启动，DSP软件从所述可重复擦写存储器FLASH 中直接加载运行所述上注程序数据，完成所述DSP软件的在轨重构。所述DSP程序是指上注程序数据，又称重构程序。

在本申请实施例中，当地面发送软件复位指令后，所述DSP软件均会进行热启动。产品在接收到软件复位指令后，DSP软件将FPGA辅助控制芯片的启动加载方式寄存器的值设置为“0x0000_00AA”，配置DSP软件加载方式为可重复擦写存储器FLASH启动，DSP软件停止向看门狗芯片喂狗，看门狗芯片在1.6s的时间内未收到喂狗信号，则向DSP主控芯片输出低电平复位信号，对DSP主控芯片进行软件复位操作，DSP软件复位结束，内部的Bootloader程序根据启动加载方式配置引脚的电平状态，引导DSP软件从可重复擦写存储器FLASH进行程序加载，可重复擦写存储器FLASH引导的起始地址为0x001000。所述DSP软件即为DSP主控芯片。

在本申请实施例中，所述方法还包括：

在所述DSP软件复位完成后，对所述FPGA辅助控制芯片进行复位。

在本申请实施例中，每次DSP软件复位加载完成之后，为保证DSP软件与FPGA辅助控制芯片统一协调工作，需等待6s时间待FPGA辅助控制芯片加载完成后，DSP软件的I/O端口输出一高电平脉冲信号，用于对FPGA辅助控制芯片（又称FPGA软件）进行复位。

在本申请实施例中，所述方法还包括：

在所述DSP软件从所述可重复擦写存储器FLASH加载所述上注程序数据之后，所述上注程序数据存储至所述在轨重构的程序存储器PROM；

在所述DSP软件断电重启（即产品每次断电重启）时，所述DSP软件均默认从所述程序存储器PROM中加载运行所述上注程序数据。

在本申请实施例中，由于程序存储器（芯片）PROM采用的反熔丝形式的一次可编程存储器，其存储单元具有单粒子翻转免疫的特点，所以程序存储器PROM作为DSP主控芯片默认程序加载芯片。DSP主控芯片在每次重新上电时，均默认从程序存储器PROM加载运行重构程序，其中，程序存储器PROM引导的起始地址为0x400000。

综上所述，本申请所述的星载DSP软件在轨重构方法，涉及航天器在轨重构技术领域，能够实现对DSP软件的高可靠在轨重构。该在轨重构系统包括DSP主控芯片、辅助控制芯片FPGA、外部存储芯片、看门狗芯片以及一个多路复用器芯片。基于该系统，要实现DSP软件在轨重构，所述方法包含软件注入允许、软件注入结束、启动编程以及软件复位四个流程，当收到软件复位指令后，DSP主控芯片停止喂狗，并将辅助控制芯片FPGA中加载方式寄存器设置为可重复擦写存储芯片FLASH引导，DSP主控芯片热启动，从可重复擦写存储芯片FLASH加载上注后的新版程序： 上注程序数据，完成DSP软件在轨重构。本申请实施例通过DSP主控芯片（即DSP软件）与辅助控制芯片FPGA二者结合，配合看门狗芯片和多路复用器芯片，实现对星载DSP软件的在轨重构，在轨重构系统简单，重构方法流程清晰，容易实现，并且可以直接对DSP软件通过手动复位，更改其程序加载位置，具有较好的可靠性，实现DSP软件在轨安全运行。

下述为本发明装置实施例，可以用于执行本发明方法实施例。对于本发明装置实施例中未披露的细节，请参照本发明方法实施例。

请参见图4，其示出了本发明一个示例性实施例提供的一种星载DSP软件在轨重构装置的结构示意图。该装置包括：采集模块10、缓存模块20、缓存校验模块30、程序写入校验模块40和程序加载模块50。

采集模块10，用于采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

缓存模块20，用于在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

缓存校验模块30，用于在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

程序写入校验模块40，用于在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

程序加载模块50，用于DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。

需要说明的是，上述实施例提供的星载DSP软件在轨重构装置在执行星载DSP软件在轨重构方法时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的星载DSP软件在轨重构装置与星载DSP软件在轨重构方法实施例属于同一构思，其体现实现过程详见方法实施例，这里不再赘述。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

所述星载DSP软件在轨重构装置，在接收到软件注入允许指令后，将上注程序数据缓存至静态随机存储器，发送在轨重构的软件注入结束指令；在接收到软件注入结束指令后，对上注程序数据进行缓存校验，若缓存校验通过，则发送在轨重构的启动编程指令；在接收到启动编程指令后，将上注程序数据写入可重复擦写存储器，程序校验上注程序数据，若程序校验通过，发送在轨重构的软件复位指令；DSP软件在接收到软件复位指令后，辅助控制芯片中的加载方式寄存器设为可重复擦写存储器引导，从可重复擦写存储器加载上注程序数据。本申请实施例可应用于采用DSP+FPGA架构的DSP软件在轨重构，简单、稳定、可靠，通过对DSP软件进行重构，可有效提升航天器产品在轨运行稳定性，更好的适应复杂的空间环境，同时，还可以根据任务需要，拓展产品的功能。

本发明还提供一种计算机可读介质，其上存储有程序指令，该程序指令被处理器执行时实现上述各个方法实施例提供的星载DSP软件在轨重构方法。

本发明还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各个方法实施例的星载DSP软件在轨重构方法。

请参见图5，为本申请实施例提供了一种终端的结构示意图。如图5所示，终端1000可以包括：至少一个处理器1001，至少一个网络接口1004，用户接口1003，存储器1005，至少一个通信总线1002。

其中，通信总线1002用于实现这些组件之间的连接通信。

其中，用户接口1003可以包括显示屏(Display)、摄像头(Camera)，可选用户接口1003还可以包括标准的有线接口、无线接口。

其中，网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。

其中，处理器1001可以包括一个或者多个处理核心。处理器1001利用各种接口和线路连接整个终端1000内的各个部分，通过运行或执行存储在存储器1005内的指令、程序、代码集或指令集，以及调用存储在存储器1005内的数据，执行终端1000的各种功能和处理数据。可选的，处理器1001可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)中的至少一种硬件形式来实现。处理器1001可集成中央处理器(Central Processing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器1001中，单独通过一块芯片进行实现。

其中，存储器1005可以包括随机存储器(Random Access Memory，RAM)，也可以包括只读存储器(Read-Only Memory)。可选的，该存储器1005包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器1005可用于存储指令、程序、代码、代码集或指令集。存储器1005可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等；存储数据区可存储上面各个方法实施例中涉及到的数据等。存储器1005可选的还可以是至少一个位于远离前述处理器1001的存储装置。如图5所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及星载DSP软件在轨重构应用程序。

在图5所示的终端1000中，用户接口1003主要用于为用户提供输入的接口，获取用户输入的数据；而处理器1001可以用于调用存储器1005中存储的星载DSP软件在轨重构应用程序，并具体执行以下操作：

采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据；所述DSP软件包括SMJ320VC33HFGM150，所述辅助控制芯片包括抗辐照SRAM型BQR2V3000；

在所述DSP软件复位完成后，对所述辅助控制芯片进行复位；

在所述DSP软件从所述可重复擦写存储器加载所述上注程序数据之后，所述上注程序数据存储至所述在轨重构的程序存储器；

在所述DSP软件断电重启时，所述DSP软件默认从所述程序存储器中加载所述上注程序数据。

在一个实施例中，处理器1001在执行在接收到所述软件注入允许指令之后，在所述将所述上注程序数据缓存至所述在轨重构的静态随机存储器之前，具体执行以下操作：

清空所述静态随机存储器内的上注程序数据包计数和注入程序数据缓存。

在一个实施例中，处理器1001在执行在接收到所述启动编程指令之后，在所述将所述上注程序数据写入可重复擦写存储器之前，具体执行以下操作：

对所述可重复擦写存储器内的程序存储区进行擦除操作。

所述星载DSP软件在轨重构方法，在接收到软件注入允许指令后，将上注程序数据缓存至静态随机存储器，发送在轨重构的软件注入结束指令；在接收到软件注入结束指令后，对上注程序数据进行缓存校验，若缓存校验通过，则发送在轨重构的启动编程指令；在接收到启动编程指令后，将上注程序数据写入可重复擦写存储器，程序校验上注程序数据，若程序校验通过，发送在轨重构的软件复位指令；DSP软件在接收到软件复位指令后，辅助控制芯片中的加载方式寄存器设为可重复擦写存储器引导，从可重复擦写存储器加载上注程序数据。本申请实施例可应用于采用DSP+FPGA架构的DSP软件在轨重构，简单、稳定、可靠，通过对DSP软件进行重构，可有效提升航天器产品在轨运行稳定性，更好的适应复杂的空间环境，同时，还可以根据任务需要，拓展产品的功能。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。

以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，因此依本申请权利要求所作的等同变化，仍属本申请所涵盖的范围。

Claims (10)

1.一种星载DSP软件在轨重构方法，其特征在于，包括以下步骤：

采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。

2.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，在接收到所述软件注入允许指令之后，在所述将所述上注程序数据缓存至所述在轨重构的静态随机存储器之前，包括：

清空所述静态随机存储器内的上注程序数据包计数和注入程序数据缓存。

3.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，在接收到所述启动编程指令之后，在所述将所述上注程序数据写入可重复擦写存储器之前，包括：

对所述可重复擦写存储器内的程序存储区进行擦除操作。

4.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，所述DSP软件包括SMJ320VC33HFGM150。

5.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，所述辅助控制芯片包括抗辐照SRAM型BQR2V3000。

6.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，进一步地，还包括：

在所述DSP软件复位完成后，对所述辅助控制芯片进行复位。

7.根据权利要求1所述的星载DSP软件在轨重构方法，其特征在于，进一步地，还包括：

在所述DSP软件复位完成后，对所述辅助控制芯片进行复位。

8.一种星载DSP软件在轨重构装置，其特征在于，包括：

采集模块，用于采集在轨重构的上注程序数据，并发送所述在轨重构的软件注入允许指令；

缓存模块，用于在接收到所述软件注入允许指令之后，将所述上注程序数据缓存至所述在轨重构的静态随机存储器，发送所述在轨重构的软件注入结束指令；

缓存校验模块，用于在接收到所述软件注入结束指令之后，对所述上注程序数据进行缓存校验，若所述缓存校验通过，则发送所述在轨重构的启动编程指令；

程序写入校验模块，用于在接收到所述启动编程指令之后，将所述上注程序数据写入可重复擦写存储器，回读并程序校验所述上注程序数据，若所述程序校验通过，发送所述在轨重构的软件复位指令；

程序加载模块，用于DSP软件在接收到所述软件复位指令后，停止喂狗，将辅助控制芯片中的加载方式寄存器设置为所述可重复擦写存储器引导，所述DSP软件复位并进行热启动，从所述可重复擦写存储器中加载所述上注程序数据。

9.一种计算机存储介质，其特征在于，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行如权利要求1-7任意一项的方法步骤。

10.一种终端，其特征在于，包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行如权利要求1-7任意一项的方法步骤。