CN117637707A - 具有连续槽通孔的衬底 - Google Patents

具有连续槽通孔的衬底 Download PDF

Info

Publication number
CN117637707A
CN117637707A CN202311097342.5A CN202311097342A CN117637707A CN 117637707 A CN117637707 A CN 117637707A CN 202311097342 A CN202311097342 A CN 202311097342A CN 117637707 A CN117637707 A CN 117637707A
Authority
CN
China
Prior art keywords
substrate
design layer
signaling
layer
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311097342.5A
Other languages
English (en)
Inventor
W·L·莫登
S·F·莫克塞姆
T·M·延森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117637707A publication Critical patent/CN117637707A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文中公开具有连续槽通孔的衬底。在一个实施例中，衬底包括第一设计层、第二设计层和所述第一设计层与所述第二设计层之间的中间层。所述衬底进一步包含竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层的第一信令通孔和第二信令通孔。所述第一信令通孔和所述第二信令通孔分别在所述第一设计层与所述第二设计层之间路由第一数据信号和第二数据信号。所述衬底进一步包含槽通孔，所述槽通孔定位于所述中间层内的所述第一信令通孔与第二信令通孔之间，且沿着穿过所述第一信令通孔与所述第二信令通孔之间的路径横向延伸到所述中间层内。所述槽通孔可具有连续形状，使得所述槽通孔屏蔽所述第一信令通孔和所述第二信令通孔上的所述第一数据信号和所述第二数据信号以免彼此串扰。

Description

具有连续槽通孔的衬底
技术领域
本公开大体上涉及具有连续槽通孔的衬底，例如用于半导体系统和/或装置。举例来说，本发明技术的若干实施例涉及具有用于屏蔽沿着信令通孔传输的数据信号的连续槽通孔的衬底。
背景技术
许多衬底(例如，印刷电路板(PCB)、封装衬底、互连器件等)由多个层形成。举例来说，衬底可包含一或多个信号层(也称为设计或金属化层)、一或多个平面层(例如，接地平面、电源平面等)和/或一或多个中间层或介电间隔件。信号层可包含迹线，所述迹线配置成将数据信号路由到并入到衬底上或衬底中或外部连接到衬底的其它装置或电路或从其它装置或电路路由数据信号。平面层可配置成接地或将电源分布到装置或电路。中间层(例如，衬底核心、预浸材料层等)可用于将信号层和/或平面层在结构上彼此接合；将信号层和/或平面层彼此电隔离和/或物理地分离；和/或将结构刚性提供到衬底。
继续上述实例，衬底可进一步包含形成在中间层中以将衬底的不同层的组件彼此电耦合的通孔。举例来说，衬底可包含形成在衬底核心或预浸材料层中以将第一信号层的迹线电耦合到衬底的第二信号层的迹线的通孔。以这一方式，数据信号可从第一信号层路由到第二信号层，或反之亦然。作为另一实例，衬底可包含形成在衬底核心或预浸材料层中以促进(a)通过衬底核心或预浸材料层和(b)在衬底的各个层之间路由功率和/或接地信号的通孔。
发明内容
在一个方面中，本公开涉及一种衬底，其包括：第一设计层、第二设计层和定位在第一设计层与第二设计层之间的中间层；第一信令通孔，其竖直延伸通过第一设计层与第二设计层之间的中间层，第一信令通孔配置成在第一设计层与第二设计层之间路由第一数据信号；第二信令通孔，其竖直延伸通过第一设计层与第二设计层之间的中间层，第二信令通孔配置成在第一设计层与第二设计层之间路由第二数据信号；及槽通孔，其至少部分地竖直延伸通过第一设计层与第二设计层之间的中间层，其中槽通孔定位在第一信令通孔与第二信令通孔之间的中间层内且沿着穿过第一信令通孔与第二信令通孔之间的路径横向延伸到中间层内。
另一方面，本公开涉及一种设备，其包括：衬底，其包含第一设计层、第二设计层和定位在第一设计层与第二设计层之间的中间层；第一信令通孔，其竖直延伸通过第一设计层与第二设计层之间的中间层，第一信令通孔配置成在第一设计层处的第一电接点与第二设计层处的第二电接点之间路由第一数据信号；第二信令通孔，其竖直延伸通过第一设计层与第二设计层之间的中间层；第二信令通孔配置成在第一设计层与第二设计层之间路由第二数据信号；及槽通孔，其至少部分地竖直延伸通过第一设计层与第二设计层之间的中间层，其中槽通孔定位在第一信令通孔与第二信令通孔之间的中间层内且沿着穿过第一信令通孔与第二信令通孔之间的路径横向延伸到中间层内；及电子装置，其安装在衬底上且电耦合到(a)第一电接点，使得电子装置配置成传输或接收第一数据信号，(b)槽通孔，使得电子装置配置成传输或接收接地或功率信号，或(c)其组合。
附图说明
参考以下图式可更好地理解本公开的许多方面。图式中的组件不一定是按比例的。实际上，重点是清楚地说明本公开的原理。附图不应被视为将本公开限制于所描绘的特定实施例，而是仅用于解释和理解。
图1为包含定位在信令通孔之间的通孔的衬底的局部透视图。
图2A为根据本发明技术的各种实施例配置的衬底的部分示意性横截面侧视图。
图2B和2C为图2A的衬底的部分透视图。
图3为根据本发明技术的各种实施例配置的半导体装置的局部示意性侧视图。
图4是包含根据本发明技术的各种实施例配置的半导体装置的系统的示意图。
具体实施方式
以下公开描述具有连续槽通孔的衬底。举例来说，本文中描述的若干实施例针对具有定位在相邻(例如，紧邻)设计层到设计层信令通孔之间的槽通孔的衬底。槽通孔可配置成通过衬底的一或多个层路由接地信号或功率信号，或在一些实施例中可保持浮动。信令通孔配置成通过衬底中的每一个的至少一层路由数据信号。当数据信号沿着衬底中的相邻信令通孔路由时，本发明技术的槽通孔可用以屏蔽数据信号以免彼此串扰。此类技术可用于各种应用程序，例如图形双数据速率(GDDR)存储器封装或其中采用通孔以将数据信号从层转移到衬底中的层且数据信号容易发生串扰的其它应用程序。
如本文中所使用，术语“槽通孔”指在一个横向尺寸上相对于另一横向尺寸伸长至少指定因数(例如，1.1倍、1.25倍、1.5倍、2倍、2.5倍、3被或更多)的通孔。举例来说，槽通孔可包含至少为其宽度两倍大的长度。
为清楚和理解起见，下文主要关于PCB详细论述本发明技术的衬底。在其它实施例中，本发明技术的衬底可包含封装衬底、互连件、插入件、介电间隔件、重分布结构、半导体裸片(例如，逻辑裸片、存储器裸片)和/或类似者。
如上文所论述，衬底可由多个层形成，且可包含通孔以促进在衬底的不同层之间路由数据信号、接地信号和/或功率信号。举例来说，衬底可包含形成通过衬底核心或预浸材料层以将第一设计层的迹线电耦合到第二设计层的迹线的通孔。以这一方式，数据信号可从衬底的第一设计层，通过衬底核心或预浸材料层路由且到第二设计层。
当传输速度增加且沿着信令通孔路由数据信号时，数据信号可变得容易发生与在衬底的各个层之间路由的其它数据信号的串扰。因此，电源和/或接地通孔可在邻接信令通孔之间的位置处形成在衬底核心或预浸材料层中，由此屏蔽沿着邻接信令通孔传输的数据信号以免彼此串扰。举例来说，图1为衬底101的局部透视图。更确切地说，图1说明电耦合到对应信令通孔112(个别地识别为第一信令通孔112a和第二信令通孔112b)的两个迹线120(个别地识别为第一迹线120a和第二迹线120b)。迹线120形成在衬底204的信号层中或上，且信令通孔112形成在衬底101的中间层(例如，衬底核心或预浸材料层)中。信令通孔112用以将数据信号从迹线120路由到衬底101的另一信号层(图中未示)的迹线或其它电子组件(图中未示)。
图1的衬底101进一步包含电耦合到对应捕获衬垫117(个别地识别为捕获衬垫117a至捕获衬垫117g)的多个接地或电源通孔113(个别地识别为接地/电源通孔113a至接地/电源通孔113g)。接地/电源通孔113还形成在衬底的中间层中且将(a)捕获衬垫117电耦合到(b)一或多个接地平面(图中未示)、一或多个电源平面(图中未示)，和/或衬底101的另一层的一或多个电连接器。接地/电源通孔113用以在衬底101的各个层之间路由接地信号和/或功率信号。
如所展示，接地/电源通孔113定位在信令通孔112之间以提供对信令通孔112的屏蔽且减小沿着信令通孔112路由的数据信号之间的串扰的风险。然而，图1中所说明的接地/电源通孔113中的每一个为彼此分离的直圆柱形通孔(具有直径D和高度H)。因此，在接地/电源通孔113的紧邻者之间存在固有空间或间隙。换句话说，从信令通孔112的角度，接地/电源通孔113彼此不连续。因此，沿着信令通孔112路由的数据信号通过固有间隙易受彼此串扰影响(如由图1中的箭头134所示)，尤其在传输速度增加时。
为了解决这些问题，本发明技术的衬底包含定位在邻接(例如，相邻、紧邻)信令通孔之间的连续槽通孔(如图2B和2C中所示，且在下文更详细地论述)。槽通孔可形成在衬底的一或多个层中的连续凹槽(例如，沟槽、槽等)中，而非彼此间隔开的一系列孔中。因此，本发明技术的连续槽通孔可缺乏在图1的相邻和/或紧邻通孔113之间存在的固有空间或间隙。因此，当数据信号沿着衬底的邻接信令通孔传输时，本发明技术的连续槽通孔可更好彼此屏蔽数据信号。因此，即使在传输速度增加时，连续槽通孔预期减小、最小化和/或消除数据信号之间的串扰。
本文中参考图1至4描述本发明技术的若干实施例的特定细节。应当注意的是，除了本文中公开的那些实施例之外的其它实施例也在本发明技术的范围内。此外，本发明技术的实施例可具有与本文中所展示或所描述的配置、组件和/或程序不同的配置、组件和/或程序。此外，本领域的普通技术人员将理解，除了本文中所展示或所描述的那些之外，本发明技术的实施例可以具有配置、组件和/或程序，并且在不脱离本发明技术的情况下，这些和其它实施例可以不具有本文中所展示或所描述的若干配置、组件和/或程序。
如本文中所使用，鉴于图1至4中所展示的位向，术语“竖直”、“横向”、“水平”、“上部”、“下部”、“顶部”、“在上方”、“左”、“右”、“向上”、“向下”、“在下方”和“底部”可以指半导体装置中的特征的相对方向或位置。举例来说，“底部”和/或“在下方”可指比另一特征更接近页面的底部定位的特征。然而，这些术语应广泛地理解为包含具有其它位向的半导体装置，所述位向为例如倒置或倾斜位向，其中顶部/底部、之上/之下、上方/下方、向上/向下，和/或左/右可取决于位向而互换。
图2A为根据本发明技术的各种实施例配置的衬底201的部分示意性横截面侧视图。衬底201可为印刷电路板(PCB)、封装基底、插入件、互连件、介电间隔件、重分布结构、半导体裸片或类似物。为清楚和示范起见，衬底201在下文论述和详细描述为PCB。
如所展示，衬底201包含第一设计层221、第二设计层222和定位在第一设计层221与第二设计层222之间的中间层223。在一些实施例中，中间层223可包含衬底核心、预浸材料、介电质或另一适合的成层或材料。中间层223可将第一设计层221与第二设计层222接合。在这些和其它实施例中，中间层223可物理地分离和/或使第一设计层221与第二设计层222电隔离。在这些和另外其它实施例中，中间层223可将结构刚性和/或柔性提供到衬底201。
尽管图2A中展示具有三个层，但衬底201可在本发明技术的其它实施例中包含额外层。举例来说，在一些实施例中，衬底201可包含一或多个接地平面(图中未示)和/或一或多个电源平面(图中未示)。作为另一实例，衬底201可包含除图2A中所展示的第一设计层221、第二设计层222和中间层223之外的一或多个设计层和/或一或多个中间层。一或多个接地平面、电源平面、额外设计层和/或额外中间层可定位在第一设计层221上方、第二设计层222下方、第一设计层221与中间层223之间，和/或中间层223与第二设计层222之间。
图2A的衬底201进一步包含多个信令通孔212(个别地识别为第一信令通孔212a和第二信令通孔212b)和多个槽通孔213(个别地识别为第一槽通孔213a和第二槽通孔213b)。信令通孔212将电接点216(个别地识别为电接点216a和电接点216b)电耦合到对应电接点218(个别地识别为电接点218a和电接点218b)。电接点216和218可为接合衬垫、接合指状物、迹线和/或其它适合的电接点或连接器。电接点216可安置或形成在第一设计层221中或上，且电接点218可安置或形成在第二设计层222中或上。在所说明的实施例中，电接点216安置在第一设计层221上(例如，衬底201的顶面或表面201a上)，且电接点218安置于第二设计层222上(例如，衬底201的底面或表面201b上)。如下文更详细地论述，电接点216可电耦合到延伸通过或跨越第一设计层221的一或多个迹线214(图2B)，和/或电接点218可电耦合到延伸通过或跨越第二设计层222的一或多个迹线220(图2B和2C)。在操作中，信令通孔212a配置成在电接点216a与218a之间路由数据信号，且信令通孔212b配置成在电接点216b与218b之间路由数据信号。在一些实施例中，信令通孔212a和212b可为彼此紧邻的信令通孔。举例来说，信令通孔212a可紧邻衬底201中的信令通孔212b，使得衬底201中不存在其它信令通孔212，所述其它信令通孔212(a)定位在信令通孔212a与信令通孔212b之间和(b)定位到比信令通孔212a和212b中的另一个定位更接近信令通孔212a和212b中的一个的位置。
槽通孔213将电接点215(个别地识别为电接点215a和电接点215b)电耦合到对应电接点217(个别地识别为电接点217a和电接点217b)。电接点215和217可为接合衬垫、接合指状物、迹线和/或其它适合的电接点或连接器。举例来说，电接点215和/或电接点217可为捕获衬垫。电接点215可安置或形成在第一设计层221中或上，且电接点217可安置或形成在第二设计层222中或上。在所说明的实施例中，电接点215安置在第一设计层221上(例如，衬底201的顶部表面201a上)，且电接点217安置于第二设计层222上(例如，衬底201的底部表面201b上)。替代地，电接点215和/或电接点217可安置或形成在衬底201的另一层中或上，例如中间层223中或上。在另外其它实施例中，电接点215和/或电接点217可为形成在衬底201中和/或充当衬底201内的层的平面(例如，接地或电源平面)。
在一些实施例中，电接点215和217可电耦合到接地或电源(例如，经由衬底201外部的连接器、经由接地平面、经由电源平面等)。在这些实施例中，槽通孔213a配置成在电接点215a与217a之间路由接地或功率信号，且槽通孔213b配置成在电接点215b与217b之间路由接地或功率信号。因此，槽通孔213a和/或213b在本文中还可分别称为接地/电源通孔213a和/或213b(例如，至少在槽通孔213a和/或213b分别用以路由接地/功率信号的实施例中)。在其它实施例中，槽通孔213a和/或槽通孔213b可保持浮动(例如，使得其不用以在对应电接点215和217之间路由电信号)。如下文更详细地论述，槽通孔213配置成屏蔽沿着信令通孔212传输的数据信号以免彼此串扰。
图2B和2C为图2A的衬底201的部分透视图。为清楚和理解起见，在图2B中仅展示形成在衬底201的层221至223中或上的电导体，且图2C说明如图2B所展示的衬底201，而无形成在第一信号层221中或上的电导体。
一起参考图2B和2C，信令通孔212可具有与槽通孔213不同的形状和/或尺寸。举例来说，如图2C中最佳展示，信令通孔212可为具有直径D(例如，在平行于第一信号层221和/或第二信号层222的横向方向上测量)和高度H(例如，在垂直于第一信号层221和/或第二信号层222的竖直方向上测量)的直圆柱形通孔。在大体平行于第一信号层221和/或第二信号层的方向上的信令通孔212的横向横截面可为圆形。
相比之下，如图2C中最佳展示，槽通孔213a和槽通孔213b为具有相应宽度W1和W2(例如，沿着平行于第一信号层221和/或第二信号层222的第一大体方向测量)、相应高度H1和H2(例如，沿着垂直于第一信号层221和/或第二信号层222的大体方向测量)，和相应长度L1和L2(例如，沿着平行于第一信号层221和/或第二信号层222且不同于第一大体方向的第二大体方向测量)的连续槽(例如，非直圆柱形)通孔。在一些实施例中，槽通孔213可相对于另一横向尺寸在一个横向尺寸上伸长至少指定因数。举例来说，槽通孔213a的长度L1可为槽通孔213a的宽度W1的至少1.1倍、1.25倍、1.5倍、2倍、2.5倍、3倍或更多倍大。作为另一实例，槽通孔213的宽度可为槽通孔213的长度的至少1.1倍、1.25倍、1.5倍、2倍、2.5倍、3倍或更多倍大。槽通孔213a和槽通孔213b至少沿着其相应伸长尺寸为连续的。在一些实施例中，槽通孔213中的每一个在大体平行于第一信号层221和/或第二信号层的方向上的横向横截面可为线性或曲线(例如，弧形、正弦形等)。在这些和其它实施例中，横截面可为非圆形、三角形、矩形、五边形、六边形、八边形、非基本形状(例如，除圆形、三角形和矩形之外)，和/或不规则形状(例如，相较于规则形状)。举例来说，槽通孔的横截面可为体育场形状，且体育场横截面可在中间层223内横向地线性或曲线延伸。
如图2C所展示，相较于图1的信令通孔212的直径D或接地/电源通孔113的直径D，槽通孔213的长度L1和L2更大或细长(例如，衬底201的中间层223(图2A)内的端对端跨较大距离)。换句话说，槽通孔213可跨越或贯穿中间层223和/或衬底201(例如，通常沿着x-y平面)连续横向延伸大于图1的信令通孔212和/或接地/电源通孔113中的一或多个的集合的量或距离。因此，在一些实施例中，槽通孔213可具有比信令通孔212和/或直圆柱形孔接地/电源通孔113更大的二维(例如，面积)和/或三维(例如，体积)占据面积。
如图2B和2C所展示，槽通孔213(a)在信令通孔212周围定位，且(b)设定大小和/或塑形以大体上分别跟踪(例如，遵循、追踪等)贯穿和/或跨越衬底201的第一信号层221(图2A)和/或第二信号层222(图2A)延伸的信号迹线214和/或220。举例来说，槽通孔213a定位在信令通孔212a与212b之间，其中槽通孔213a的至少一部分与在信令通孔212a与212b之间延伸的直线相交。另外，槽通孔213a为细长的且沿着穿过信令通孔212a与212b之间的路径延伸(例如，连续)。此外，槽通孔213a塑形以大体上遵循迹线214和220延伸通过或沿着相应信号层221和222的方向。换句话说，槽通孔213a可设定大小和/或塑形以大体上匹配或对应于(a)衬底201的第一信号层221中或上的迹线214a与214b之间的间隙的形状和尺寸，(b)衬底201的中间层223(图2A)中的信令通孔212a与212b之间的间隙的形状和尺寸，和/或(c)衬底201的第二信号层222中或上的迹线220a与220b之间的间隙的形状和尺寸。类似地，槽通孔213b在信令通孔212b周围定位(例如，在信令通孔212b与延伸通过衬底201的中间层223的另一信令通孔(图中未示)之间)。另外，槽通孔213b经塑形使得其在信令通孔212b周围包封且大体上遵循迹线214b(图2B)和迹线220b。
因此，相较于上文所论述的图1的直圆柱形接地/电源通孔113，连续槽通孔213缺乏在图1的直圆柱形接地/电源通孔113中的紧邻者之间存在固有间隙。举例来说，从信令通孔212b的角度，槽通孔213a连续跨信令通孔212a的全直径D和/或在信令通孔212a的大部分周边或圆周的周围连续包封(例如，使得不存在通过中间层223从信令通孔212b到信令通孔212a的直接路径，而无需首先在通常远离信令通孔212a的方向上行进相对大距离，围绕中间层223内的槽通孔213a的末端导航，和在朝向信令通孔212a的方向上明显地加倍返回)。换句话说，槽通孔213a将第一信令通孔212a与第二信令通孔212b连续隔开，且反之亦然。因此，如由图2C中的箭头234所展示，连续槽通孔213a防止在沿着信令通孔212路由的数据信号之间通过连续槽通孔213a(例如，在中间层223内)的串扰换句话说，相较于图1的单独直圆柱形通孔113，连续槽通孔213a更好屏蔽沿着信令通孔212路由的数据信号以免彼此串扰，尤其在数据信号的传输速度增加时。
通过使用连续槽通孔213代替图1的直圆柱形接地/电源通孔113，用于形成衬底201的中间层223的较大量的材料(例如，预浸材料、介电质)由用于形成连续槽通孔213的导电材料(例如，铜)替换。因此，预期并入本发明技术的连续槽通孔的衬底比并入图1的直圆柱形接地/电源通孔113的衬底呈现更大的从衬底201流出的热量(例如，热耗散)。在一些实施例中，槽通孔213可能延伸到中间层223和/或衬底201的边缘和/或通过所述边缘暴露。通过将槽通孔213延伸到中间层223和/或衬底201的边缘(且通过所述边缘暴露槽通孔213)，预期槽通孔213改良从中间层223和/或衬底201流出的热量(例如，通过实现到边缘处的散热片或其它结构的连接、使得热能够沿着槽通孔213从衬底201中的更中心位置转移到衬底201的边缘)。此外，连续槽通孔213促进电源/接地竖直耦合到沿着邻近信令通孔212传输的数据信号。因此，与由图1的直圆柱形接地/电源通孔113提供的电源/接地相比，预期连续槽通孔213参考数据信号提供更佳电源/接地。
尽管在图2B和2C中仅展示为屏蔽信令通孔212a和/或212b，但槽通孔213a和/或213b可设定大小和/或塑形成屏蔽延伸通过中间层223的其它信令通孔212。举例来说，槽通孔213(例如，槽通孔213a和/或槽通孔213b)的大小和/或形状可使得或配置连续槽通孔213以屏蔽(i)沿着多于一对紧邻信令通孔212传输的数据信号以免彼此串扰和/或(ii)沿着两个非紧邻信令通孔212传输的数据信号以免彼此串扰。
在图2B和2C中所说明的实施例中，槽通孔213的宽度W1和W2与信令通孔212的直径D一致或大体上类似。另外，槽通孔213的高度H1和H2与信令通孔212的高度H一致或大体上类似。因此，举例来说，槽通孔213可竖直延伸通过衬底201的中间层223(图2A)与信令通孔212一致或类似的距离。此外，槽通孔213的宽度W1和W2和高度H1和H2沿着槽通孔213的相应长度L1和L2保持大体均匀。
在其他实施例中，槽通孔213的宽度W1、W2和/或高度H1、H2可(a)分别不同于信令通孔212的直径D和/或高度H，和/或(b)沿着槽通孔213的相应长度L1和L2变化。除在本发明技术的其它实施例中的槽通孔213或代替槽通孔213之外，可使用除槽通孔之外的通孔(例如，屏蔽数据信号以免串扰)。举例来说，通孔可设定大小和/或经塑形使得其具有跨越中间层223的二维扩展(，例如通常沿着x-y平面)，所述中间层223由(a)中间层223(图2A)内的电气结构(例如，通孔、迹线等)和/或(b)中间层223和/或衬底201的大小约束。作为特定实例，通孔可设定大小和/或经塑形使得其跨越中间层223横向地扩展(例如，在x-y平面中，在大体平行于第一信号层221和/或第二信号层222的方向上)(a)直到、围绕或在中间层223内的其它电气之间(例如，通过使所需的通孔的宽度和/或长度逐渐变窄以避免接触其它电气结构，在不存在其它电气结构的情况下使可用的槽通孔213b的宽度和/或长度扩张)，(b)直到通孔与(例如，电耦合到)中间层223内的其它屏蔽通孔或类似结构合并为止，和/或(c)直到通孔到达(例如，相接、接近)中间层223和/或衬底201的一或多个边缘为止。在这些实施例中，相较于槽通孔可能更类似于平面。
作为另一实例，槽通孔213的高度可大于、小于或等于(a)衬底201的中间层223(图2A)的高度和/或(b)信令通孔212的高度。作为特定实例，槽通孔213的第一部分可具有第一高度，使得槽通孔213的第一部分一直竖直延伸通过中间层，和/或槽通孔213的第二部分可具有第二高度，使得槽通孔213的第二部分仅竖直延伸通过中间层的部分。继续本实例，第一高度可类似于或大于信令通孔212的高度，且第二高度可小于信令通孔212的高度。
如图2B和2C中所展示，电接点215和217通常设定大小和经塑形以匹配或对应于相应槽通孔213的大小和形状。更确切地说，所说明的电接点215和217具有略微大于对应槽通孔213的宽度W1、W2和长度L1、L2的宽度和长度。电接点215和217的略微较大大小可促进形成(a)电接点215与217和(b)对应槽通孔213之间的电连接。此类电连接可为连续的，例如沿着(i)槽通孔213的长度L1、L2和/或(ii)槽通孔213的分别面向第一信号层221(图2A)和/或第二信号层222(图2A)的顶部表面和/或底部表面。替代地，槽通孔213可仅在沿着槽通孔213的选择位置处耦合到对应电接点215和/或对应电接点217，使得槽通孔213不连续地耦合到对应电接点215和/或对应电接点217，例如沿着(i)槽通孔213的长度L1、L2和/或(ii)槽通孔213的分别面向第一信号层221和/或第二信号层222的顶部表面和/或底部表面。如上文所论述，电连接促进在电接点215与电接点217之间沿着对应槽通孔213传输接地信号和/或功率信号。
在其它实施例中，电接点215和217可具有与槽通孔213的宽度和/或长度一致或大体上类似的宽度和/或长度。举例来说，尽管槽通孔213可跨越类似于平面且符合以上论述的中间层223(图2A)横向地扩展，但对应电接点215和/或217还可以类似方式跨越衬底201(例如，在x-y平面中)横向地扩展和/或使得电接点215和/或217重叠和/或沿着大部分或全部槽通孔213耦合到槽通孔213。在另外其它实施例中，电接点215和217可具有小于(例如，显著小于)对应槽通孔213的宽度和/或长度。举例来说，尽管槽通孔213可跨越符合以上论述的中间层223(图2A)横向地扩展，但对应电接点215和/或217可设定大小和/或经塑形(例如，类似岛状物)为小得多和/或使得电接点215和/或217重叠和/或仅在槽通孔213的选择区域处耦合到槽通孔213。
再次参考图2B和2C中说明的实施例，可采用各种方法以形成本发明技术的信令通孔212和槽通孔213。本发明技术的信令通孔212可通过穿过衬底201的中间层223(图2A)钻孔或产生孔(例如，使用激光或另一方法)(例如，直到孔到达第二信号层222中的对应电接点218为止)，且接着用导电材料(例如，铜或另一适合的材料)填充所述孔来形成，由此形成信令通孔212。在其它实施例中，可通过3D印刷或向上生长中间层223(例如，在图2A的第二信号层222的顶部上)形成信令通孔212，以包含对应于信令通孔的孔，且接着用导电材料(例如，铜或另一适合的材料)填充所述孔以形成信令通孔212。在另外其它实施例中，可通过用导电材料(例如，铜或另一适合的材料)3D印刷或向上生长信令通孔212(例如，在衬底201的第二信号层222的对应电接点218的顶部上)，且接着用材料(例如，预浸材料、介电质)填充信令通孔213周围的空间以形成衬底的中间层223的至少部分来形成信令通孔212。
相比之下，槽通孔213可通过在衬底201的中间层223中产生槽(例如，沟槽、凹槽)(例如，直到槽到达对应电接点217为止)，且接着用导电材料(例如，铜或另一适合的材料)填充槽来形成，由此形成槽通孔213。可通过钻孔或以其它方式移除中间层223(例如，使用激光或另一方法)来产生槽。举例来说，可使用激光(例如，用以为信令通孔212钻孔的相同激光)以通过以下操作来形成槽通孔的槽：(a)钻孔通过中间层223以形成孔；(b)终止激光；(c)重新定位衬底201和/或激光，使得使用激光钻入中间层223中的下一孔至少部分地与由激光钻入中间层223中的最后一个孔重叠；(d)再次通过中间层223钻孔；和(d)重复步骤(b)至(d)，直到具有所要形状和尺寸的槽形成在中间层223中为止。作为另一实例，可使用激光(例如，用以为信令通孔212钻孔的相同激光)以通过以下操作来形成槽通孔的槽：(i)通过中间层223钻孔以形成孔；和(ii)通过跨越激光拖动衬底201的中间层223和/或通过跨越中间层223拖动激光而不关闭激光来产生具有所要形状和尺寸的槽。作为又一实例，可使用具有比用于形成信令通孔212的激光的波束宽度更大的波束宽度的激光，和/或通常沿着槽通孔213的至少一部分的所要位置布置的多个激光来形式槽。在中间层223中形成槽之后，可接着用导电材料(例如，铜或另一适合的材料)填充槽以形成连续槽通孔213。
在其它实施例中，连续槽通孔213可通过3D印刷或向上生长中间层223(例如，在图2A的第二信号层222的顶部上)以包含对应于槽通孔213的槽来形成，且接着用导电材料(例如，铜或另一适合的材料)填充所述孔以形成槽通孔213。在另外其它实施例中，可通过用导电材料(例如，铜或另一适合的材料)3D印刷或向上生长槽通孔213(例如，在衬底201的第二信号层222的对应电接点217的顶部上)，且接着用材料(例如，预浸材料、介电质)填充槽通孔213周围的空间以形成衬底的中间层223的至少部分来形成槽通孔213。
图3为根据本发明技术的各种实施例配置的半导体装置300(“装置300”)的局部示意性侧视图。如图所示，装置300包含印刷电路板(PCB)310、电子装置或半导体裸片302，和将半导体裸片302耦合到PCB 310的封装衬底304。在一些实施例中，装置300可提供为较大系统的部分。举例来说，装置300可提供为移动装置、汽车装置、计算装置、玩具和/或另一装置或系统的系统(例如，计算系统或另一组件)的部分。
图3的PCB 310包含第一侧310a(例如，第一表面或第一面)和第二侧310b(例如，第二表面或第二面)。多个电接点309安置在PCB 310的第一侧310a上(或通过所述第一侧310a暴露)。电接点309可为接合衬垫、接合指状物和/或其它适合的电接点或连接器。电接点309中的各种电接点可接收数据信号和/或电接点309中的各种其它电接点可接收功率和/或接地信号。
尽管图3中未展示，但PCB 310进一步包含从其穿过和/或跨越其延伸的电连接器(例如，导电迹线、平面、导线、通孔印刷导电线等)的网络。电连接器的网络可配置成将PCB310、封装衬底304和/或半导体裸片302电耦合到并入装置300的系统的外部电路和/或其它组件(例如，控制器、处理器、主机装置等)。在一些实施例中，电连接器的网络可包含安置在PCB 310的第二侧310b上(或通过所述第二侧310b暴露)的电接点(图中未示)(例如，类似于电接点309)。
在一些实施例中，PCB 310可包含大体上类似于图2A至2C的衬底201的衬底。举例来说，PCB 310可包含多个层，例如信号层、平面层和/或定位在信号层和/或平面层之间的中间层。PCB 310可进一步包含多个信令通孔和定位在多个信令通孔中的紧邻者之间(例如，为了彼此屏蔽沿着信令通孔传输的数据信号)的至少一个连续槽通孔。
如图3中所展示，半导体裸片302包含具有多个电接点306的有源侧302a(例如，有源表面或有源面)。电接点306可为接合衬垫、接合指状物和/或其它适合的电接点或连接器。电接点306中的各种电接点可接收数据信号和/或电接点306中的各种其它电接点可接收功率和/或接地信号。
图3的半导体裸片302定位在封装衬底304的上方(例如，在所述封装衬底304的顶部上)，且以面向下位向示出。在其它实施例中，半导体裸片302可以面向上位向布置，和/或半导体裸片302可包含与存储器裸片302的有源侧302a相对的一侧302b(例如，表面上或面上)上的一或多个电接点(图中未示)。
半导体裸片302可包含各种类型的半导体组件和功能特征，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪(例如，NAND或NOR)存储器，或其它形式的集成电路存储器、处理电路系统、成像组件和/或其它半导体特征。在一个实施例中，半导体裸片302为存储器裸片。另外或替代地，半导体裸片302可实施各种替代方案集成电路功能。此外，尽管图3中所说明的实施例中仅包含一个半导体裸片302，但根据本发明技术的其它实施例配置的半导体装置可包含较大数目(例如，多于一种)的半导体裸片302。多个半导体裸片302可并排布置在封装衬底304上，和/或半导体裸片302可堆叠使得半导体裸片302中的至少一者放置在半导体裸片302中的另一个的顶部上。
在一些实施例中，半导体裸片302可包含大体上类似于图2A至2C的衬底201的衬底。举例来说，半导体裸片302可包含多个层，例如信号层、平面层和/或定位在信号层和/或平面层之间的中间层。半导体裸片302可进一步包含多个信令通孔和定位在多个信令通孔中的紧邻者之间(例如，为了彼此屏蔽沿着信令通孔传输的数据信号)的至少一个连续槽通孔。
图3的封装衬底304包含安置在封装衬底304的顶部侧上(或通过所述顶部侧暴露)的多个电接点307，和安置在封装衬底304的底部侧上(或通过所述底部侧暴露)的多个电接点308。电接点307和/或电接点308可为接合衬垫、接合指状物和/或其它适合的电接点或连接器。电接点307和/或308中的各种电接点可接收数据信号和/或电接点307和/或308中的各种其它电接点可接收功率和/或接地信号。封装衬底304进一步包含电连接器(例如，导电迹线、通孔、平面、导线、印刷导电线等)的网络(图中未示)，所述电连接器配置成将半导体裸片302电耦合到PCB 310。
在所说明的实施例中，封装衬底304展示为定位在半导体裸片302与PCB 310之间。多个电连接器303(例如，焊料球、导电柱和/或其它适合的电连接器，例如线接合件)可用以(i)将半导体裸片302的有源侧302a上的电接点306电耦合到封装衬底304的顶部侧上的多个电接点307中的对应者，和/或(ii)将封装衬底304的底部侧上的电接点308电耦合到PCB310的第一侧310a上的多个电接点309中的对应者。这可促进经由封装衬底304在半导体裸片302与PCB 310之间的电通信。
在一些实施例中，封装衬底304可包含大体上类似于图2A至2C的衬底201的衬底。举例来说，封装衬底304可包含多个层，例如信号层、平面层和/或定位在信号层和/或平面层之间的中间层。封装衬底304可进一步包含多个通孔信令和定位在多个信令通孔中的紧邻者之间(例如，为了彼此屏蔽沿着信令通孔传输的数据信号)的至少一个连续槽通孔。
上文参考图1至3所描述的衬底和/或半导体装置中的任何一者可并入到无数较大和/或更复杂系统中的任一者中，所述系统的代表性实例为图4中示意性地展示的系统490。系统490可包含半导体装置组合件400、电源492、驱动器494、处理器496，和/或其它子系统或组件498。半导体装置组合件400可包含具有大体上类似于上文所描述的衬底和/或半导体装置的特征的特征的半导体装置。所得系统490可执行广泛多种功能中的任一种，例如存储器存储、数据处理和/或其它适合的功能。因此，代表性系统490可包含但不限于手持式装置(例如，移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机和电气设备。系统490的组件可容纳在单个单元中或分布在多个互连的单元上方(例如通过通信网络)。系统490的组件还可包含远程装置和多种计算机可读媒体中的任一种。
根据前述内容，应了解，本文中已出于说明性目的描述本技术的特定实施例，但尚未展示或详细描述熟知结构和功能以避免不必要地模糊本技术的实施例的描述。在上下文允许的情况下，单数或复数术语还可以分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排他的单个项目，否则此类列表中的“或”的使用应理解为包含(a)列表中的任何单个项目，(b)列表中的全部项目，或(c)列表中的项目的任何组合。如本文中所使用，如“A和/或B”中的词组“和/或”是指仅A、仅B，以及A和B两者。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。此外，术语“连接”和“耦合”在本文中可互换地使用且指直接和间接连接或耦合两者。举例来说，在上下文准许的情况下，元件A“连接”或“耦合”到元件B可指(i)A直接“连接”或直接“耦合”到B，和/或(ii)A间接“连接”或间接“耦合”到B。
本技术的实施例的以上详细描述并不意图是详尽的或将本技术限制于上文所公开的确切形式。如相关领域的技术人员将认识到，尽管上文出于说明性目的描述了本技术的特定实施例和实例，但可在本技术的范围内进行各种等效修改。举例来说，尽管步骤以给定次序呈现，但替代性实施例可以不同次序执行步骤。作为另一实例，本技术的各种组件可进一步划分成子组件，和/或本技术的各种组件和/或功能可组合和/或集成。此外，尽管已在本技术的某些实施例的上下文中描述与那些实施例相关联的优点，但其它实施例也可呈现此类优点，且并非所有实施例都必需呈现此类优点以落入本发明技术的范围内。
还应当注意的是，除了本文中公开的那些实施例之外的其它实施例也在本发明技术的范围内。举例来说，本发明技术的实施例可具有除了本文中所展示或所描述的配置、组件和/或程序以外的不同配置、组件和/或程序。此外，本领域的普通技术人员应理解，在不背离本发明技术的情况下，这些和其它实施例可不具有本文中所展示或所描述的几个配置、组件和/或程序。因此，本公开和相关联的技术可涵盖本文未明确地展示或描述的其它实施例。

Claims (15)

1.一种衬底，其包括：
第一设计层、第二设计层和定位于所述第一设计层与所述第二设计层之间的中间层；
第一信令通孔，其竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层，所述第一信令通孔配置成在所述第一设计层与所述第二设计层之间路由第一数据信号；
第二信令通孔，其竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层，所述第二信令通孔配置成在所述第一设计层与所述第二设计层之间路由第二数据信号；及
槽通孔，其至少部分地竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层，其中所述槽通孔定位于所述第一信令通孔与所述第二信令通孔之间的所述中间层内且沿着穿过所述第一信令通孔与所述第二信令通孔之间的路径横向延伸到所述中间层内。
2.根据权利要求1所述的衬底，其中所述路径对应于所述槽通孔的伸长横向尺寸。
3.根据权利要求2所述的衬底，其中所述槽通孔沿着所述路径为连续的，使得所述槽通孔在分别沿着所述第一信令通孔和所述第二信令通孔传输所述第一数据信号和所述第二数据信号的同时屏蔽所述第一数据信号和所述第二数据信号以免彼此串扰。
4.根据权利要求1所述的衬底，其中所述槽通孔具有与所述第一信令通孔、所述第二信令通孔或其组合不同的形状。
5.根据权利要求1所述的衬底，其中所述槽通孔在平行于所述第一设计层和/或所述第二设计层的方向上的横截面的至少一部分为弧形。
6.根据权利要求1所述的衬底，其中所述槽通孔配置成接收接地信号或功率信号。
7.根据权利要求1所述的衬底，其进一步包括第一捕获衬垫和第二捕获衬垫，其中所述槽通孔从所述第一捕获衬垫延伸通过所述中间层到所述第二捕获衬垫。
8.根据权利要求7所述的衬底，其中：
所述衬底进一步包括--
第一迹线，其横向延伸跨越所述第一设计层且耦合到所述第一信令通孔，及
第二迹线，其横向延伸跨越所述第一设计层且耦合到所述第二信令通孔；且
所述第一捕获衬垫和/或所述槽通孔经塑形，使得所述第一捕获衬垫和/或所述槽通孔至少部分地跟踪所述第一迹线、所述第二迹线或其组合。
9.根据权利要求8所述的衬底，其中：
所述衬底进一步包括--
第三迹线，其横向延伸跨越所述第二设计层且耦合到所述第一信令通孔；及
第四迹线，其横向延伸跨越所述第二设计层且耦合到所述第二信令通孔；且
所述第二捕获衬垫和/或所述槽通孔经塑形，使得所述第二捕获衬垫和/或所述槽通孔跟踪所述第三迹线、所述第四迹线或其组合。
10.根据权利要求7所述的衬底，其中所述槽通孔沿着从所述槽通孔的一端到另一端测量的所述槽通孔的长度连续耦合到所述第一捕获衬垫，沿着所述槽通孔的所述长度连续耦合到所述第二捕获衬垫，或其组合。
11.根据权利要求7所述的衬底，其中所述槽通孔仅在沿着从所述槽通孔的一端到另一端测量的所述槽通孔的长度的选择位置处耦合到所述第一捕获衬垫、所述第二捕获衬垫或其组合，使得所述槽通孔沿着所述槽通孔的所述长度不连续耦合到所述第一捕获衬垫和/或所述第二捕获衬垫。
12.根据权利要求1所述的衬底，其中所述槽通孔延伸到所述衬底的边缘且在所述衬底的边缘处暴露。
13.根据权利要求1所述的衬底，其中所述第一信令通孔和所述第二信令通孔在所述衬底中为彼此紧邻的信令通孔。
14.根据权利要求1所述的衬底，其中所述衬底为印刷电路板，所述中间层包含预浸材料或衬底核心或其组合。
15.一种设备，其包括：
衬底，其包含--
第一设计层、第二设计层和定位于所述第一设计层与所述第二设计层之间的中间层；
第一信令通孔，其竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层，所述第一信令通孔配置成在所述第一设计层处的第一电接点与所述第二设计层处的第二电接点之间路由第一数据信号；
第二信令通孔，其竖直地延伸通过所述第一设计层与所述第二设计层之间的所述中间层，所述第二信令通孔配置成在所述第一设计层与所述第二设计层之间路由第二数据信号；及
槽通孔，其至少部分地竖直延伸通过所述第一设计层与所述第二设计层之间的所述中间层，其中所述槽通孔定位于所述第一信令通孔与所述第二信令通孔之间的所述中间层内且沿着穿过所述第一信令通孔与所述第二信令通孔之间的路径横向延伸到所述中间层内；及
电子装置，其安装在所述衬底上且电耦合到(a)所述第一电接点，使得所述电子装置配置成传输或接收所述第一数据信号，(b)所述槽通孔，使得所述电子装置配置成传输或接收接地信号或功率信号，或(c)其组合。
CN202311097342.5A 2022-08-30 2023-08-29 具有连续槽通孔的衬底 Pending CN117637707A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/899,477 2022-08-30
US17/899,477 US20240074055A1 (en) 2022-08-30 2022-08-30 Substrates with continuous slot vias

Publications (1)

Publication Number Publication Date
CN117637707A true CN117637707A (zh) 2024-03-01

Family

ID=89996695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311097342.5A Pending CN117637707A (zh) 2022-08-30 2023-08-29 具有连续槽通孔的衬底

Country Status (2)

Country Link
US (1) US20240074055A1 (zh)
CN (1) CN117637707A (zh)

Also Published As

Publication number Publication date
US20240074055A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
CN101180924B (zh) 电感器
JP5164273B2 (ja) マルチダイ集積回路デバイス
US20210327851A1 (en) Embedded organic interposer for high bandwidth
US7495929B2 (en) Reference layer openings
US6538213B1 (en) High density design for organic chip carriers
CN110622306B (zh) 低串扰垂直连接接口
KR102000779B1 (ko) 수직 전기 연결부들에 상호 커패시턴스를 제공하는 회로들 및 방법들
US11810850B2 (en) Signal routing in integrated circuit packaging
CN117637707A (zh) 具有连续槽通孔的衬底
KR101886723B1 (ko) 접지 라우팅 장치 및 방법
US10038259B2 (en) Low insertion loss package pin structure and method
US20200066676A1 (en) Dual in-line memory module
CN221178002U (zh) 电路板和电子设备
CN114222417A (zh) 一种印制电路板及其走线布设方法
CN116896813A (zh) 印刷电路板中用于阻抗管理的负载焊盘
CN117979816A (zh) 一种量子芯片封装基板及量子计算机
WO2002067325A2 (en) High-density flip-chip interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication