CN117634393A - 功率半导体器件与电路仿真平台及其提供的仿真方法 - Google Patents
功率半导体器件与电路仿真平台及其提供的仿真方法 Download PDFInfo
- Publication number
- CN117634393A CN117634393A CN202311618663.5A CN202311618663A CN117634393A CN 117634393 A CN117634393 A CN 117634393A CN 202311618663 A CN202311618663 A CN 202311618663A CN 117634393 A CN117634393 A CN 117634393A
- Authority
- CN
- China
- Prior art keywords
- simulation
- circuit
- package
- chip
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 754
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000010168 coupling process Methods 0.000 claims abstract description 334
- 238000005859 coupling reaction Methods 0.000 claims abstract description 334
- 230000008878 coupling Effects 0.000 claims abstract description 332
- 238000004806 packaging method and process Methods 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 claims description 36
- 238000004364 calculation method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000001052 transient effect Effects 0.000 description 34
- 239000000284 extract Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000001808 coupling effect Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及半导体器件及其仿真技术领域，特别涉及一种功率半导体器件与电路仿真平台及其提供的仿真方法，其中，平台包括：芯片仿真单元，用于提供针对功率半导体器件的预设芯片制造工艺、元胞与终端结构和其电学特性的器件仿真及对应仿真方法；电路仿真单元，用于提供包含功率半导体器件的预设芯片、分立器件、功率模块和功率系统的电路仿真及对应仿真方法；封装仿真单元，封装仿真单元用于提供针对预设分立器件和预设功率模块的封装仿真及对应仿真方法；耦合仿真单元，用于提供电路仿真单元、芯片仿真单元和封装仿真单元中至少两个仿真单元之间的间接耦合仿真及对应仿真方法。由此，能够打破各层级仿真技术或商用仿真软件之间的技术壁垒。
Description
技术领域
本发明涉及半导体器件及其仿真技术领域，特别涉及一种功率半导体器件与电路仿真平台及其提供的仿真方法。
背景技术
功率转换器是实现电能转换和控制的关键装置，在工业生产和日常生活中发挥着重要作用。作为功率转换器的关键，功率半导体器件决定了功率转换器的性能。功率半导体器件的核心是采用硅、碳化硅等单晶半导体材料并利用微电子制造工艺制备出的芯片，芯片通过封装技术可以形成分立器件或功率模块，并以分立器件或模块的产品形式与其驱动、保护电路等一起应用于以功率转换器为代表的各种电路系统中。经过数十年的发展，功率半导体器件已经形成了覆盖电压从几伏到数千伏、电流从几十毫安到数千安的庞大家族。其中，目前硅基功率半导体器件仍然占据主流地位，而基于碳化硅、氮化镓等宽禁带半导体材料的功率半导体器件，因其耐高温、耐高压、耐高频等优异特性，于近年得到了越来越多的关注。
功率半导体器件与电路仿真技术在功率半导体产品研发过程中扮演着关键角色，不仅能够有效预测并提高功率半导体器件的性能，并且能够显著缩短产品研发周期、降低研发成本，从而大幅提高产品市场竞争力。现有功率半导体器件与电路仿真技术主要分为功率半导体器件的芯片仿真技术、电路仿真技术以及封装仿真技术等，都是分别通过相关仿真软件来实施。其中，功率半导体器件的芯片仿真软件能够预测不同元胞与终端结构和制造工艺下芯片的电学特性，从而实现芯片元胞与终端结构和制造工艺的设计优化，现有的相关商用仿真软件包括Sentaurus、Silvaco等。采用电路仿真技术，能够模拟基于功率半导体器件构建的各类电路的功能，从而实现对相关电路的设计优化，现有的相关商用仿真软件包括PSpice、HSpice、LTspice等。采用封装仿真软件能够对封装结构温度分布和应力分布等进行预测，从而实现封装结构、封装材料以及封装工艺的设计优化，现有的相关商用仿真软件包括COMSOL Multiphysics、ANSYS Workbench等。
综上可以看出，功率半导体器件与电路产品的研发要使用涉及不同层级的仿真技术，而目前各层级仿真技术通常又涉及不同公司开发的多种商用仿真软件，通常各类仿真软件在程序语言和系统架构方面存在较大差异，它们之间存在较强的技术壁垒而无法通用且没有一个仿真软件能够进行集成管理以实现各层级仿真技术整合。例如，Sentaurus、Silvaco等半导体工艺与器件仿真软件主要基于半导体器件制造工艺与相关物理模型来实现对芯片结构与其电性能的仿真计算，并不涉及也无法对功率半导体器件芯片的封装结构进行仿真；其虽然可将未进行封装的功率半导体器件芯片与其他一些元器件互联进行电路仿真但仅适用于一些结构简单、包含的元器件数量与种类都非常有限的小型电路，若用于模拟较为复杂的电路拓扑，仿真速度和收敛性都难以得到保证。虽然COMSOLMultiphysics、ANSYS Workbench等有限元仿真软件能够用于多物理场仿真计算，但其电路仿真能力较弱，不支持器件电路模型导入，仿真精度低。PSpice、LTspice等电路仿真软件不具备多物理场仿真计算能力，并且无法实现针对功率半导体器件芯片制造工艺、元胞与终端结构的仿真计算。
功率半导体器件与电路在服役过程中，会受到复杂的多物理场耦合作用，性能、可靠性与寿命与其密切相关，因此封装材料与封装结构对器件芯片在电路系统中的最终性能影响显著。在各类多物理场耦合效应中，电-磁-热-力多物理场耦合效应能够最为全面的描述功率半导体产品实际服役环境。具体地讲，芯片开关过程中，电流变化导致其周围磁场发生变化，磁场变化所致的封装寄生参数能够影响芯片开关行为，而芯片开关以及导通所致的功耗会影响封装热场和应力场，进一步地，封装热场和应力场变化所致的芯片温度变化又会对芯片开关及导通造成影响。当前，在功率半导体产品的仿真设计中，基于COMSOLMultiphysics、ANSYS Workbench等通用有限元仿真软件虽然可以实现多物理场耦合仿真，但多物理场耦合仿真方法仍然存在不足。首先，由于COMSOL Multiphysics、ANSYSWorkbench等有限元仿真软件对于电路的仿真能力较弱，并且无法针对封装寄生参数进行仿真计算，导致当前多物理场耦合仿真缺乏针对电-磁-热-力多物理场耦合效应的考虑。其次，COMSOL Multiphysics、ANSYS Workbench等有限元仿真软件在多物理场耦合仿真中无法考虑器件芯片元胞与终端结构以及制造工艺的影响。此外，COMSOL Multiphysics、ANSYSWorkbench等有限元仿真软件在多物理场耦合仿真中仅能赋予器件芯片材料属性，将器件芯片视为电阻，并且仅能采用一种时间尺度步长求解，从而忽略了不同种类器件芯片在结构与特性上存在的差异，以及不同物理过程在时间尺度上存在的差异等。显然，上述不足会严重削弱多物理场耦合仿真方法的优化设计效果。
发明内容
本发明提出的一种功率半导体器件与电路仿真平台，能够打破各层级仿真技术或不同公司品牌的仿真软件之间的技术壁垒，以实现对功率半导体器件与电路仿真软件的集成管理、分类执行以及相互交互。本发明提出的一种功率半导体器件与电路仿真平台提供的仿真方法，不仅能够考虑电-磁-热-力多物理场耦合效应以及器件芯片元胞与终端结构、制造工艺的影响，还能够考虑不同类型器件芯片在结构与特性上存在的差异，并且能够采用不同时间尺度步长进行求解。
在本发明的第一个方面，本发明提出了一种功率半导体器件与电路仿真平台，根据本发明的实施例，所述功率半导体器件与电路仿真平台，包括：
芯片仿真单元，用于提供针对功率半导体器件的预设芯片制造工艺、元胞与终端结构和其电学特性的器件仿真及对应的仿真方法；
电路仿真单元，用于提供包含所述功率半导体器件的预设芯片、预设分立器件、预设功率模块和预设功率系统的电路仿真及对应的仿真方法；
封装仿真单元，用于提供针对所述预设分立器件和所述预设功率模块的封装仿真及对应的仿真方法；
耦合仿真单元，用于提供所述芯片仿真单元、所述电路仿真单元和所述封装仿真单元中至少两个仿真单元之间的间接耦合仿真及对应的仿真方法。
可选地，所述功率半导体器件采用半导体单晶材料制备，所述半导体单晶材料包括硅、碳化硅、氮化镓、金刚石或氧化镓。
可选地，所述芯片仿真单元进一步用于连接并调用预设半导体工艺与器件仿真软件；所述电路仿真单元进一步用于连接并调用预设电路仿真软件；所述封装仿真单元进一步用于连接并调用预设电磁仿真软件和预设有限元仿真软件，其中，所述预设半导体工艺与器件仿真软件包括Sentaurus、Silvaco和Crosslight等品牌通用半导体工艺与器件仿真软件中的至少一种；所述预设电路仿真软件包括PSpice、HSpice、LTspice、Saber、Simulink等品牌通用电路仿真软件中的至少一种；所述预设电磁仿真软件可以为ANSYSElectronics等品牌通用电磁仿真软件，所述预设有限元仿真软件包括COMSOLMultiphysics和ANSYS Workbench等品牌通用有限元仿真软件中的至少一种。
可选地，所述耦合仿真单元利用参与耦合的仿真单元和预先构建的耦合仿真接口实现间接耦合仿真，其中，所述耦合仿真接口控制所述芯片仿真单元、所述电路仿真单元和所述封装仿真单元中至少两个仿真单元之间的启动与执行，以及所述至少两个仿真单元之间数据或网表的传递。
可选地，还包括：仿真平台界面，所述仿真平台界面包括芯片仿真单元的控制区域、电路仿真单元的控制区域、封装仿真单元的控制区域和耦合仿真单元的控制区域，用于分别控制所述芯片仿真单元、所述电路仿真单元、所述封装仿真单元和所述耦合仿真单元的启动与执行。
在本发明的第二个方面，本发明提出所述功率半导体器件与电路仿真平台提供的仿真方法，根据本发明的实施例，所述仿真方法包括：
利用芯片仿真单元提供的芯片仿真方法进行芯片仿真，所述芯片仿真方法包括工艺仿真和器件仿真；
利用电路仿真单元提供的电路仿真方法进行电路仿真，所述电路仿真方法包括芯片级电路仿真、模块级电路仿真和系统级电路仿真；
利用封装仿真单元提供的封装仿真方法进行封装仿真，所述封装仿真方法包括封装电磁仿真、封装电场仿真、封装热场仿真、封装应力场仿真和封装热场-应力场耦合仿真；
利用耦合仿真单元提供的耦合仿真方法进行耦合仿真，所述耦合仿真方法包括芯片-电路耦合仿真、芯片-封装耦合仿真、电路-封装耦合仿真和芯片-电路-封装耦合仿真中的至少一类耦合仿真。
可选地，所述芯片-电路耦合仿真基于所述芯片仿真单元、所述电路仿真单元和预先构建的芯片-电路耦合仿真接口实现，所述芯片-电路耦合仿真过程为：
基于所述耦合仿真单元，通过所述芯片-电路耦合仿真接口控制所述芯片仿真单元的启动与执行，在所述器件仿真执行结束后，生成第一器件电学特性结果，并基于所述第一器件电学特性结果输出第一芯片电路模型网表；
利用所述芯片-电路耦合仿真接口将所述第一芯片电路模型网表传递至所述电路仿真单元；
利用所述芯片-电路耦合仿真接口控制所述电路仿真单元的启动与执行，在所述电路仿真执行完成后，实现所述芯片-电路耦合仿真。
可选地，所述芯片-封装耦合仿真基于所述芯片仿真单元、所述封装仿真单元和预先构建的芯片-封装耦合仿真接口实现，包括芯片-电磁-热场-应力场耦合仿真、芯片-电磁-热场耦合仿真、芯片-电磁耦合仿真、芯片-热场-应力场耦合仿真和芯片-热场耦合仿真中的至少一种耦合仿真，其中，所述芯片-电磁-热场-应力场耦合仿真的过程为：
基于所述耦合仿真单元，通过所述芯片-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真执行结束后，生成第一封装寄生参数结果，并基于所述第一封装寄生参数结果输出第一封装寄生参数网表；
利用所述芯片-封装耦合仿真接口将所述第一封装寄生参数网表传递至所述芯片仿真单元。
利用所述芯片-封装耦合仿真接口执行预设第一循环迭代的计算模式或预设第二循环迭代的计算模式；
针对所述预设第一循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述芯片-封装耦合仿真接口控制所述芯片仿真单元的启动与执行；所述芯片仿真执行结束后，所述芯片-封装耦合仿真接口提取所述芯片仿真得到的第一瞬态电流数据和第一瞬态电压数据，并对所述第一瞬态电流数据和所述第一瞬态电压数据进行计算，从而得到第一平均功耗；
(2)所述芯片-封装耦合仿真接口将所述第一平均功耗传递至所述封装热场-应力场耦合仿真，并将所述第一平均功耗作为所述封装热场-应力场耦合仿真的边界条件，而后所述芯片-封装耦合仿真接口控制所述封装热场-应力场耦合仿真的启动与执行；
(3)所述封装热场-应力场耦合仿真执行结束后，所述芯片-封装耦合仿真接口提取所述封装热场-应力场耦合仿真所得第一温度数据，并将所述第一温度数据传递至所述芯片仿真单元，从而实现所述芯片仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第一循环迭代的计算模式执行至预设仿真时长结束，实现所述芯片-电磁-热场-应力场耦合仿真；
针对所述预设第二循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述芯片-封装耦合仿真接口控制所述芯片仿真单元的启动与执行；所述芯片仿真执行结束后，所述芯片-封装耦合仿真接口提取所述芯片仿真得到的第二瞬态电流数据和第二瞬态电压数据，并对所述第二瞬态电流数据和所述第二瞬态电压数据进行计算，从而得到第二平均功耗；
(2)所述芯片-封装耦合仿真接口将所述第二平均功耗传递至所述封装热场仿真，并将所述第二平均功耗作为所述封装热场仿真的边界条件，而后所述芯片-封装耦合仿真接口控制所述封装热场仿真的启动与执行；
(3)所述封装热场仿真执行结束后，所述芯片-封装耦合仿真接口提取所述封装热场仿真所得第二温度数据，并将所述第二温度数据传递至所述芯片仿真单元，从而实现所述芯片仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第二循环迭代的计算模式执行至预设仿真时长结束；此后，所述芯片-封装耦合仿真接口提取各次循环中得到的所述第二平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述芯片-电磁-热场-应力场耦合仿真；
可选地，所述电路-封装耦合仿真基于所述电路仿真单元、所述封装仿真单元和预先构建的电路-封装耦合仿真接口实现，包括电路-电磁-热场-应力场耦合仿真、电路-电磁-热场耦合仿真、电路-电磁耦合仿真、电路-热场-应力场耦合仿真和电路-热场耦合仿真中的至少一种耦合仿真，其中，所述电路-电磁-热场-应力场耦合仿真过程为：
基于所述耦合仿真单元，通过所述电路-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真结束后，生成第二封装寄生参数结果，并基于所述第二封装寄生参数结果输出第二封装寄生参数网表；
利用所述电路-封装耦合仿真接口将所述第二封装寄生参数网表传递至所述电路仿真单元；
利用所述电路-封装耦合仿真接口执行预设第三循环迭代的计算模式或预设第四循环迭代的计算模式；
针对所述预设第三循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述电路-封装耦合仿真接口控制所述电路仿真单元的启动与执行；所述电路仿真执行结束后，所述电路-封装耦合仿真接口提取所述电路仿真得到的第三瞬态电流数据和第三瞬态电压数据，并对所述第三瞬态电流数据和所述第三瞬态电压数据进行计算，从而得到第三平均功耗；
(2)所述电路-封装耦合仿真接口将所述第三平均功耗传递至所述封装热场-应力场耦合仿真，并将所述第三平均功耗作为所述封装热场-应力场耦合仿真的边界条件，而后所述电路-封装耦合仿真接口控制所述封装热场-应力场耦合仿真的启动与执行；
(3)所述封装热场-应力场耦合仿真执行结束后，所述电路-封装耦合仿真接口提取所述封装热场-应力场耦合仿真所得第三温度数据，并将所述第三温度数据传递至所述电路仿真单元，从而实现所述电路仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第三循环迭代的计算模式执行至预设仿真时长结束，实现所述电路-电磁-热场-应力场耦合仿真；
针对所述预设第四循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述电路-封装耦合仿真接口控制所述电路仿真单元的启动与执行；所述电路仿真执行结束后，所述电路-封装耦合仿真接口提取所述电路仿真得到的第四瞬态电流数据和第四瞬态电压数据，并对所述第四瞬态电流数据和所述第四瞬态电压数据进行计算，从而得到第四平均功耗；
(2)所述电路-封装耦合仿真接口将所述第四平均功耗传递至所述封装热场仿真，并将所述第四平均功耗作为所述封装热场仿真的边界条件，而后所述电路-封装耦合仿真接口控制所述封装热场仿真的启动与执行；
(3)所述封装热场仿真执行结束后，所述电路-封装耦合仿真接口提取所述封装热场仿真所得第四温度数据，并将所述第四温度数据传递至所述电路仿真单元，从而实现所述电路仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第四循环迭代的计算模式执行至预设仿真时长结束；此后，所述电路-封装耦合仿真接口提取各次循环中得到的所述第四平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述电路-电磁-热场-应力场耦合仿真。
可选地，所述芯片-电路-封装耦合仿真基于所述芯片仿真单元、所述电路仿真单元、所述封装仿真单元和预先构建的芯片-电路-封装耦合仿真接口实现，包括芯片-电路-电磁-热场-应力场耦合仿真、芯片-电路-电磁-热场耦合仿真、芯片-电路-电磁耦合仿真、芯片-电路-热场-应力场耦合仿真和芯片-电路-热场耦合仿真中的至少一种耦合仿真，其中，
所述芯片-电路-电磁-热场-应力场耦合仿真过程为：
基于所述耦合仿真单元，通过所述芯片-电路-封装耦合仿真接口控制所述芯片仿真单元的启动与执行，在所述器件仿真执行结束后，生成第二器件电学特性结果，并基于所述第二器件电学特性结果输出第二芯片电路模型网表；
利用所述芯片-电路-封装耦合仿真接口将所述第二芯片电路模型网表传递至所述电路仿真单元；
利用所述芯片-电路-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真结束后，生成第三封装寄生参数结果，并基于所述第三封装寄生参数结果输出第三封装寄生参数网表；
利用所述芯片-电路-封装耦合仿真接口将所述第三封装寄生参数网表传递至所述电路仿真单元；
利用所述芯片-电路-封装耦合仿真接口执行预设第五循环迭代的计算模式或预设第六循环迭代的计算模式；
针对所述预设第五循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述芯片-电路-封装耦合仿真接口控制所述电路仿真单元的启动与执行；所述电路仿真执行结束后，所述芯片-电路-封装耦合仿真接口提取所述电路仿真得到的第五瞬态电流数据和第五瞬态电压数据，并对所述第五瞬态电流数据和所述第五瞬态电压数据进行计算，从而得到第五平均功耗；
(2)所述芯片-电路-封装耦合仿真接口将所述第五平均功耗传递至所述封装热场-应力场耦合仿真，并将所述第五平均功耗作为所述封装热场-应力场耦合仿真的边界条件，而后所述芯片-电路-封装耦合仿真接口控制所述封装热场-应力场耦合仿真的启动与执行；
(3)所述封装热场-应力场耦合仿真执行结束后，所述芯片-电路-封装耦合仿真接口提取所述封装热场-应力场耦合仿真所得第五温度数据，并将所述第五温度数据传递至所述电路仿真单元，从而实现所述电路仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第五循环迭代的计算模式执行至预设仿真时长结束，实现所述芯片-电路-电磁-热场-应力场耦合仿真；
针对所述预设第六循环迭代的计算模式，在各次循环中包括以下步骤：
(1)所述芯片-电路-封装耦合仿真接口控制所述电路仿真单元的启动与执行；所述电路仿真执行结束后，所述芯片-电路-封装耦合仿真接口提取所述电路仿真得到的第六瞬态电流数据和第六瞬态电压数据，并对所述第六瞬态电流数据和所述第六瞬态电压数据进行计算，从而得到第六平均功耗；
(2)所述芯片-电路-封装耦合仿真接口将所述第六平均功耗传递至所述封装热场仿真，并将所述第六平均功耗作为所述封装热场仿真的边界条件，而后所述芯片-电路-封装耦合仿真接口控制所述封装热场仿真的启动与执行；
(3)所述封装热场仿真执行结束后，所述芯片-电路-封装耦合仿真接口提取所述封装热场仿真所得第六温度数据，并将所述第六温度数据传递至所述电路仿真单元，从而实现所述电路仿真单元温度的更新，以使后续循环迭代在更新的温度下启动与执行；
所述预设第六循环迭代的计算模式执行至预设仿真时长结束；此后，所述芯片-电路-封装耦合仿真接口提取各次循环中得到的所述第六平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述芯片-电路-电磁-热场-应力场耦合仿真。
本发明能够将设计的功率半导体器件芯片的具体物理结构放入到封装、应用电路设计仿真软件中进行多物理场仿真，考虑因素更全面、仿真过程更便捷、结果更准确，更有利于功率半导体产品的全流程优化设计。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明一个实施例所提供的一种功率半导体器件与电路仿真平台的架构示意图；
图2为本发明一个实施例所提供的一种功率半导体器件与电路仿真平台的界面图；
图3为本发明一个实施例中芯片-电路耦合仿真的原理示意图；
图4为本发明一个实施例中电路-封装(包含电磁-热场-应力场)耦合仿真的原理示意图；
图5为本发明一个实施例中电路-封装(包含电磁-热场-应力场)耦合仿真各次循环的执行流程图；
图6为本发明一个实施例中芯片-电路-封装(包含电磁-热场-应力场)耦合仿真的原理示意图；
图7为本发明一个实施例中芯片-电路-封装(包含电磁-热场-应力场)耦合仿真各次循环的执行流程图；
图8为应用本发明一个实施例中电路-封装(包含电磁-热场-应力场)耦合仿真方法的碳化硅MOSFET半桥模块结构示意图；
图9为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中电路仿真的原理图；
图10为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中电磁仿真得到的封装寄生电感；
图11为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中电磁仿真得到的封装寄生电容；
图12为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中电路仿真得到的芯片开关瞬态波形；
图13为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真得到的芯片1和芯片2的平均功耗；
图14为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中热场仿真得到的温度变化曲线；
图15为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中热场仿真得到的温度场分布云图；
图16为碳化硅MOSFET半桥模块电路-封装(包含电磁-热场-应力场)耦合仿真中热场-应力场耦合仿真得到的应力场分布云图。
附图标记说明：
10-功率半导体器件与电路仿真平台、101芯片仿真单元、102电路仿真单元、103封装仿真单元、104耦合仿真单元、105仿真平台界面、1051-芯片仿真单元的控制区域、1052-电路仿真单元的控制区域、1053-封装仿真单元的控制区域和1054-耦合仿真单元的控制区域。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的功率半导体器件与电路仿真平台及其提供的仿真方法。
在本发明的第一个方面，本发明提出了一种功率半导体器件与电路仿真平台。图1为本发明实施例所提供的一种功率半导体器件与电路仿真平台的架构示意图。图2为本发明一个实施例所提供的一种功率半导体器件与电路仿真平台的界面图。如图1和2所示，该功率半导体器件与电路仿真平台10包括：芯片仿真单元101、电路仿真单元102、封装仿真单元103、耦合仿真单元104和仿真平台界面105。
其中，芯片仿真单元101，可以连接并调用半导体工艺与器件仿真软件Sentaurus，用于提供针对功率半导体器件的预设芯片制造工艺、预设元胞与终端结构和其电学特性的器件仿真及对应的仿真方法。电路仿真单元102，可以连接并调用电路仿真软件PSpice，用于提供包含功率半导体器件的预设芯片、预设分立器件、预设功率模块和预设功率系统的电路仿真及对应的仿真方法。封装仿真单元103，可以连接并调用电磁仿真软件ANSYSElectronics和有限元仿真软件COMSOL Multiphysics，用于提供针对预设分立器件和预设功率模块的封装仿真及对应的仿真方法。耦合仿真单元104，用于提供芯片仿真单元和电路仿真单元之间的间接耦合仿真及对应的仿真方法，电路仿真单元和封装仿真单元之间的间接耦合仿真及对应的仿真方法，芯片仿真单元、电路仿真单元和封装仿真单元之间的间接耦合仿真及对应的仿真方法。耦合仿真单元104基于参与耦合的仿真单元和预先构建的耦合仿真接口实现。其中，耦合仿真接口基于Matlab脚本语言或Python语言实现，能够控制相关仿真单元的启动与执行，并且还能控制相关仿真单元之间数据或网表的传递。仿真平台界面105，仿真平台界面包括芯片仿真单元的控制区域1051、电路仿真单元的控制区域1052、封装仿真单元的控制区域1053和耦合仿真单元的控制区域1054，用于分别控制芯片仿真单元101、电路仿真单元102、封装仿真单元103和耦合仿真单元104的启动与执行。
进一步地，本发明一个实施例所提供的一种功率半导体器件与电路仿真平台，面向采用半导体单晶材料制备的功率半导体器件，半导体单晶材料包括硅、碳化硅、氮化镓、金刚石或氧化镓。
在本发明的第二个方面，本发明提出了一种功率半导体器件与电路仿真平台提供的仿真方法。根据本发明的一个实施例，芯片仿真单元通过半导体工艺与器件仿真软件Sentaurus提供的芯片仿真方法进行芯片仿真，芯片仿真方法包括工艺仿真和器件仿真。电路仿真单元通过电路仿真软件PSpice提供的电路仿真方法进行电路仿真，电路仿真方法包括芯片级电路仿真、模块级电路仿真和系统级电路仿真。封装仿真单元通过电磁仿真软件ANSYS Electronics和有限元仿真软件COMSOL Multiphysics提供的封装仿真方法进行封装仿真，封装仿真方法包括封装电磁仿真、封装电场仿真、封装热场仿真、封装应力场仿真和封装热场-应力场耦合仿真。耦合仿真单元通过仿真软件，包括Sentaurus、PSpice、ANSYSElectronics和COMSOL Multiphysics，以及耦合仿真接口提供的耦合仿真方法进行耦合仿真。耦合仿真方法包括芯片-电路耦合仿真、电路-封装耦合仿真和芯片-电路-封装耦合仿真。
图3为本发明一个实施例中芯片-电路耦合仿真的原理示意图。如图3所示，基于芯片-电路耦合仿真接口控制芯片仿真单元中仿真软件Sentaurus的Sdevice文件启动与执行。
Sdevice文件中包含芯片元胞与终端结构以及器件仿真参数设置等信息。器件仿真执行完成后，生成器件电学特性结果，并基于器件电学特性结果输出能够应用于电路仿真的芯片电路模型网表。耦合仿真接口将芯片电路模型网表传递至电路仿真单元中仿真软件PSpice的输入文件，PSpice输入文件以Spice语言形式描述电路仿真参数设置以及原理图等信息，而后耦合仿真接口控制PSpice输入文件的启动与执行，最终实现芯片-电路耦合仿真。
根据本发明的一个实施例，电路-封装耦合仿真进一步包括电路-电磁-热场-应力场耦合仿真、电路-电磁-热场耦合仿真和电路-热场-应力场耦合仿真。图4为本发明一个实施例中电路-封装(包含电磁-热场-应力场)耦合仿真的原理示意图。如图4所示，基于电路-电磁-热场-应力场耦合仿真接口，首先实现芯片封装仿真单元中仿真软件ANSYSElectronics的电磁仿真模型文件启动与执行，电磁仿真模型文件中包含封装结构以及仿真参数设置等信息。封装电磁仿真执行结束后，生成封装寄生参数结果，并基于封装寄生参数结果输出能够应用于电路仿真的封装寄生参数网表。耦合仿真接口将封装寄生参数网表传递至电路仿真单元中仿真软件PSpice的输入文件。此后，电路-电磁-热场-应力场耦合仿真基于循环迭代的计算模式执行，直至预设的仿真时长。如图4和图5所示，在循环迭代的计算模式中，各次循环包括以下步骤：
S501，电路-电磁-热场-应力场耦合仿真接口实现电路仿真单元中仿真软件PSpice输入文件的启动与执行。电路仿真执行结束后，耦合仿真接口提取电路仿真所得瞬态电流和瞬态电压数据，并对瞬态电流、瞬态电压数据进行计算，从而得到平均功耗；
S502，耦合仿真接口将平均功耗传递至封装仿真单元中仿真软件COMSOLMultiphysics的热场仿真模型文件，并将平均功耗作为封装热场仿真的边界条件，而后耦合仿真接口实现封装热场仿真模型文件的启动与执行；
该步骤中，封装热场仿真模型文件包含封装结构以及仿真参数设置等信息；
S503，封装热场仿真执行完成后，耦合仿真接口提取封装热场仿真所得芯片温度数据，并将芯片温度数据传递至电路仿真单元中仿真软件PSpice的输入文件，从而实现电路仿真温度的更新，以使后续循环迭代在更新的温度下启动与执行。
循环迭代的计算模式执行完成后，耦合仿真接口提取各次循环得到的平均功耗，并将其传递至封装仿真单元中仿真软件COMSOL Multiphysics的热场-应力场耦合仿真模型文件，作为封装热场-应力场耦合仿真的边界条件；封装热场-应力场耦合仿真模型文件包括封装结构以及仿真参数设置等信息；此后，耦合仿真接口实现封装热场-应力场耦合仿真模型文件的启动与执行，进而实现电路-电磁-热场-应力场耦合仿真。
根据本发明的一个实施例，芯片-电路-封装耦合仿真进一步包括芯片-电路-电磁-热场-应力场耦合仿真、芯片-电路-电磁-热场耦合仿真和芯片-电路-热场-应力场耦合仿真。图6为本发明一个实施例中芯片-电路-封装(包含电磁-热场-应力场)耦合仿真的原理示意图。由图6可知，首先基于芯片-电路-电磁-热场-应力场耦合仿真接口控制芯片仿真单元中仿真软件Sentaurus的Sdevice文件启动与执行。器件仿真执行结束后，生成器件电学特性结果，并基于器件电学特性结果输出能够应用于电路仿真的芯片电路模型网表。耦合仿真接口将芯片电路模型网表传递至电路仿真单元中仿真软件PSpice的输入文件。此后，耦合仿真接口实现封装仿真单元中仿真软件ANSYS Electronics的电磁仿真模型文件启动与执行。封装电磁仿真执行结束后，生成封装寄生参数结果，并基于封装寄生参数结果输出封装寄生参数网表，耦合仿真接口将封装寄生参数网表传递至电路仿真单元中仿真软件PSpice的输入文件。在此基础上，芯片-电路-电磁-热场-应力场耦合仿真后续基于循环迭代的计算模式执行，直至预设的仿真时长，最终实现芯片-电路-电磁-热场-应力场耦合仿真。如图6和7所示，在循环迭代的计算模式中，各次循环包括以下步骤：
S701，芯片-电路-电磁-热场-应力场耦合仿真接口实现电路仿真单元中仿真软件PSpice输入文件的启动与执行；电路仿真执行结束后，耦合仿真接口提取电路仿真所得瞬态电流和瞬态电压数据，并对瞬态电流、瞬态电压数据进行计算，从而得到平均功耗；
S702，耦合仿真接口将平均功耗传递至封装仿真单元中仿真软件COMSOLMultiphysics的热场-应力场耦合仿真模型文件，并将平均功耗作为封装热场-应力场耦合仿真的边界条件，而后耦合仿真接口实现封装热场-应力场耦合仿真模型文件的启动与执行；
S703，封装热场-应力场耦合仿真执行完成后，耦合仿真接口提取封装热场-应力场耦合仿真所得芯片温度数据，并将芯片温度数据传递至电路仿真单元中仿真软件PSpice的输入文件，从而实现电路仿真温度的更新，以使后续循环迭代在更新的温度下启动与执行。
下面应用本发明一个实施例中一种功率半导体器件与电路仿真平台提供的电路-封装(包含电磁-热场-应力场)耦合仿真方法，针对碳化硅MOSFET半桥模块进行电路-封装(包含电磁-热场-应力场)耦合仿真，进而对碳化硅MOSFET半桥模块的电学特性以及相关物理场分布规律进行预测。碳化硅MOSFET半桥模块耦合仿真的总时长为60.6s，耦合仿真中电路仿真单元仿真软件PSpice与封装仿真单元仿真软件COMSOL Multiphysics的数据交换步长为0.202s。
图8为碳化硅MOSFET半桥模块的结构示意图。如图8所示，此碳化硅MOSFET半桥模块属于塑封式模块，其内部包含上桥臂和下桥臂，共包括4枚碳化硅MOSFET芯片。具体地，在上、下桥臂上，均存在两枚碳化硅MOSFET芯片并联。
图9为半桥模块耦合仿真中电路仿真的原理图。在电路仿真软件PSpice的输入文件中基于Spice语言搭建如图9所示的仿真电路，通过在下桥臂栅极引脚和Kelvin源极引脚之间添加脉冲电压源，使模块下桥臂两枚MOSFET芯片(芯片1和芯片2)处于导通状态以及开关状态，通过将上桥臂栅极引脚和源极引脚短接，使模块上桥臂两枚MOSFET芯片(芯片3和芯片4)处于关断状态。此外，在电路仿真中，采用ns级时步求解，碳化硅MOSFET电路模型采用Wolfspeed公司型号为CPM2-1200-0025B的碳化硅MOSFET电路模型，主回路直流电压源电压为200V，主回路负载电阻为20Ω，驱动回路脉冲电压的频率为1MHz，占空比为0.8。基于图8所示模块结构，在封装仿真单元仿真软件ANSYS Electronics和COMSOL Multiphysics中，分别建立模块电磁仿真模型、模块热场仿真模型以及模块热场-应力场耦合仿真模型。其中，通过模块电磁仿真对封装寄生参数进行计算，输出寄生参数网表，应用于电路仿真。图10、图11为模块耦合仿真中电磁仿真得到的封装寄生电感以及封装寄生电容。在模块热场仿真以及热场-应力场耦合仿真中，采用ms级时步求解，将热源边界条件加载于芯片1和芯片2。
图12为模块耦合仿真中电路仿真得到的芯片开关瞬态波形。如图12所示，由于封装寄生参数的影响，芯片1和芯片2在开启过程中出现了明显的动态不均流现象，并且芯片1在开启过程中出现了明显的电流过冲。此外，芯片1和芯片2处于导通状态时，也出现了明显的静态不均流现象。图13为耦合仿真得到的芯片1和芯片2的平均功耗。如图13所示，在相同的时间段，芯片1平均功耗大于芯片2平均功耗，这是由于芯片1在开启过程中出现了明显的电流过冲。表1为耦合仿真中电路仿真所得芯片1和芯片2的导通电流。由表1可知，芯片1和芯片2温度均为20℃情况下，其导通电流相差0.053A，说明封装寄生电阻导致芯片1和芯片2出现静态不均流现象。进一步地，随着芯片1和芯片2温度出现差异，其导通电流差值增大，说明芯片温度差异所致导通电阻的差异能够加剧芯片1和芯片2之间的静态不均流。
表1耦合仿真中电路仿真所得芯片1和芯片2的导通电流
图14为模块耦合仿真中热场仿真得到的温度变化曲线。如图14所示，随着时间延长，芯片温度、壳温均逐步升高，但升高速率逐步降低。同一时刻下，芯片1至芯片4温度呈现递减趋势。图15为模块耦合仿真中热场仿真得到的温度场分布云图。如图15所示，模块内部以芯片1和芯片2为热源中心，模块内部热量主要经由基板向外传导。图16为模块耦合仿真中热场-应力场耦合仿真得到的应力场分布云图。如图16所示，在模块下桥臂的一些界面位置，包括基板Cu层/基板绝缘层的界面、基板顶部Cu层/焊层的界面、芯片/塑封料的界面，存在着较大热应力，使得这些位置成为整个模块的薄弱点。
综上所述，本发明能够打破各层级仿真技术或不同公司品牌的仿真软件之间的技术壁垒，从而实现功率半导体器件与电路仿真软件的集成管理、分类执行以及相互交互；不仅能够考虑电-磁-热-力多物理场耦合效应以及器件芯片元胞与终端结构、制造工艺的影响，还能够考虑不同类型器件芯片在结构与特性上存在的差异，并且能够采用不同时间尺度步长进行求解，从而使基于多物理场耦合仿真方法的功率半导体产品的优化设计效果得到保证。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
Claims (10)
1.一种功率半导体器件与电路仿真平台，其特征在于，包括：
芯片仿真单元，用于提供针对功率半导体器件的预设芯片制造工艺、预设元胞与终端结构和其电学特性的器件仿真及对应的仿真方法；
电路仿真单元，用于提供包含所述功率半导体器件的预设芯片、预设分立器件、预设功率模块和预设功率系统的电路仿真及对应的仿真方法；
封装仿真单元，用于提供针对所述预设分立器件和所述预设功率模块的封装仿真及对应的仿真方法；
耦合仿真单元，用于提供所述芯片仿真单元、所述电路仿真单元和所述封装仿真单元中至少两个仿真单元之间的间接耦合仿真及对应的仿真方法。
2.根据权利要求1所述的功率半导体器件与电路仿真平台，其特征在于，所述功率半导体器件采用半导体单晶材料制备，所述半导体单晶材料包括硅、碳化硅、氮化镓、金刚石或氧化镓。
3.根据权利要求1所述的功率半导体器件与电路仿真平台，其特征在于，
所述芯片仿真单元进一步用于连接并调用预设半导体工艺与器件仿真软件；
所述电路仿真单元进一步用于连接并调用预设电路仿真软件；
所述封装仿真单元进一步用于连接并调用预设电磁仿真软件和预设有限元仿真软件。
4.根据权利要求1所述的功率半导体器件与电路仿真平台，其特征在于，所述耦合仿真单元利用参与耦合的仿真单元和预先构建的耦合仿真接口实现间接耦合仿真，其中，所述耦合仿真接口控制所述芯片仿真单元、所述电路仿真单元和所述封装仿真单元中至少两个仿真单元之间的启动与执行，以及所述至少两个仿真单元之间数据或网表的传递。
5.根据权利要求1所述的功率半导体器件与电路仿真平台，其特征在于，还包括：
仿真平台界面，所述仿真平台界面包括芯片仿真单元的控制区域、电路仿真单元的控制区域、封装仿真单元的控制区域和耦合仿真单元的控制区域，用于分别控制所述芯片仿真单元、所述电路仿真单元、所述封装仿真单元和所述耦合仿真单元的启动与执行。
6.一种功率半导体器件与电路仿真平台提供的仿真方法，其特征在于，基于权利要求1-5中任一项所述的功率半导体器件与电路仿真平台，包括：
利用芯片仿真单元提供的芯片仿真方法进行芯片仿真，所述芯片仿真方法包括工艺仿真和器件仿真；
利用电路仿真单元提供的电路仿真方法进行电路仿真，所述电路仿真方法包括芯片级电路仿真、模块级电路仿真和系统级电路仿真；
利用封装仿真单元提供的封装仿真方法进行封装仿真，所述封装仿真方法包括封装电磁仿真、封装电场仿真、封装热场仿真、封装应力场仿真和封装热场-应力场耦合仿真；
利用耦合仿真单元提供的耦合仿真方法进行耦合仿真，所述耦合仿真方法包括芯片-电路耦合仿真、芯片-封装耦合仿真、电路-封装耦合仿真和芯片-电路-封装耦合仿真中的至少一类耦合仿真。
7.根据权利要求6所述的功率半导体器件与电路仿真平台提供的仿真方法，其特征在于，所述芯片-电路耦合仿真基于所述芯片仿真单元、所述电路仿真单元和预先构建的芯片-电路耦合仿真接口实现，所述芯片-电路耦合仿真过程为：
基于所述耦合仿真单元，通过所述芯片-电路耦合仿真接口控制所述芯片仿真单元的启动与执行，在所述器件仿真执行结束后，输出第一芯片电路模型网表；
利用所述芯片-电路耦合仿真接口将所述第一芯片电路模型网表传递至所述电路仿真单元；
利用所述芯片-电路耦合仿真接口控制所述电路仿真单元的启动与执行，在所述电路仿真执行完成后，实现所述芯片-电路耦合仿真。
8.根据权利要求6所述的功率半导体器件与电路仿真平台提供的仿真方法，其特征在于，所述芯片-封装耦合仿真基于所述芯片仿真单元、所述封装仿真单元和预先构建的芯片-封装耦合仿真接口实现，包括芯片-电磁-热场-应力场耦合仿真、芯片-电磁-热场耦合仿真、芯片-电磁耦合仿真、芯片-热场-应力场耦合仿真和芯片-热场耦合仿真中的至少一种耦合仿真，其中，所述芯片-电磁-热场-应力场耦合仿真的过程为：
基于所述耦合仿真单元，通过所述芯片-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真执行结束后，输出第一封装寄生参数网表；
利用所述芯片-封装耦合仿真接口将所述第一封装寄生参数网表传递至所述芯片仿真单元；
利用所述芯片-封装耦合仿真接口执行预设第一循环迭代的计算模式或预设第二循环迭代的计算模式；
在所述预设第一循环迭代的各次循环中，利用所述芯片-封装耦合仿真接口计算第一平均功耗，并将所述第一平均功耗传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件；
当所述预设第一循环迭代执行至预设仿真时长，实现所述芯片-电磁-热场-应力场耦合仿真；
在所述预设第二循环迭代的各次循环中，利用所述芯片-封装耦合仿真接口计算第二平均功耗，并将所述第二平均功耗传递至所述封装热场仿真，作为所述封装热场仿真的边界条件；
当所述预设第二循环迭代执行至预设仿真时长，利用所述芯片-封装耦合仿真接口提取各次循环中所述第二平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述芯片-电磁-热场-应力场耦合仿真。
9.根据权利要求6所述的功率半导体器件与电路仿真平台提供的仿真方法，其特征在于，所述电路-封装耦合仿真基于所述电路仿真单元、所述封装仿真单元和预先构建的电路-封装耦合仿真接口实现，包括电路-电磁-热场-应力场耦合仿真、电路-电磁-热场耦合仿真、电路-电磁耦合仿真、电路-热场-应力场耦合仿真和电路-热场耦合仿真中的至少一种耦合仿真，其中，所述电路-电磁-热场-应力场耦合仿真过程为：
基于所述耦合仿真单元，通过所述电路-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真结束后，输出第二封装寄生参数网表；
利用所述电路-封装耦合仿真接口将所述第二封装寄生参数网表传递至所述电路仿真单元；
利用所述电路-封装耦合仿真接口执行预设第三循环迭代的计算模式或预设第四循环迭代的计算模式；
在所述预设第三循环迭代的各次循环中，利用所述电路-封装耦合仿真接口计算第三平均功耗，并将所述第三平均功耗传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件；
当所述预设第三循环迭代执行至预设仿真时长，实现所述电路-电磁-热场-应力场耦合仿真；
在所述预设第四循环迭代的各次循环中，利用所述电路-封装耦合仿真接口计算第四平均功耗，并将所述第四平均功耗传递至所述封装热场仿真，作为所述封装热场仿真的边界条件；
当所述预设第四循环迭代执行至预设仿真时长，利用所述电路-封装耦合仿真接口提取各次循环中所述第四平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述电路-电磁-热场-应力场耦合仿真。
10.根据权利要求6所述的功率半导体器件与电路仿真平台提供的仿真方法，其特征在于，所述芯片-电路-封装耦合仿真基于所述芯片仿真单元、所述电路仿真单元、所述封装仿真单元和预先构建的芯片-电路-封装耦合仿真接口实现，包括芯片-电路-电磁-热场-应力场耦合仿真、芯片-电路-电磁-热场耦合仿真、芯片-电路-电磁耦合仿真、芯片-电路-热场-应力场耦合仿真和芯片-电路-热场耦合仿真中的至少一种耦合仿真，其中，
所述芯片-电路-电磁-热场-应力场耦合仿真过程为：
基于所述耦合仿真单元，通过所述芯片-电路-封装耦合仿真接口控制所述芯片仿真单元的启动与执行，在所述器件仿真执行结束后，输出第二芯片电路模型网表；
利用所述芯片-电路-封装耦合仿真接口将所述第二芯片电路模型网表传递至所述电路仿真单元；
利用所述芯片-电路-封装耦合仿真接口控制所述封装电磁仿真的启动与执行，在所述封装电磁仿真结束后，输出第三封装寄生参数网表；
利用所述芯片-电路-封装耦合仿真接口将所述第三封装寄生参数网表传递至所述电路仿真单元；
利用所述芯片-电路-封装耦合仿真接口执行预设第五循环迭代的计算模式或预设第六循环迭代的计算模式；
在所述预设第五循环迭代的各次循环中，利用所述芯片-电路-封装耦合仿真接口计算第五平均功耗，并将所述第五平均功耗传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件；
当所述预设第五循环迭代执行至预设仿真时长，实现所述芯片-电路-电磁-热场-应力场耦合仿真；
在所述预设第六循环迭代的各次循环中，利用所述芯片-电路-封装耦合仿真接口计算第六平均功耗，并将所述第六平均功耗传递至所述封装热场仿真，作为所述封装热场仿真的边界条件；
当所述预设第六循环迭代执行至预设仿真时长，利用所述芯片-电路-封装耦合仿真接口提取各次循环中所述第六平均功耗，将其传递至所述封装热场-应力场耦合仿真，作为所述封装热场-应力场耦合仿真的边界条件，并控制所述封装热场-应力场耦合仿真的启动与执行，实现所述芯片-电路-电磁-热场-应力场耦合仿真。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311618663.5A CN117634393A (zh) | 2023-11-29 | 2023-11-29 | 功率半导体器件与电路仿真平台及其提供的仿真方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311618663.5A CN117634393A (zh) | 2023-11-29 | 2023-11-29 | 功率半导体器件与电路仿真平台及其提供的仿真方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117634393A true CN117634393A (zh) | 2024-03-01 |
Family
ID=90028261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311618663.5A Pending CN117634393A (zh) | 2023-11-29 | 2023-11-29 | 功率半导体器件与电路仿真平台及其提供的仿真方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117634393A (zh) |
-
2023
- 2023-11-29 CN CN202311618663.5A patent/CN117634393A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mantooth et al. | Electrothermal simulation of an IGBT PWM inverter | |
| CN110245414B (zh) | 一种压接式igbt模块多物理场耦合仿真方法 | |
| US20190130059A1 (en) | Simulation system estimating self-heating characteristic of circuit and design method thereof | |
| Jia et al. | PSpice-COMSOL-based 3-D electrothermal–mechanical modeling of IGBT power module | |
| Bai et al. | A review on the device-level real-time simulation of power electronic converters: Motivations for improving performance | |
| CN106649927B (zh) | 一种基于fpga的电力电子元件实时仿真组合建模方法 | |
| CN106484928A (zh) | 基于多软件联合的开关电源电热耦合仿真方法 | |
| CN113435090B (zh) | 一种基于工况的igbt模块电-热-流体多场耦合仿真方法 | |
| CN115629553A (zh) | 一种高时空分辨率igbt模块电热应力计算方法 | |
| Blaauw et al. | Static electromigration analysis for on-chip signal interconnects | |
| Xu et al. | Design, implementation, and validation of electro-thermal simulation for SiC MOSFETs in power electronic systems | |
| CN111950220A (zh) | 一种电热耦合模型建立方法 | |
| Magnani et al. | Thermal feedback blocks for fast and reliable electrothermal circuit simulation of power circuits at module level | |
| Knoll et al. | A PCB-embedded 1.2 kV SiC MOSFET half-bridge package for a 22 kW AC–DC converter | |
| Gogolou et al. | Integrated DC-DC converter design methodology for design cycle speed up | |
| CN117634393A (zh) | 功率半导体器件与电路仿真平台及其提供的仿真方法 | |
| Jia et al. | Modeling method for electrothermal cosimulation of high‐power IGBT | |
| CN116090205A (zh) | 一种基于场路耦合联合仿真的igbt及板级电热耦合方法 | |
| CN110543665A (zh) | 一种基于微观和宏观描述的变换器多尺度建模方法 | |
| CN117217153B (zh) | 一种基于场路耦合的lfbga封装电热联合仿真方法 | |
| TWI702534B (zh) | 功率金屬氧化物半導體電晶體的模擬方法 | |
| Hauck et al. | Electro-thermal simulation of multi-channel power devices on PCB with SPICE | |
| Kamel et al. | Modelling framework for parallel SiC power MOSFETs chips in modules developed by planar technology | |
| Fang | Design and implementation of a thermal hardware-in-the-loop (THIL) platform for evaluating physical cooling systems in real-time simulation | |
| Castellazzi et al. | Integrated compact modelling of a planar-gate non-punch-through 3.3 kV-1200A IGBT module for insightful analysis and realistic interpretation of the failure mechanisms |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |