CN117632039A - 存储器管理方法、存储器存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元。所述方法包含：响应于自主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量；基于所述多个占用容量执行数据整并操作，以响应于一占用容量大于一实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元；以及响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

Description

存储器管理方法、存储器存储装置及存储器控制电路单元

技术领域

本发明涉及一种存储器管理技术，尤其涉及一种存储器管理方法、存储器存储装置及存储器控制电路单元。

背景技术

智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般而言，存储器存储装置包含可复写式非易失性存储器模块以及存储器控制电路单元。其中可复写式非易失性存储器模块中有一定的容量(多个存储空间)被用以存储各类系统管理信息，以保证存储器存储装置的可靠性及稳定性。具体来说，系统管理信息例如是用以管理用户数据的各类映射表(mapping table)和/或各类变数。已知技术中，存储器控制电路单元会以可复写式非易失性存储器模块的操作单元(例如是：实体抹除单元)作为分配单位来分配可复写式非易失性存储器模块中分别用以存储每一类系统管理信息的多个存储空间。

随着存储器存储装置工艺的发展，在可复写式非易失性存储器模块的容量不变的情况下，实体抹除单元(例如是：实体区块)的容量越来越大，意即，实体抹除单元的总数越来越小。然而，各类系统管理信息实际上所占用的容量大多不足一个实体抹除单元的容量。据此，上述的方法会造成可复写式非易失性存储器模块中大量存储空间的浪费，难以满足用户对于使用容量的需求。

发明内容

有鉴于此，本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元，可提升可复写式非易失性存储器模块的使用率，以满足用户对于使用容量的需求。

本发明的范例实施例提供一种存储器管理方法，其用于存储器存储装置。所述存储器存储装置包括可复写式非易失性存储器模块以及存储器控制电路单元。所述存储器管理方法包括：响应于自主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量；基于所述多个占用容量执行数据整并操作，以响应于一占用容量大于一实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元；以及响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

在本发明的一范例实施例中，其中基于所述分配单元的容量计算分别存储于多个实体抹除单元的所述多个系统管理信息所需的所述多个占用容量的步骤包括：基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

在本发明的一范例实施例中，所述分配单元为所述存储器控制电路单元的最小管理单元。

在本发明的一范例实施例中，所述最小管理单元为区段(Segment)。

在本发明的一范例实施例中，所述的存储器管理方法还包括：在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

在本发明的一范例实施例中，所述配置映射表用以存储所述多个系统管理信息的多个物理地址(physical address)。

在本发明的一范例实施例中，所述多个系统管理信息分别为逻辑至实体映射表(L2P table)、坏块表(bad block table)、空闲块列表、垃圾回收信息、读取次数信息或擦除次数信息。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以耦接至主机系统。所述存储器控制电路单元耦接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以响应于自所述主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量。所述存储器控制电路单元还用以基于所述多个占用容量执行数据整并操作，以响应于占用容量大于实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元。所述存储器控制电路单元还用以响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

在本发明的一范例实施例中，所述存储器控制电路单元还用以基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

在本发明的一范例实施例中，所述存储器控制电路单元还用以在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

本发明的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以耦接至主机系统。所述存储器接口用以耦接至所述可复写式非易失性存储器模块。所述存储器管理电路耦接至所述主机接口与所述存储器接口。所述存储器管理电路用以响应于自所述主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量。所述存储器管理电路还用以基于所述多个占用容量执行数据整并操作，以响应于占用容量大于实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元。所述存储器管理电路还用以响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

在本发明的一范例实施例中，所述存储器管理电路还用以基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

在本发明的一范例实施例中，所述存储器管理电路还用以在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

基于上述，本发明的存储器管理方法、存储器存储装置及存储器控制电路单元可基于存储器控制电路单元的最小管理单元(例如是：区段)来计算多个管理信息所需的多个占用容量，以根据所述多个占用容量配置用以存储所述多个系统管理信息的第一实体抹除单元以及第二实体抹除单元。如此一来，可提升可复写式非易失性存储器模块的使用率，以满足用户对于使用容量的需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；

图6是根据已知方法所示出的第一种存储空间的示意图；

图7是根据已知方法所示出的第二种存储空间的示意图；

图8是根据本发明的范例实施例所示出的存储区的示意图；

图9是根据本发明的范例实施例所示出的存储器管理方法的流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的方块图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory, RAM)112、只读存储器(read only memory, ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可耦接至系统总线(systembus)110。

在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10耦接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12耦接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主板20可以经由有线或无线方式耦接至存储器存储装置10。

在一范例实施例中，存储器存储装置10可例如是随身盘201、存储卡202、固态硬盘(Solid State Drive, SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(Near Field Communication, NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主板20也可以通过系统总线110耦接至全球定位系统(Global Positioning System, GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。

请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数码(Secure Digital, SD)卡32、小型快闪(Compact Flash, CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card, eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package, eMCP)存储装置342等各类型将存储器模块直接耦接于主机系统的基板上的嵌入式存储装置。

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。

请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。存储器控制电路单元42可例如是微控制器(MicroController Unit，MCU)。

连接接口单元41用以将存储器存储装置10耦接主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通讯。在一范例实施例中，连接接口单元41是兼容于高速周边零件连接接口(Peripheral Component Interconnect Express, PCI Express)标准。在一范例实施例中，连接接口单元41亦可以是符合序列高级附件(Serial AdvancedTechnology Attachment, SATA)标准、并行高级附件(Parallel Advanced TechnologyAttachment, PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers, IEEE)1394标准、通用串行总线(Universal Serial Bus, USB)标准、SD接口标准、超高速一代(Ultra High Speed-I, UHS-I)接口标准、超高速二代(UltraHigh Speed-II, UHS-II)接口标准、存储棒(Memory Stick, MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage, UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。

存储器控制电路单元42耦接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑闸或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell, SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位的快闪存储器模块)、多阶存储单元(Multi LevelCell, MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位的快闪存储器模块)、三阶存储单元(Triple Level Cell, TLC) NAND型快闪存储器模块(即，一个存储单元中可存储3个位的快闪存储器模块)、四阶存储单元(Quad Level Cell, QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门极(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。

在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位(Least Significant Bit, LSB)是属于下实体程序化单元，并且一存储单元的最高有效位(Most Significant Bit, MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte, B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。

请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。

存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。

在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被刻录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以代码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令加载至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是耦接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个代码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。

主机接口52是耦接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是兼容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是兼容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口53是耦接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或代码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。

在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。

错误检查与校正电路54是耦接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code, ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。

缓冲存储器55是耦接至存储器管理电路51并且用以暂存数据。电源管理电路56是耦接至存储器管理电路51并且用以控制存储器存储装置10的电源。

在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。

图6是根据已知方法所示出的第一种存储空间的示意图。

请参照图6。假设存储器管理电路51需要N种不同类型的系统管理信息。第类型的系统管理信息的容量为/>，其中/>为整数且/>。具体来说，已知的存储空间配置方法是以可复写式非易失性存储器模块43的一操作单元(例如是：一实体抹除单元)为单位来配置在可复写式非易失性存储器模块43中用以存储每一类系统管理信息的存储空间，其中所述操作单元的容量为/>。另外，系统管理信息可例如是用以管理用户数据的映射表(mapping table)或变量。

如图6所示，第1类型、第2类型及第N类型的系统管理信息的容量皆小于或等于所述操作单元的容量，意即。据此，存储器管理电路51仅需分配一个操作单元来存储第1类型(或第2类型、第N类型)的系统管理信息。举例说明，存储器管理电路51可分配第一操作单元OPU-1来存储具有/>的第1类型的系统管理信息。类似地，存储器管理电路51可分配第二操作单元OPU-2及第M操作单元OPU-M以分别存储具有/>的第2类型的系统管理信息及具有/>的第N类型的系统管理信息，其中M为大于N的整数。

另外，第3类型的系统管理信息的容量大于一个所述操作单元的容量且小于两个所述操作单元的容量，意即。据此，存储器管理电路51可分配两个操作单元来存储第3类型的系统管理信息。意即，存储器管理电路51可分配第三操作单元OPU-3及第四操作单元OPU-4来存储具有/>的第3类型的系统管理信息。

图7是根据已知方法所示出的第二种存储空间的示意图。

请参照图7。假设存储器管理电路51需要5种不同类型的系统管理信息。第类型的系统管理信息的容量为/>，其中/>为整数且/>。图7的方法如同图6的方法，故不再此重述。一般而言，系统管理信息的容量大多不足一个操作单元的容量/>，如图7所示。第1类型~第5类型的系统管理信息的容量皆小于所述操作单元的容量，意即。据此，存储器管理电路51需分配第一操作单元OPU-1、第二操作单元OPU-2、第三操作单元OPU-3、第四操作单元OPU-4及第5操作单元OPU-5以分别存储具有/>的第1类型的系统管理信息、具有/>的第2类型的系统管理信息、具有/>的第3类型的系统管理信息、具有/>的第4类型的系统管理信息及具有/>的第5类型的系统管理信息。

根据图6及图7可以得知，已知的方法会造成可复写式非易失性存储器模块43中存储空间的浪费，并且随着系统管理信息的类型越多，被浪费掉的存储空间也随之增加，难以满足用户对于使用容量的需求。

图8是根据本发明的范例实施例所示出的存储区的示意图。

请参照图8。假设存储器管理电路51需要6种不同类型的系统管理信息。系统管理信息可例如是用以管理用户数据的映射表(mapping table)或变量。举例来说，系统管理信息可例如是逻辑至实体地址映射表(L2P table)、坏块表(bad block table)、空闲块列表、垃圾回收信息、读取次数信息或是擦除次数信息。

一般而言，逻辑至实体地址映射表的容量约为2至3个实体抹除单元的容量，用于管理数据的存储和检索。坏块表的容量约为2至3个区段的容量，用于记录可复写式非易失性存储器模块43中有缺陷或损坏的实体抹除单元。空闲块列表的容量约为1个实体程序化单元的容量，用于记录可复写式非易失性存储器模块43中当前可用的实体抹除单元的位置和状态。垃圾回收信息的容量约为1个实体程序化单元的容量，用于记录可复写式非易失性存储器模块43中需要进行垃圾回收操作的实体抹除单元的位置和状态。读取次数信息的容量约为10至15个区段的容量，用于记录每个实体抹除单元的读取次数，以便存储器管理电路51进行磨损均衡操作。擦除次数信息的容量约为10至15个区段的容量，用于记录每个实体抹除单元的擦除次数，以便存储器管理电路51替换寿命达到上限的实体抹除单元。在本实施例中，一个实体程序化单元的容量为32个区段的容量。

首先，当存储器管理电路51接收来自主机系统11的数据管理指令时，存储器管理电路51可基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量。

具体来说，存储器管理电路51可基于用户使用习惯、每一类系统管理信息的当前容量以及所述分配单元的容量分别计算每一类系统管理信息的占用容量。由于每一类系统管理信息的容量大小会因实际使用情况而有所变动，因此，存储器管理电路51可通过考虑用户使用习惯以及每一类系统管理信息的当前容量来计算每一类系统管理信息的占用容量，以因应实际使用情况。

进一步说明，所述分配单元为存储器控制电路单元42的一最小管理单元。最小管理单元可例如是一区段(Segment)。在本范例实施例中，区段的容量为。第/>类型的系统管理信息所需的占用容量分别为/>，其中/>为整数且/>。另外，在本范例实施例中，可复写式非易失性存储器模块43的操作单元(例如是：实体抹除单元)的容量为/>。

接下来，存储器管理电路51可基于所述多个占用容量执行数据整并操作。具体来说，当一占用容量大于一个实体抹除单元的容量，存储器管理电路51可将对应于此占用容量的系统管理信息复制到至少一第一实体抹除单元。举例说明，如图8所示，第1类型的系统管理信息I1(例如是：逻辑至实体地址映射表)的占用容量大于一个实体抹除单元的容量且小于3个实体抹除单元的容量，存储器管理电路51可分配3个第一实体抹除单元BLK1-1~BLK1-3以存储系统管理信息I1。也就是说，存储器管理电路51可将系统管理信息I1复制到第一实体抹除单元BLK1-1~BLK1-3。

另一方面，当至少一占用容量的总和不大于一个实体抹除单元的容量，存储器管理电路51可将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。同样地，请参照图8，第2类型的系统管理信息I2(例如是：坏块表) 的占用容量为3个区段的容量，意即，。第3类型的系统管理信息I3(例如是：空闲块列表) 的占用容量为/>。第4类型的系统管理信息I4(例如是：垃圾回收信息) 的占用容量为。第5类型的系统管理信息I5(例如是：读取次数信息) 的占用容量为/>。第6类型的系统管理信息I6(例如是：擦除次数信息) 的占用容量为的占用容量为/>。

由于系统管理信息I2~I6的所占容量的总和不大于一个实体抹除单元的容量，因此，存储器管理电路51可分配第二实体抹除单元BLK2以存储系统管理信息I2~I6。也就是说，存储器管理电路51可将系统管理信息I2~I6复制到第二实体抹除单元BLK2。

最后，存储器管理电路51可在所述第一实体抹除单元BLK1-1~BLK1-3以及所述第二实体抹除单元BLK2的最后一个存储配置映射表CMT。举例来说，如图8所示，存储器管理电路51可在第二实体抹除单元BLK2中存储所述配置映射表CMT。

进一步说明，配置映射表CMT可用以存储此6种系统管理信息(意即，系统管理信息I1~I6)的物理地址(physical address)。由此，存储器管理电路51可根据配置映射表CMT得知系统管理信息I1~I6分别在第一实体抹除单元BLK1-1~BLK1-3或所述第二实体抹除单元BLK2中的存储地址，以便管理系统管理信息I1~I6。

根据图8可以得知，本发明的内存管理方法相较于已知的方法(意即，图6与图7)可大幅降低可复写式非易失性存储器模块43中存储空间的浪费，以满足用户对于使用容量的需求。

图9是根据本发明的范例实施例所示出的存储器管理方法的流程图。

请参照图9。在步骤S901中，响应于自主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量。接着，在步骤S902中，基于所述多个占用容量执行数据整并操作，以响应于一占用容量大于一实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元。最后，在步骤S903中，响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

关于步骤S901至S903的实施细节，在前述的范例实施例中已有详细的说明，故不再此重述。值得注意的是，图9中各步骤可以实作为多个程序代码或是电路，本发明不加以限制。另外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，本发明的存储器管理方法、存储器存储装置及存储器控制电路单元可基于存储器控制电路单元的最小管理单元来计算多个管理信息所需的多个占用容量，以根据所述多个占用容量配置用以存储所述多个系统管理信息的第一实体抹除单元以及第二实体抹除单元。另外，本发明的存储器管理方法、存储器存储装置及存储器控制电路单元还可建立用以存储多个系统管理信息的多个物理地址的配置映射表，以便于对系统管理信息进行管理。如此一来，可大幅降低已知方法所造成的存储空间的大量浪费问题，提升可复写式非易失性存储器模块的使用率，以满足用户对于使用容量的需求。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种存储器管理方法，其特征在于，用于存储器存储装置，其中所述存储器存储装置包括可复写式非易失性存储器模块及存储器控制电路单元，且所述存储器管理方法包括：

响应于自主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量；

基于所述多个占用容量执行数据整并操作，以响应于占用容量大于实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元；以及

响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

2.根据权利要求1所述的存储器管理方法，其中基于所述分配单元的容量计算分别存储于多个实体抹除单元的所述多个系统管理信息所需的所述多个占用容量的步骤包括：

基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

3.根据权利要求1所述的存储器管理方法，其中所述分配单元为所述存储器控制电路单元的最小管理单元。

4.根据权利要求3所述的存储器管理方法，其中所述最小管理单元为区段。

5.根据权利要求1所述的存储器管理方法，还包括：

在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

6.根据权利要求5所述的存储器管理方法，其中所述配置映射表用以存储所述多个系统管理信息的多个物理地址。

7.根据权利要求1所述的存储器管理方法，其中所述多个系统管理信息分别为逻辑至实体映射表、坏块表、空闲块列表、垃圾回收信息、读取次数信息以及擦除次数信息的其中之一。

8.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以耦接至主机系统；

可复写式非易失性存储器模块；以及

存储器控制电路单元，耦接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以响应于自所述主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量，

所述存储器控制电路单元还用以基于所述多个占用容量执行数据整并操作，以响应于占用容量大于实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元，并且

所述存储器控制电路单元还用以响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

9.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元还用以基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

10.根据权利要求8所述的存储器存储装置，其中所述分配单元为所述存储器控制电路单元的最小管理单元。

11.根据权利要求10所述的存储器存储装置，其中所述最小管理单元为区段。

12.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元还用以在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

13.根据权利要求12所述的存储器存储装置，其中所述配置映射表用以存储所述多个系统管理信息的多个物理地址。

14.根据权利要求8所述的存储器存储装置，其中所述多个系统管理信息分别为逻辑至实体映射表、坏块表、空闲块列表、垃圾回收信息、读取次数信息以及擦除次数信息的其中之一。

15.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，且所述存储器控制电路单元包括：

主机接口，用以耦接主机系统；

存储器接口，用以耦接所述可复写式非易失性存储器模块；

存储器管理电路，耦接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以响应于自所述主机系统接收数据管理指令，基于分配单元的容量计算分别存储于多个实体抹除单元的多个系统管理信息所需的多个占用容量，

所述存储器管理电路还用以基于所述多个占用容量执行数据整并操作，以响应于占用容量大于实体抹除单元的容量，将对应于所述占用容量的系统管理信息复制到至少一第一实体抹除单元，并且

所述存储器管理电路还用以响应于至少一占用容量的总和不大于所述实体抹除单元的容量，将对应于所述至少一占用容量的至少一系统管理信息复制到第二实体抹除单元。

16.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路还用以基于用户使用习惯、各所述系统管理信息的当前容量以及所述分配单元的容量分别计算各所述占用容量。

17.根据权利要求15所述的存储器控制电路单元，其中所述分配单元为所述存储器控制电路单元的最小管理单元。

18.根据权利要求17所述的存储器控制电路单元，其中所述最小管理单元为区段。

19.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路还用以在所述至少一第一实体抹除单元以及所述第二实体抹除单元的最后一个存储配置映射表。

20.根据权利要求19所述的存储器控制电路单元，其中所述配置映射表用以存储所述多个系统管理信息的多个物理地址。

21.根据权利要求15所述的存储器控制电路单元，其中所述多个系统管理信息分别为逻辑至实体映射表、坏块表、空闲块列表、垃圾回收信息、读取次数信息以及擦除次数信息的其中之一。