CN117616573A - 功率放大器的动态阈值电压控制 - Google Patents

功率放大器的动态阈值电压控制 Download PDF

Info

Publication number
CN117616573A
CN117616573A CN202180100351.8A CN202180100351A CN117616573A CN 117616573 A CN117616573 A CN 117616573A CN 202180100351 A CN202180100351 A CN 202180100351A CN 117616573 A CN117616573 A CN 117616573A
Authority
CN
China
Prior art keywords
field plate
buried
electron mobility
high electron
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180100351.8A
Other languages
English (en)
Inventor
J·G·费奥雷恩扎
C·J·戴
丁广海
D·皮埃德拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN117616573A publication Critical patent/CN117616573A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

一种半导体器件，包括晶体管，具有用于将所述晶体管从第一导通状态切换到第二导通状态的阈值电压。晶体管包括：由第一化合物半导体材料形成的第一区域；由第二化合物半导体材料形成的第二区域，所述第二区域覆盖所述第一区域并且在与所述第一区域的结处形成二维电子气(2DEG)。晶体管还包括掩埋场板，所述掩埋场板被设置为接近所述第一区域，使得所述2DEG介于所述掩埋场板和所述第二区域之间。晶体管还包括控制电路，所述控制电路被配置为通过响应于在所述晶体管处接收的输入信号向所述掩埋场板提供偏置电压来调整所述晶体管的阈值电压。

Description

功率放大器的动态阈值电压控制
技术领域
本文献通常但不限于半导体器件，更具体地，涉及氮化镓基高电子迁移率晶体管。
背景技术
氮化镓基半导体作为制造下一代晶体管或半导体开关器件的首选材料，与其他半导体相比，具有几个优势，可用于高压和高频应用。例如，基于氮化镓(GaN)的半导体具有宽的带隙，这使得由这些材料制造的器件能够具有高的击穿电场，并且对宽的温度范围具有鲁棒性。由GaN基异质结构形成的二维电子气(2DEG)沟道通常具有高的电子迁移率，使得使用这些结构制造的器件可用于功率开关和放大电路。
附图说明
图1描绘了包括具有可调节阈值电压的高电子迁移率晶体管的电路的示例的图。
图2描绘了具有可调节阈值电压的高电子迁移率晶体管的示例的图。
图3描绘了具有可调节阈值电压的高电子迁移率晶体管的器件布局的示例的图。
图4示出了用于操作具有可调节阈值电压的高电子迁移率晶体管的方法的示例。
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图以示例的方式但不以限制的方式概括地示出了本文档中讨论的各种实施例。
具体实施方式
本公开描述了一种使用独立控制的掩埋场板来动态调整基于氮化镓的高电子迁移率晶体管(HEMT)的阈值电压的电路。阈值电压是基于施加到HEMT的栅极的输入电压来控制的。这提高了HEMT在小信号和大信号条件下的增益和线性，从而与使用其他晶体管制造的器件相比，能够制造具有增加的操作或动态范围的器件。
放大器的品质因数是其增益响应的线性，或者是放大器的输出如何线性地跟踪输入信号的度量。晶体管，例如HEMT，被配置为放大器或用于放大信号，当其在晶体管的电流-电压(I-V)传输曲线的线性部分中操作时，可以提供线性增益响应。晶体管的跨导曲线在该操作区域内通常是平坦的，从而确保输入电压和输出电流之间的线性关系。这通常在小信号条件下线性地保持，例如当晶体管或放大器被配置为将小输入电压转换为大输出电压时。然而，在大信号条件下，晶体管的增益响应变得非线性，因为输出电流的摆动覆盖了跨导(或I-V)曲线的更宽部分，例如从跨导急剧上升的曲线的亚阈值区域到跨导急剧下降的曲线的最大电流区域。在大信号条件下操作的晶体管的输出电流摆动期间的急剧跨导上升和下降是放大器电路或器件的线性退化或增益压缩的一个原因。
本公开的各方面通过所提供的用于动态调整HEMT阈值电压的技术(例如，电路、器件、系统或方法)来改进基于GaN-HEMT的放大器(例如，GaN功率放大器)的增益和线性。在一个示例中，响应于施加到晶体管或由晶体管放大的输入信号来调整阈值电压。在一个示例中，响应于输入电压的电压幅度的摆动或变化来调整阈值电压。在另一示例中，响应于输入信号的电压或电流的幅度或频率来调整阈值电压。根据这些技术，调整HEMT的阈值电压动态地改变晶体管的跨导相对于输入电压的曲线。跨导与输入电压曲线的这种动态控制使得能够动态调整晶体管的物理特性，使得晶体管在跨导曲线的最平坦区域内操作，从而提高晶体管或使用晶体管制造的放大器的线性度。在一个示例中，动态调整HEMT的阈值电压使得使用晶体管制造的晶体管或放大器的输出电压能够在晶体管的跨导曲线的最平坦部分上运行。
本公开的示例基于发明人的认识，即基于GaN的HEMT(下文中，“HEMT”)的阈值电压可以通过控制施加到布置在晶体管的二维电子气(2DEG)下的掩埋场板的偏置信号(例如，偏置电压)来动态调整。控制施加到掩埋场板的偏置信号使得能够动态地调整HEMT的背侧电势。控制背侧电势使得能够动态地控制或调节2DEG的电子浓度，从而使得能够动态控制HEMT阈值电压。
在一个示例中，HEMT形成在诸如碳化硅基板的基板上，并且包括覆盖在基板上的沟道层和覆盖并接触沟道层的掩埋层。沟道层和掩埋层包括具有不同带隙的半导体材料，使得在这些层的界面处形成2DEG。HEMT还包括具有低电阻(例如，低于HEMT的源极-漏极电阻的电阻)的掩埋区。例如，掩埋区域可以具有约50-500欧姆/平方英寸的低电阻。掩埋区至少部分地设置在沟道层下方的基板中。在一个示例中，例如通过其到2DEG的距离，或者通过掩埋区的活化掺杂剂浓度，掩埋区被配置为作为掩埋场板(例如，背侧场板)来操作，以影响HEMT内的电场或者影响2DEG中的浓度。HEMT还包括场板端子，该场板端子电连接到掩埋区域(以下称为“掩埋场板”)，以使偏置电压能够可控地施加到该区域。在一个示例中，场板端子与HEMT的源极、栅极或漏极端子电隔离或不连接。
在一个示例中，用于具有可调阈值电压的HEMT晶体管的电路包括具有独立(例如，电隔离)源极、漏极、栅极和场板端子的高电子迁移率晶体管。HEMT还包括被连接到场板端子的掩埋场板。该电路还包括控制电路，该控制电路被配置为通过可控制地向掩埋场板施加偏置电压来动态地调整HEMT的阈值电压。在一个示例中，控制电路被配置为对施加到HEMT的输入信号(例如，施加到HEET的栅极、源极或漏极的输入信号)进行采样，并且向掩埋场板施加偏置电压，偏置电压被配置为响应于采样的输入信号来调整晶体管的阈值电压。在一个示例中，响应于输入信号的幅度或频率来调整阈值电压。在另一示例中，响应于输入信号的幅度或频率的变化来调整阈值电压。在一个示例中，调整阈值电压以使HEMT在小信号和大信号操作期间都在晶体管I-V曲线的线性区域内操作。在一个示例中，调整阈值电压以使HEMT的输出电流在晶体管的跨导曲线的指示区域(例如，平坦区域)上流动。
在一个示例中，一种操作HEMT的方法，例如可控地调节晶体管的阈值电压，包括检测施加到晶体管的信号并响应于检测到的信号调节晶体管的阈电压。调整阈值电压包括将偏置信号(例如，偏置电压)施加到HEMT的掩埋场板，其中，选择、确定或配置偏置信号，以通过可控地调整HEMT的2DEG的电子浓度，或通过调整晶体管内的电场，例如晶体管栅极下的电场，来调整晶体管的阈值电压。
如本文所使用的，术语“动态”是指设备或电路的自动操作或在操作期间，例如通过预配置电路的操作或通过在设备或指示电路的操作期间执行计算机可执行代码。在一个示例中，动态调整晶体管的阈值电压包括在晶体管的操作期间或在电路中制造或配置晶体管之后调整或改变晶体管的阈值。在另一示例中，动态调整信号包括在生成、接收或使用信号的电路的操作期间调整信号的幅度、频率、相位或其他特性。
本公开的实例包括使用化合物半导体材料形成的横向GaN HEMT晶体管或开关器件。这种化合物半导体材料可以包括来自元素周期表中不同族的元素的化合物。这样的化合物可以包括来自第13族(即，包括硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)的组)的元素与来自第15族(即包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)的组的元素的配对。周期表的第13族也可以称为第III族，第15族也可以被称为第V族。不受限制，半导体器件可以由氮化镓(GaN)和氮化铝铟镓(AllnGaN)制成。此外，可以使用氮化铝(AlN)/GaN/AlN异质结构、氮化铟铝(InAlN)/GaN、GaN/氮化铝GaN(AlGaN)或第13族和第15族元素的其他组合来制造半导体器件。这些异质结构可以在形成异质结构的化合物半导体的界面处形成2DEG，例如GaN和AlGaN的界面。2DEG可以形成电子的导电沟道，该导电沟道可以被可控地耗尽，例如通过由设置在沟道上方的栅极端子形成的电场来控制通过半导体器件的电流。在一个示例中，半导体器件可以是场效应晶体管，例如高电子迁移率晶体管(HEMT)，其具有电耦合到由2DEG形成的沟道的源极端子和漏极端子，以及设置在沟道上方的栅极端子。相对于漏极端上的电压确定的栅极端子上的电压可以将电场感应到沟道中，以控制2DEG中自由电子的浓度，例如控制通过晶体管的电流。
图1描绘了包括具有可调节阈值电压的高电子迁移率晶体管105的电路100的示例的图。在一个示例中，电路100是用于诸如功率放大器之类的放大器电路的电路。在另一示例中，电路100包括用于操作或控制具有可调节阈值电压的HEMT的电路，如本文所述。如图1所示，电路100包括HEMT 105和可选的控制电路110。
在各种示例中，HEMT 105是具有基板、由第一化合物半导体材料制成的沟道层、由第二化合物半导体材料制造的势垒层和掩埋场板的GaN基晶体管。第一化合物半导体材料和第二化合物半导体材料具有各自不同的带隙，使得在它们的界面处形成2DEG。在一个示例中，沟道层包括GaN材料，掩埋层包括AlGaN材料。在一些示例中，掩埋场板包括具有低电阻的材料。在一个示例中，掩埋场板包括重掺杂的n型材料，例如掺杂有氮、磷或另一种n型掺杂剂的碳化硅(SiC)。在另一个例子中，掩埋场板包括重掺杂的p型材料，例如掺杂有铍、硼、铝或镓的SiC，或另一种p型掺杂剂。在又一示例中，掩埋场板包括重掺杂的n型或p型材料。
HEMT 105包括不同的源极S、漏极D、栅极G和场板FP端子。场板端子FP电连接到掩埋场板，以便可控制地将偏置信号(例如，场板偏置电压)施加到掩埋场板。
控制电路110包括被配置为向场板端子FP提供或施加偏置信号130(例如，偏置电压)的任何电路，诸如确定或调整HEMT 105的阈值电压。在一个示例中，控制电路110被配置为提供偏置信号130，该偏置信号130被施加到HEMT 105的栅极G的输入信号S_In调制或者与该输入信号S_In相关地变化。在一个示例中，控制电路110被配置为响应于输入信号S_In的幅度或频率的变化来改变偏置信号130的幅度。在各种示例中，控制电路110包括检测器电路115或偏置电路120。
检测器电路115包括被配置为感测或检测输入信号S_IN的任何电路。这种检测或感测可以包括检测S_IN的幅度或频率。这种感测或检测可以包括检测S_in的幅度或频率的变化。在示例中，检测器电路115包括电压或电流采样电路、比较器电路、放大器电路、跨导电路等。在示例中，检测器电路115被配置为获得输入S_In的样本125，对样本进行调节，并将调节后的样本提供给偏置电路120。
偏置电路120包括被配置为例如响应于输入信号S_IN来产生偏置信号130或调制偏置信号130的任何电路。在一个示例中，偏置电路120被配置为从检测器电路115接收指示输入信号S_In的数据或另一信号，并响应于接收到的信号生成、调制或调整偏置信号130。在一个示例中，偏置电路120被配置为在比较器、运算放大器或差分放大器电路的输入处接收指示输入信号S_In的数据或其他信号，并且对照参考信号来评估所接收的信号以确定或生成偏置信号130。在一个示例中，参考信号是数字参考的模拟参考，例如预定数字值的表。在一个示例中，预定数字值的表将偏置信号130的值(例如，电压幅度)与输入信号S_In或HEMT 105的指示阈值电压相关联。
在操作中，电路100在HEMT 105的栅极G处接收输入信号S_In，并基于HEMT的阈值电压或跨导产生输出信号S_OUT。控制电路110例如通过检测器电路115的操作来检测输入信号S_IN，并响应于S_IN提供偏置信号130以改变HEMT 105的阈值电压。在一个示例中，阈值电压响应于输入信号S_In的幅度或频率的增加而增加。
图2描绘了具有可调节阈值电压的高电子迁移率晶体管200的示例的图。HEMT 200是本文所述的一个或多个GaN基高电子迁移率晶体管(例如HEMT 105)的示例。在一个示例中，HEMT 200包括基板层205、掩埋注入区210、成核层215、由沟道层220和掩埋层225形成的异质结构、以及覆盖层230和235。在一些示例中，HEMT 200还包括栅极接触240、源极接触245、漏极接触250和场板接触255。在一个示例中，栅极接触240、源极接触245、漏极接触250和场板接触255分别连接到HEMT 200的栅极、源极、漏极和场板端子，或者与之对应。
在各种实例中，基板205是晶片，例如高质量单晶半导体材料的晶片，例如蓝宝石(α-Al203)、GaN、GaAs、Si、SiC的任何多晶型(包括纤锌矿)、AlN、InP或用于制造半导体器件的类似基板材料。这种基板可以从先前的制造工艺中接收，或者可以根据一种或多种基板生长和处理技术来生产。在本文描述的示例中，为了便于讨论，基板205被称为SiC基板。可以使用其它基板来制造HEMT 200。
掩埋注入区域210可以充当掩埋场板。在一些示例中，可以在基板205(例如碳化硅基板)中的图案化区域中形成掩埋注入区域210，其中图案化的区域概念上被描绘为掩埋注入区210的矩形边界。在各种实例中，掩埋注入区域210(例如，掩埋场板)包括基板205的区域，该区域注入有n型掺杂剂，例如氮或磷n型掺杂物，或一种或多种p型掺杂剂(例如铍、硼、铝或镓)。在一个示例中，可以通过在基板的表面上形成掩模来处理基板205以形成掩埋的注入区域210，其中掩模被图案化为具有注入区域的期望几何形状(例如，期望的或指示的形状或尺寸)。掺杂剂，例如p型掺杂剂，然后可以例如通过使用离子注入工艺或其他合适的工艺，被注入到基板205的被掩模暴露的区域中。然后可以电激活注入的掺杂剂，例如降低掩埋注入区210的电阻或薄层电阻。
在另一示例中，通过在不使用掩模的情况下在基板的区域上注入诸如p型掺杂剂的掺杂剂来处理基板205以形成掩埋注入区域210。然后可以在注入区域的部分上形成掩模，其中掩模被图案化为具有注入区域的期望几何形状(例如，期望的或指示的形状或尺寸)。然后可以使用掩模来激活或去激活注入区域的部分中的掺杂剂。
在一些示例中，掩埋场板可以形成在掩埋场板层中，其中掩埋场板包括限定掩埋场板的n型材料的电有源区域和靠近电有源区域的n型材料的电无源区域。
在其他示例中，掩埋场板可以形成在掩埋场板层中，其中掩埋场板包括限定掩埋场板的p型材料的电有源区域和接近电有源区域的p型材料的电无源区域。
在一个示例中，使用具有低薄层电阻的任何合适的导电材料来形成掩埋注入区210。
在各种实例中，成核层215包括一层或多层外延生长的成核或晶格过渡层。成核层215可以帮助或促进一层或多层半导体材料的外延生长，例如GaN或沟道层220。在一个示例中，使用变形外延在基板205和掩埋注入区210上形成或生长成核层215，使得成核层具有高质量的晶体结构，该晶体结构呈现摇摆曲线，如x射线衍射所示，该摇摆曲线具有低于100弧秒的(002)峰FWHM。在一个示例中，成核层215具有10nm至50nm的高度或厚度。在一个示例中，成核层215是通过变形外延形成或生长的AlN成核层，并且具有10nm至50nm的高度或厚度。
在各种实例中，沟道层220包括GaN、AlGaN或另一化合物半导体层，其使用变形外延形成或生长在成核层215上，使得沟道层具有呈现摇摆曲线的高质量晶体结构，如x射线衍射所示，摇摆曲线具有低于300弧秒的(102)峰FWHM。在某些示例中，沟道层220是使用变形外延生长或形成的GaN层。在一个示例中，沟道层220具有100-350nm的高度或厚度。在某些示例中，沟道层220具有在可接受的误差范围内的150nm的高度或厚度。
可以选择或确定成核层215或沟道层220的厚度，使得掩埋的注入区域210(例如，掩埋的注入区210的顶表面)和2DEG 260之间的距离足够小，以使得掩埋的植入区210能够用作背侧场板或以其它方式影响2DEG，如本文所述。在一个示例中，在可接受的误差范围内，成核层215和沟道层220的组合高度或厚度在100nm和400nm之间。
在各种示例中，掩埋层225包括GaN、AlGaN或另一化合物半导体层，其形成或生长在沟道层220上，使得2DEG 260形成在掩埋层和沟道层之间的界面处。在一个示例中，掩埋层225是在GaN沟道层上外延生长以形成2DEG 260的AlGaN层。
栅极240可以是被选择来偏置或控制HEMT 200的任何导电材料。在另一示例中，栅极240包括前侧场板，该前侧场板由磁头组成并由层235支撑。
源极接触245和漏极接触250可以是能够与2DEG区域260形成欧姆接触或其他导电结的任何合适的导电材料。
场板接触255可以是能够与掩埋植入区210形成欧姆接触或其他导电结的任何合适的导电材料。在一个示例中，场板接触255与栅极240、源极接触245和漏极接触250不同或电隔离，以使得能够独立控制施加到掩埋注入区210的偏置信号或偏置电压。
图3描绘了具有可调节阈值电压的高电子迁移率晶体管300的器件布局的示例的图。HEMT 200是本文所述的一个或多个GaN基高电子迁移率晶体管(例如HEMT 105或HEMT200)的布局的示例。如图3所示，HEMT 300包括栅极305(例如，栅极区域、接触或端子)、源极310(例如，源极区域、接触、或源极端子)、漏极315(例如，漏极区域、接触、或端子)和场板接触320(例如，场板端子)。
图4示出了用于操作具有可调节阈值电压的高电子迁移率晶体管的方法400的示例。方法400可用于操作本文所述的任何HEMT器件或包括HEMT器件的任何电路，例如响应于输入信号动态地调整晶体管的阈值电压。
在405，施加到HEMT的输入端的输入信号被检测，例如通过检测器。在一个示例中，输入信号由电压、电流或频率测量电路检测，例如检测器电路115(图1)。这种检测可以包括感测或测量输入信号的幅度或频率。这种检测可以包括感测或测量输入信号的幅度或频率的变化。这种感测或测量可以包括获得输入信号的样本，并将样本与参考信号(例如指示的电压、电流或频率)进行比较。
在410，响应于检测到的输入信号来调整HEMT的阈值电压。在一个示例中，调整HEMT的阈值电压包括将偏置信号(例如，场板偏置电压)施加到掩埋场板，例如调整晶体管的背侧电势。在一个示例中，通过修改HEMT栅极下的电场以增加或减少HEMT的2DEG的电子浓度，调节HEMT的背侧电势改变晶体管的阈值电压。在一个示例中，响应于输入信号的幅度或频率的变化来调整阈值电压。
调整HEMT的阈值电压可以包括确定施加到HEMT的掩埋场板的偏置电压以获得阈值电压的指示变化。这种确定可以包括将输入信号与参考信号或一个或多个预定参考信号的表进行比较，并识别相应的偏置电压或偏置电压变化，以获得目标阈值电压。这种确定或调整可以包括响应于输入信号的电压幅度的变化将偏置信号从对应于HEMT的第一阈值电压的第一值调整到对应于HEET的第二阈值的第二值。这种确定或调整可以包括响应于输入信号的频率变化将偏置信号从对应于HEMT的第一阈值电压的第一值调整到对应于HEET的第二阈值的第二值。
在一个示例中，调整HEMT的阈值电压包括通过将偏置信号施加到连接到掩埋场板的场板端子来将偏置信号施加到掩埋场板，其中场板端子与高电子迁移率晶体管的源极、漏极和栅极端子电隔离。
示例1是一种半导体器件，包括:晶体管，具有用于将所述晶体管从第一导通状态切换到第二导通状态的阈值电压,所述晶体管包括:由第一化合物半导体材料形成的第一区域；由第二化合物半导体材料形成的第二区域，所述第二区域覆盖所述第一区域并且在与所述第一区域的结处形成二维电子气(2DEG)；和掩埋场板，所述掩埋场板被设置为接近所述第一区域，使得所述2DEG介于所述掩埋场板和所述第二区域之间；和控制电路，所述控制电路被配置为通过响应于在所述晶体管处接收的输入信号向所述掩埋场板提供偏置电压来调整所述晶体管的阈值电压。
在示例2中，示例1的主题包括，其中所述晶体管包括:栅极端子，所述栅极端子覆盖由所述第二化合物半导体材料形成的第二区域的区域；耦合到所述2DEG的源极端子和漏极端子；和控制端子，耦合到所述掩埋场板以提供所述偏置电压,所述控制端子与所述栅极端子、源极端子和漏极端子分离。
在示例3中，示例1-2的主题包括，其中所述晶体管被配置为放大所述输入信号,并且所述控制电路被配置为响应于以下中的至少一个来调整所述晶体管的阈值电压:所述输入信号的幅度；所述输入信号的变化幅度；或所述输入信号的频率。
在示例4中，示例1-3的主题包括，其中所述控制电路被配置为获得所述输入信号的采样，并基于所获得的采样来调整所述偏置电压的幅度。
在示例5中，示例1-4的主题包括，其中所述晶体管包括氮化镓高电子迁移率晶体管。
在示例6中，示例5的主题包括，其中所述第一化合物半导体材料包括氮化镓材料，并且所述第二化合物半导体材料包含氮化铝镓材料。
在示例7中，示例6的主题包括，其中所述掩埋场板包括n型半导体材料。
在示例8中，示例1-7的主题包括，其中器件包括碳化硅基板，并且掩埋场板形成在碳化硅基板中。
在示例9中，示例1-8的主题包括，其中所述掩埋场板形成在掩埋场板层中，所述掩埋场板层包括限定所述掩埋场板的n型材料的电有源区域和靠近所述电有源区域的n型材料的电无源区域。
示例10是一种用于具有可调阈值电压的高电子迁移率晶体管的电路,该电路包括:具有源极、漏极、栅极和场板端子的高电子迁移率晶体管，所述高电子迁移度晶体管包括：基板；氮化镓(GaN)沟道层；覆盖所述沟道层的氮化铝镓(AlGaN)掩埋层，其中二维电子气(2DEG)介于所述GaN沟道层和所述AlGaN掩埋层之间；和位于所述2DEG下方的掩埋场板,所述掩埋场板耦合到所述场板端子并且被配置为响应于在所述场板端子处接收的偏置信号来调整所述高电子迁移率晶体管的阈值电压。
在示例11中，示例10的主题包括控制电路，所述控制电路耦合到所述场板端子且被配置以响应于施加于所述高电子迁移率晶体管的栅极处的信号而自动调整所述偏置信号。
在示例12中，示例11的主题包括，其中所述控制电路被配置为通过响应于施加到所述高电子迁移率晶体管的栅极的信号的幅度的增加而调整所述偏置信号以增加所述阈值电压，从而响应于施加在所述高电子迁移率晶体管的栅极的信号而自动调整所述偏置信号。
在示例13中，示例11-12的主题包括，其中高电子迁移率晶体管包括碳化硅基板，并且掩埋场板形成在碳化硅基板中的图案化区域中。
在示例14中，示例11-13的主题包括，其中掩埋场板包括p型半导体材料。
在示例15中，示例11-14的主题包括，其中控制电路被配置为响应于以下中的至少一个将偏置信号调整为高电子迁移率晶体管的电压：施加在所述高电子迁移率晶体管的栅极处的信号的幅度；施加在所述高电子迁移率晶体管的栅极处的信号的变化幅度；或施加在高电子迁移率晶体管的栅极处的信号的频率。
在示例16中，示例11-15的主题包括，其中所述掩埋场板形成在所述高电子迁移率晶体管的掩埋场板层中，所述掩埋场板层包括限定所述掩埋场板的n型材料的电有源区域和靠近所述电有源区域的n型材料的电无源区域。
在示例17中，示例11-15的主题包括，其中所述掩埋场板形成在所述高电子迁移率晶体管的掩埋场板层中，所述填埋场板层包括限定所述掩埋场板的p型材料的电有源区域和靠近所述电有源区域的p型材料的电无源区域。
示例18是一种操作高电子迁移率晶体管的方法,该方法包括:检测施加到所述高电子迁移率晶体管的栅极的信号；和响应于检测到的信号，通过以下步骤调节所述高电子迁移率晶体管的阈值电压：确定施加到所述高电子迁移率晶体管的二维电子气(2DEG)下面的掩埋场板的场板偏置电压，以通过选择性地耗尽所述2DEG来调整所述阈值电压；和通过将所述场板偏置电压施加到所述掩埋场板来调节所述阈值电压。
在示例19中，示例18的主题包括，其中确定施加到掩埋场板的场板偏置电压包括:响应于施加到栅极的信号的电压幅度的变化，将所述场板偏置电压从与所述高电子迁移率晶体管的第一阈值电压相对应的第一值调整到与所述高电子转移率晶体管的第二阈值相对应的第二值。
在示例20中，示例18-19的主题包括，其中确定施加到掩埋场板的场板偏置电压包括:响应于施加到栅极的信号的频率变化，将所述场板偏置电压从与所述高电子迁移率晶体管的第一阈值电压相对应的第一值调整到与所述高电子转移率晶体管的第二阈值相对应的第二值。
在示例21中，示例18-20的主题包括，其中将所述场板偏置电压施加到所述掩埋场板包括将所述电场板偏置电压施加到连接到所述掩埋场板的场板端子，所述场板端子与所述高电子迁移率晶体管的源极、漏极和栅极端子电隔离。
示例22是至少一种机器可读介质，包括当由处理电路执行时使处理电路执行操作以实现示例1-21中的任何一个的指令。
示例23是一种包括示例1-21中任一项的构件的装置。
示例24是示例1-21中任一个的系统。
示例25是示例1-21中任一个的方法。
本公开讨论了器件结构(例如，半导体器件结构)和用于形成诸如功率晶体管的混合宽带隙功率器件的技术。这些器件包括混合碳化硅器件，例如包括垂直碳化硅器件结构的器件，所述垂直碳化硅器件连接并电耦合到由其他基板(例如硅(Si)、氮化镓(GaN)或砷化镓(GaAs)基板)制造的器件结构(例如，横向器件结构)。
如本文所用，术语外延是指在晶体基板的表面上形成(例如沉积或生长)晶体层或膜，由此形成的层呈现基板的晶体结构和晶格性质。外延可以用于半导体器件制造以形成单晶薄膜。外延可以在气相、液相或固相中进行。在一些实施例中，分子束外延(“MBE”)可用于从族13和15中的元素生长半导体晶体，尽管应当理解，其它形式的外延可与本文所述的技术一起使用。
本公开同义地使用术语开关、开关器件或开关元件。开关、开关器件或开关元件可以包括一个或多个电子控制开关，例如机电开关、晶体管或其他可控半导体器件。
如本文所用，材料的导电类型是指材料中大多数电荷携带的类型。本文讨论的导电类型是n型，例如对应于多数电子电荷载流子，或者p型，例如相当于多数空穴电荷载流子。一种材料的导电类型的指示符(例如“n”或“p”)可以包括正号(例如“+”)或负号(例如“-”)，以指示该材料中的掺杂剂或多数电荷载流子的浓度相对于另一材料中的掺杂物或多数电荷载子的浓度。具有正导电类型指示剂的材料具有比具有负导电类型指示符的材料更高的掺杂剂或电荷载流子浓度。在一个实例中，n+层具有比n层更高的掺杂剂浓度，n层具有比n-层更高掺杂剂浓度。
基板、器件层或器件区域在本文中参考特定的导电类型进行描述。然而，应当理解，可以将这种基板、器件层或器件区域的导电类型切换到相反的导电类型或极性，例如制造具有相反导电类型的器件。在一个示例中，可以将n型MOSFET(例如，NMOS器件)的基板、器件层或器件区域的导电类型反转或切换到相应的相反导电类型，以制造p型MOSFET。
上述详细描述包括对构成详细描述的一部分的附图的参考。附图以图解的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除了所示或所描述的那些之外的元件。然而，本发明者还设想了仅提供所示出或描述的那些元件的示例。此外，本发明者还考虑使用相对于特定实例(或其一个或多个方面)或相对于本文所示或描述的其它实例(或其中一个或多个方面)所示或所描述的那些元件(或其中的一个或以上方面)的任何组合或排列的实例。
如果本文件与通过引用并入的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”在专利文件中常见，包括一个或多个，独立于“至少一个”或“一个或更多”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其”用作各自术语“包含”和“其中”的简明英语等价物。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即系统、装置、物品、组合物、配方，包括除了在权利要求中的这样的术语之后列出的元件之外的元件的工艺仍然被认为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
本文描述的方法示例可以是至少部分地由机器或计算机实现的。一些示例可以包括计算机可读介质或用指令编码的机器可读介质，所述指令可操作来配置电子设备以执行如以上示例中所描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级的语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视盘)、磁带、存储卡或记忆棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在进行说明，而不是限制性的。例如，上述实例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域的普通技术人员在回顾以上描述时使用。提供摘要是为了符合《美国联邦法规》第37卷第1.72(b)条的规定，使读者能够快速确定技术披露的性质。提交本文件时有一项谅解，即本文件不用于解释或限制权利要求的范围或含义。此外，在以上详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意图使无人认领的公开特征对任何权利要求都是必不可少的。相反，本发明的主题可以在于特定公开的实施例的少于所有的特征。因此，以下权利要求在此被作为示例或实施例并入到详细描述中，每个权利要求独立地作为单独的实施例，并且可以设想这样的实施例可以以各种组合或排列彼此组合。本发明的范围应当参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。

Claims (23)

1.一种半导体器件，包括:
晶体管，具有用于将所述晶体管从第一导通状态切换到第二导通状态的阈值电压，所述晶体管包括：
由第一化合物半导体材料形成的第一区域；
由第二化合物半导体材料形成的第二区域，所述第二区域覆盖所述第一区域并且在与所述第一区域的结处形成二维电子气(2DEG)；和
掩埋场板，所述掩埋场板被设置为接近所述第一区域，使得所述2DEG介于所述掩埋场板和所述第二区域之间；和
控制电路，所述控制电路被配置为通过响应于在所述晶体管处接收的输入信号向所述掩埋场板提供偏置电压来调整所述晶体管的阈值电压。
2.根据权利要求1所述的半导体器件，其中所述晶体管包括：栅极端子，所述栅极端子覆盖由所述第二化合物半导体材料形成的第二区域的区域；
耦合到所述2DEG的源极端子和漏极端子；和
控制端子，耦合到所述掩埋场板以提供所述偏置电压，所述控制端子与所述栅极端子、源极端子和漏极端子分离。
3.根据权利要求1所述的半导体器件，其中所述晶体管被配置为放大所述输入信号，并且所述控制电路被配置为响应于以下中的至少一个来调整所述晶体管的阈值电压：
所述输入信号的幅度；
所述输入信号的变化幅度；或
所述输入信号的频率。
4.根据权利要求1所述的半导体器件，其中所述控制电路被配置为获得所述输入信号的采样，并基于所获得的采样来调整所述偏置电压的幅度。
5.根据权利要求1所述的半导体器件，其中所述晶体管包括氮化镓高电子迁移率晶体管。
6.根据权利要求5所述的半导体器件，其中所述第一化合物半导体材料包括氮化镓材料，并且所述第二化合物半导体材料包含氮化铝镓材料。
7.根据权利要求6所述的半导体器件，其中所述掩埋场板包括n型半导体材料。
8.根据权利要求1所述的半导体器件，其中所述半导体器件包括碳化硅基板，并且所述掩埋场板形成在所述碳化硅基板中。
9.根据权利要求1所述的半导体器件，其中所述掩埋场板形成在掩埋场板层中，所述掩埋场板层包括限定所述掩埋场板的n型材料的电有源区域和靠近所述电有源区域的n型材料的电无源区域。
10.根据权利要求1所述的半导体器件，其中所述掩埋场板形成在掩埋场板层中，所述填埋场板层包括限定所述掩埋场板的p型材料的电有源区域和靠近所述电有源区域的p型材料的电无源区域。
11.一种用于具有可调阈值电压的高电子迁移率晶体管的电路，该电路包括：
具有源极、漏极、栅极和场板端子的高电子迁移率晶体管，所述高电子迁移度晶体管包括：
基板；
氮化镓(GaN)沟道层；
覆盖所述GaN沟道层的氮化铝镓(AlGaN)掩埋层，其中二维电子气(2DEG)介于所述GaN沟道层和所述AlGaN掩埋层之间；和
位于所述2DEG下方的掩埋场板，所述掩埋场板耦合到所述场板端子并且被配置为响应于在所述场板端子处接收的偏置信号来调整所述高电子迁移率晶体管的阈值电压。
12.根据权利要求11所述的电路，还包括控制电路，所述控制电路耦合到所述场板端子且被配置以响应于施加于所述高电子迁移率晶体管的栅极处的信号而自动调整所述偏置信号。
13.根据权利要求12所述的电路，其中所述控制电路被配置为通过响应于施加到所述高电子迁移率晶体管的栅极的信号的幅度的增加而调整所述偏置信号以增加所述阈值电压，从而响应于施加在所述高电子迁移率晶体管的栅极的信号而自动调整所述偏置信号。
14.根据权利要求12所述的电路，其中所述高电子迁移率晶体管包括碳化硅基板，并且所述掩埋场板形成在所述碳化硅基板中的图案化区域中。
15.根据权利要求12所述的电路，其中所述掩埋场板包括n型半导体材料。
16.根据权利要求12所述的电路，其中所述掩埋场板包括p型半导体材料。
17.根据权利要求12所述的电路，其中所述控制电路被配置以响应于以下各项中的至少一者而将所述偏置信号调整到所述高电子迁移率晶体管的电压：
施加在所述高电子迁移率晶体管的栅极处的信号的幅度；
施加在所述高电子迁移率晶体管的栅极处的信号的变化幅度；或
施加在高电子迁移率晶体管的栅极处的信号的频率。
18.根据权利要求12所述的电路，其中所述掩埋场板形成在所述高电子迁移率晶体管的掩埋场板层中，所述掩埋场板层包括限定所述掩埋场板的n型材料的电有源区域和靠近所述电有源区域的n型材料的电无源区域。
19.根据权利要求12所述的电路，其中所述掩埋场板形成在所述高电子迁移率晶体管的掩埋场板层中，所述填埋场板层包括限定所述掩埋场板的p型材料的电有源区域和靠近所述电有源区域的p型材料的电无源区域。
20.一种操作高电子迁移率晶体管的方法，该方法包括：
检测施加到所述高电子迁移率晶体管的栅极的信号；和
响应于检测到的信号，通过以下步骤调节所述高电子迁移率晶体管的阈值电压：
确定施加到所述高电子迁移率晶体管的二维电子气(2DEG)下面的掩埋场板的场板偏置电压，通过选择性地耗尽所述2DEG来调整所述阈值电压；以及
通过将所述场板偏置电压施加到所述掩埋场板来调节所述阈值电压。
21.根据权利要求20所述的方法，其中确定施加到掩埋场板的场板偏置电压包括：
响应于施加到栅极的信号的电压幅度的变化，将所述场板偏置电压从与所述高电子迁移率晶体管的第一阈值电压相对应的第一值调整到与所述高电子转移率晶体管的第二阈值相对应的第二值。
22.根据权利要求20所述的方法，其中确定施加到掩埋场板的场板偏置电压包括:
响应于施加到栅极的信号的频率变化，将所述场板偏置电压从与所述高电子迁移率晶体管的第一阈值电压相对应的第一值调整到与所述高电子转移率晶体管的第二阈值相对应的第二值。
23.根据权利要求20所述的方法，其中将所述场板偏置电压施加到所述掩埋场板包括将所述电场板偏置电压施加到连接到所述掩埋场板的场板端子，所述场板端子与所述高电子迁移率晶体管的源极、漏极和栅极端子电隔离。
CN202180100351.8A 2021-12-08 2021-12-08 功率放大器的动态阈值电压控制 Pending CN117616573A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2021/062461 WO2023107106A1 (en) 2021-12-08 2021-12-08 Dynamic threshold voltage control of power amplifiers

Publications (1)

Publication Number Publication Date
CN117616573A true CN117616573A (zh) 2024-02-27

Family

ID=86730964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180100351.8A Pending CN117616573A (zh) 2021-12-08 2021-12-08 功率放大器的动态阈值电压控制

Country Status (2)

Country Link
CN (1) CN117616573A (zh)
WO (1) WO2023107106A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US9509284B2 (en) * 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
JP6901880B2 (ja) * 2017-03-17 2021-07-14 株式会社東芝 窒化物半導体装置
US11424356B2 (en) * 2020-03-16 2022-08-23 Raytheon Company Transistor having resistive field plate

Also Published As

Publication number Publication date
WO2023107106A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
EP1821344B1 (en) Method of forming heterojunction tranistors including energy barriers
US20050133816A1 (en) III-nitride quantum-well field effect transistors
Bahat-Treidel et al. AlGaN/GaN/GaN: C Back-Barrier HFETs With Breakdown Voltage of Over 1 kV and Low $ R_ {\scriptscriptstyle {\rm ON}}\times A$
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7538364B2 (en) Compound semiconductor FET
US9312343B2 (en) Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
US7700973B2 (en) GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7923318B2 (en) HBT and field effect transistor integration
TW202046502A (zh) 具有整合保護功能之三五族半導體裝置
US20160343702A1 (en) Semiconductor device and manufacturing method for the same
JP3376078B2 (ja) 高電子移動度トランジスタ
CN112673478A (zh) 氮化镓增强模式器件
US20230141865A1 (en) Lateral gallium nitride superjunction
CN117616573A (zh) 功率放大器的动态阈值电压控制
JP2009038307A (ja) 半導体デバイス及びその製造方法
EP0660420B1 (en) A linear field effect transistor
Zaknoune et al. 0.1-μm high performance double heterojunction In0. 32Al0. 68As/In0. 33Ga0. 67As metamorphic HEMTs on GaAs
KR20110074163A (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
Fang et al. High linearity step-graded AlGaN/GaN heterojunction field effect transistor
JPS6012773A (ja) 半導体素子の製造方法
Sutton et al. Microwave and DC Performance of AlGaN/GaN HEMTs Grown on Si using a New Growth Technique
Cohen et al. Study of Ga/sub x/In/sub 1/spl times/x/P layers grown on InP for HFET application
Christou et al. GaN/Si (111) Device Defects and Degradation Mechanisms
Weimann et al. AlGaN/GaN HEMTs grown by Molecular Beam Epitaxy on sapphire, 6H-SiC, and HVPE-GaN

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination