CN117608352A - 低压差稳压电路 - Google Patents

Abstract

本发明提供一种低压差稳压电路，包括：运算放大器，其第一输入端接收参考电压，第二输入端接收反馈电压，输出端输出控制信号；超级跟随器电路，用于根据控制信号调节驱动管的驱动能力以产生稳定的输出电压；分压电路，连接在输出电压和接地端之间，用于对输出电压进行分压以产生反馈电压；超级跟随器电路包括偏置模块和至少一个输出模块，偏置模块根据控制信号产生第一偏置电压，输出模块根据第一偏置电压和/或第二偏置电压调节驱动管的驱动能力以产生稳定的输出电压；输出模块自身形成第一反馈环路，以及与偏置模块和分压电路形成第二反馈环路，可以提高输出电压的稳定性，减少输入电压和输出电压之间的压差。

Description

低压差稳压电路

技术领域

本发明涉及电源技术领域，具体涉及一种低压差稳压电路。

背景技术

LDO(Low Dropout regulator，低压差线性稳压器)的功能是将电源电压转换为一个较低的参考电压，给后续电路使用。LDO的关键指标有压差、噪声Noise、电源电压抑制比PSRR、静态电流。好的LDO设计应当满足低纹波、响应速度快、电源电压抑制比高等特点。

目前常见的LDO电路通常包括运算放大器AMP和驱动管M0组成。驱动管M0为NMOS管或PMOS管。驱动管M0、第一电阻R1和第二电阻R2串联连接在输入电压Vin和接地端GND之间，运算放大器AMP的第一输入端接收参考电压Vref，第二输入端与第一电阻R1和第二电阻R2之间的节点连接，输出端与驱动管M0的栅极连接，驱动管M0和第一电阻R1之间的节点输出输出电压Vout。

如图1a所示，当驱动管M0为NMOS管时，运算放大器AMP的第一输入端为正相输入端，第二输入端为反相输入端，驱动管的漏极与输入电压Vin连接，源极与输出电压Vout连接。驱动管M0用作跟随器，需要工作在饱和区，输出电压Vout＝Vref*(R1+R2)/R2。虽然NMOS管的导通电阻小，开关损耗小，驱动能力强，但是NMOS管作为驱动管时需要提供一定的栅极电压，栅极电压为输出电压和栅源电压Vgs之和，且随着负载增大，栅源电压Vgs上升。因此，LDO电路只能提供一个比输入电压小至少一个Vgs压差的输出电压，使用受限。

如图1b所示，当驱动管M0为PMOS管时，运算放大器AMP的第一输入端为反相输入端，第二输入端为正相输入端，驱动管的源极与输入电压Vin连接，漏极与输出电压Vout连接。驱动管M0用作调整管，需要工作在线性区，输出电压Vout＝Vref*(R1+R2)/R2。虽然LDO采用PMOS管做驱动管，可以使输出电压不受栅源电压Vgs的限制，但是比采用NMOS管做驱动管多一个极点，环路更难稳定。

发明内容

因此，本发明所要解决的技术问题为低压差稳压电路如何能提供高精度的输出电压，同时提高环路的稳定性。

为达到上述目的，本发明提供如下技术方案：

根据本发明的一方面，提供一种低压差稳压电路，包括：运算放大器，其第一输入端接收参考电压，第二输入端接收反馈电压，输出端输出控制信号；超级跟随器电路，与所述运算放大器的输出端连接，用于根据控制信号调节驱动管的驱动能力以产生稳定的输出电压；分压电路，连接在输出电压和接地端之间，用于对所述输出电压进行分压以产生反馈电压；其中，所述超级跟随器电路包括偏置模块和至少一个输出模块，所述偏置模块根据所述控制信号产生第一偏置电压，所述输出模块根据所述第一偏置电压和/或第二偏置电压调节驱动管的驱动能力以产生稳定的输出电压；所述输出模块自身形成第一反馈环路，以及与所述偏置模块和所述分压电路形成第二反馈环路，所述第一反馈环路和第二反馈环路用于调节驱动管的驱动能力以产生稳定的输出电压。

优选地，所述偏置模块包括第一电流源、第一电阻、第二电阻、第三电阻和第一晶体管；所述第一电流源、所述第一电阻、所述第二电阻和所述第三电阻串联连接在输入电压和接地端之间；所述第一晶体管的控制端接收所述控制信号，第一端与所述第二电阻和所述第三电阻之间的节点连接，第二端与接地端连接；所述第一电阻和所述第二电阻之间的第一节点输出第一偏置电压。

优选地，所述输出模块包括驱动管、第二晶体管、第三晶体管、第二电流源以及第三电流源；其中，所述驱动管、所述第三晶体管和第三电流源串联连接在输入电压和接地端之间；所述第二电流源、所述第二晶体管和所述第三电流源串联连接在输入电压和接地端之间；所述驱动管的控制端与所述第二电流源和所述第二晶体管之间的第二节点连接；所述第二晶体管的控制端连接第二偏置电压；所述第三晶体管的控制端连接第一偏置电压；所述第三晶体管与所述驱动管之间的节点输出所述输出电压。

优选地，所述第三电流源的电流大于第二电流源的电流；第一电流源的电流流经所述第二电阻和第三电阻产生的电压和第三晶体管的栅源电压之和大于输出电压。

优选地，所述驱动管、第二晶体管和第三晶体管形成第一反馈环路；所述分压电路和所述第二电阻、第三电阻、第一晶体管以及第三晶体管形成第二反馈环路。

优选地，所述驱动管和所述第三晶体管为PMOS管，所述第二晶体管为NMOS管。

优选地，当输入电压小于预设电压时，运算放大器不能正常工作，第一晶体管处于开漏状态，所述输出电压随着输入电压的上升而上升；随着输入电压的升高，所述运算放大器开始正常工作。

优选地，所述第一晶体管为NMOS管时，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端为源极，所述运算放大器的第一输入端为反相输入端，所述运算放大器的第二输入端为正相输入端。

优选地，当所述反馈电压小于所述参考电压时，所述控制信号为无效电平，所述第一晶体管工作在截止区；当所述反馈电压大于所述参考电压时，所述控制信号为有效电平，所述第一晶体管工作在可变电阻区。

优选地，所述第一晶体管为PMOS管时，所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极，所述运算放大器的第一输入端为正相输入端，所述运算放大器的第二输入端为反相输入端。

优选地，当所述运算放大器正常工作时，当所述反馈电压大于所述参考电压时，所述控制信号为有效电平，所述第一晶体管工作在可变电阻区；当所述反馈电压小于所述参考电压时，所述控制信号为无效电平，所述第一晶体管工作在截止区。

优选地，所述第一反馈环路和所述第二反馈环路交替或者同时调节输出电压。

优选地，所述超级跟随器电路包括多个输出模块，多个输出模块并联连接，且与偏置模块的输出端连接，用于产生多个输出电压。

本发明的有益效果在于：

本发明实施例提供的低压差稳压电路，包括运算放大器、超级跟随器电路以及分压电路，超级跟随器电路包括偏置模块和输出模块，输出模块自身形成第一反馈环路，偏置模块、输出模块和分压电路形成第二反馈环路，可以提高输出电压的稳定性以及减少输入电压和输出电压之间的压差。

进一步地，所述分压电路包括第一反馈电阻和第二反馈电阻，第一反馈电阻和第二反馈电阻之间的节点产生反馈电压，可以提高输出电压的精度。

进一步地，超级跟随器电路的输出模块中驱动管和第三晶体管均采用PMOS管，可以使输出电压可以接近输入电压，不受驱动管和第三晶体管的栅源电压的限制。

进一步地，偏置模块和输出模块中均设置电流源，可以在输入电压较低时，提高一定的输出电压，降低起始工作电压。

进一步地，多个输出模块并联连接，且与偏置模块的输出端连接，产生多个输出电压提供给负载。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1a和图1b分别示出现有技术中低压差稳压电路的电路示意图；

图2示出本发明第一实施例提供的低压差稳压电路的电路示意图；

图3示出本发明第二实施例提供的低压差稳压电路的电路示意图；

图4示出本发明第三实施例提供的低压差稳压电路的电路示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

图2示出本发明第一实施例提供的低压差稳压电路的电路示意图。如图2所示，所述低压差稳压电路包括运算放大器110、超级跟随器电路120和分压电路130。

其中，运算放大器110，用于根据参考电压和反馈电压产生控制信号。

在本实施例中，运算放大器110的第一输入端接收参考电压，第二输入端接收反馈电压，输出端输出控制信号。

超级跟随器电路120与所述运算放大器110的输出端连接，用于根据控制信号产生输出电压Vout。

在本实施例中，所述超级跟随器电路120包括偏置模块121和至少一个输出模块122。

所述偏置模块121根据所述控制信号产生第一偏置电压VA。

在本实施例中，所述偏置模块121包括第一电流源I1、第一电阻R1、第二电阻R2、第三电阻R3和第一晶体管M1；所述第一电流源I1、所述第一电阻R1、所述第二电阻R2和所述第三电阻R3串联连接在输入电压Vin和接地端GND之间。所述第一晶体管M1的控制端接收所述控制信号，第一端与所述第二电阻R2和所述第三电阻R3之间的节点连接，第二端与接地端GND连接；所述第一电阻R1和所述第二电阻R2之间的第一节点输出第一偏置电压VA。

在本实施例中，所述第一晶体管为NMOS管时，所述第一晶体管M1的第一端为漏极，所述第一晶体管M1的第二端为源极，所述运算放大器110的第一输入端为反相输入端，所述运算放大器110的第二输入端为正相输入端。

所述输出模块122根据所述第一偏置电压VA和/或第二偏置电压VB产生输出电压Vout。其中，所述输出模块122自身形成第一反馈环路Loop1，以及与所述偏置模块121和所述分压电路130形成第二反馈环路Loop2，所述第一反馈环路Loop1和第二反馈环路Loop2用于调节驱动管的驱动能力以产生稳定的输出电压Vout。

在本实施例中，所述输出模块122包括驱动管M0、第二晶体管M2、第三晶体管M3、第二电流源I2以及第三电流源I3；其中，所述驱动管M0、所述第三晶体管M3和第三电流源I3串联连接在输入电压Vin和接地端GND之间；所述第二电流源I2、所述第二晶体管M2和所述第三电流源I3串联连接在输入电压Vin和接地端GND之间；所述驱动管M0的控制端与所述第二电流源I2和所述第二晶体管M2之间的第二节点连接；所述第二晶体管M2的控制端连接第二偏置电压VB；所述第三晶体管M3的控制端连接第一偏置电压VA；所述第三晶体管M3和所述驱动管M0之间的节点输出所述输出电压Vout。第二偏置电压VB为保证第二晶体管M2正常工作的一个稳定电压。

在本实施例中，所述驱动管M0和所述第三晶体管M3为PMOS管，所述第二晶体管M2为NMOS管。所述驱动管M0和所述第三晶体管M3为PMOS管可以使输出电压可以接近输入电压，不受驱动管M0和第三晶体管M3的栅源电压的限制。

所述输出模块122自身形成第一反馈环路，即所述驱动管M0、第二晶体管M2和第三晶体管M3形成第一反馈环路Loop1；所述输出模块122与所述偏置模块121和所述分压电路130形成第二反馈环路Loop2，即所述分压电路和所述第二电阻R2、第三电阻R3、第一晶体管M1以及第三晶体管M3形成第二反馈环路Loop2。采用两个反馈环路可以提高输出电压Vout的稳定性以及减少输入电压Vin和输出电压Vout之间的压差。

在本实施例中，所述第三电流源I3的电流大于第二电流源I2的电流；第一电流源I1的电流流经所述第二电阻R2、第三电阻R3和第三晶体管M3的栅源电压Vgs3之和大于输出电压Vout，即Vout＜I1*(R2+R3)+Vgs3，这样才能保证第二反馈环路Loop2正常工作。

分压电路130连接在输出电压Vout和接地端GND之间，用于对所述输出电压Vout进行分压以产生反馈电压Vfb。

在本实施例中，所述分压电路120包括第一反馈电阻Rs1和第二反馈电阻Rs2，第一反馈电阻Rs1和第二反馈电阻Rs2之间的节点输出反馈电压Vfb。反馈电压Vfb＝Vout*Rs2/(Rs1+Rs2)。

刚上电时，输入电压Vin较低，即输入电压Vin小于预设电压时，运算放大器110不能正常工作，第一晶体管M1处于开漏状态，此时输出电压Vout＝I1*(R2+R3)+Vgs3＞Vin，受输入电压Vin限制，输出电压Vout与输入电压Vin几乎相同，所述输出电压Vout随着输入电压Vin的上升而上升；随着输入电压Vin的升高，所述运算放大器110开始正常工作，通过检测表征输出电压Vout的反馈电压Vfb，并对输出电压Vout进行调制。

具体地，当所述反馈电压Vfb小于所述参考电压Vref(即Vfb＜Vref)时，所述控制信号为无效电平，所述第一晶体管M1工作在截止区；当所述反馈电压Vfb大于所述参考电压Vref(即Vfb＞Vref)时，所述控制信号为有效电平，所述第一晶体管M1工作在可变电阻区。

所述第一反馈环路Loop1和所述第二反馈环路Loop2交替或者同时调节输出电压。

具体地，若I1*(R2+R3)+Vgs3＞Vref*(Rs1+Rs2)/Rs2时，受第一反馈环路调控，第三晶体管M3的栅源电压Vgs3由I3-I2决定，使得输出电压Vout＝VA+Vgs3，若输出电压Vout上升，第三晶体管M3的栅源电压Vgs3上升，第三晶体管M3的漏极电压上升，第二偏置电压VB保持不变，则第二晶体管M2的栅源电压Vgs2下降，第二晶体管M2的导通能力下降，M2的漏极电压上升，从而导致驱动管M0的栅极电压上升，驱动管的栅源电压Vgs1下降，从而控制输出电压Vout下降以稳定输出电压。

同时，第二反馈环路Loop2若检测到反馈电压大于参考电压(即Vfb＞Vref)时，运算放大器110输出的控制信号为有效电平，第一晶体管M1工作在可变电阻区，即控制第一晶体管M1的导通状态以将第一晶体管M1作为可调电阻与第三电阻R3并联连接，将第一偏置电压VA下拉，第三晶体管M3为跟随器，输出电压Vout下降，将输出电压稳定在Vref*(Rs1+Rs2)/Rs2。

同理，当检测到Vout下降时，第一反馈环路Loop1调控，第三晶体管M3的栅源电压Vgs3下降，第三晶体管M3的漏极电压下降，第二偏置电压VB保持不变，则第二晶体管M2的栅源电压Vgs2上升，第二晶体管M2的导通能力增强，第二晶体管M2的漏极电压下降，从而导致驱动管M0的栅极电压下降，驱动管的栅源电压Vgs1增大，从而控制输出电压Vout上升以稳定输出电压。同时第二反馈环路若检测到反馈电压小于参考电压(即Vfb＜Vref)时，运算放大器110输出的控制信号为无效电平，第一晶体管M1工作在截止区，即第一晶体管M1关断，第一偏置电压VA上升，第三晶体管M3为跟随器，输出电压Vout上升，将输出电压稳定在Vref*(Rs1+Rs2)/Rs2。

本发明实施例提供的低压差稳压电路，包括运算放大器、超级跟随器电路以及分压电路，超级跟随器电路包括偏置模块和输出模块，输出模块自身形成第一反馈环路，偏置模块、输出模块和分压电路形成第二反馈环路，可以提高输出电压的稳定性以及减少输入电压和输出电压之间的压差。

进一步地，所述分压电路包括第一反馈电阻和第二反馈电阻，第一反馈电阻和第二反馈电阻之间的节点产生反馈电压，可以提高输出电压的精度。

进一步地，超级跟随器电路的输出模块中驱动管和第三晶体管均采用PMOS管，可以使输出电压可以接近输入电压，不受驱动管和第三晶体管的栅源电压的限制。

进一步地，偏置模块和输出模块中均设置电流源，可以在输入电压较低时，提高一定的输出电压，降低起始工作电压。

图3示出本发明第二实施例提供的低压差稳压电路的电路示意图。参见图3，本发明实施例提供的低压差稳压电路包括运算放大器110、超级跟随器电路120和分压电路130。

与第一实施例相比，本实施例的超级跟随器电路120包括偏置电路121和多个输出模块122。

在本实施例中，多个输出模块122并联连接，且与偏置模块121的输出端连接，产生多个输出电压Vout提供给负载。

输出电压Vout的精度仅受第一反馈电阻Rs1和第二反馈电阻Rs2以及运算放大器110的失调电压影响。

参见图3，第二输出模块123的输出电压Vout2未连接分压电路130，其负载调整率没有第一输出模块122的输出电压Vout1好，可提供给对电压精度要求不高的负载使用。

本发明实施例的其余部分与第一实施例相同，在此不再赘述。

本发明实施例提供的低压差稳压电路，包括运算放大器、超级跟随器电路以及分压电路，超级跟随器电路包括偏置模块和输出模块，输出模块自身形成第一反馈环路，偏置模块、输出模块和分压电路形成第二反馈环路，可以提高输出电压的稳定性以及减少输入电压和输出电压之间的压差。

进一步地，所述分压电路包括第一反馈电阻和第二反馈电阻，第一反馈电阻和第二反馈电阻之间的节点产生反馈电压，可以提高输出电压的精度。

进一步地，超级跟随器电路的输出模块中驱动管和第三晶体管均采用PMOS管，可以使输出电压可以接近输入电压，不受驱动管和第三晶体管的栅源电压的限制。

进一步地，偏置模块和输出模块中均设置电流源，可以在输入电压较低时，提高一定的输出电压，降低起始工作电压。

进一步地，多个输出模块并联连接，且与偏置模块的输出端连接，产生多个输出电压提供给负载。

图4示出本发明第二实施例提供的低压差稳压电路的电路示意图。参见图4，本发明实施例提供的低压差稳压电路包括运算放大器110、超级跟随器电路120和分压电路130。

与第一实施例相比，本发明实施例中偏置模块121的第一晶体管M1为PMOS管，所述第一晶体管M1的第一端为源极，所述第一晶体管M1的第二端为漏极，所述运算放大器110的第一输入端为正相输入端，所述运算放大器120的第二输入端为反相输入端。第一晶体管M1采用PMOS管可以减少环路中的极点，提高输出电压的稳定性。

具体地，当所述反馈电压Vfb大于所述参考电压Vref(即Vfb＞Vref)时，所述控制信号为有效电平，所述第一晶体管M1工作在可变电阻区；当所述反馈电压Vfb小于所述参考电压Vref(即Vfb＜Vref)时，所述控制信号为无效电平，所述第一晶体管M1工作在截止区。

若检测到反馈电压大于参考电压(即Vfb＞Vref)时，运算放大器110输出的控制信号为有效电平，第一晶体管M1工作在可变电阻区，即控制第一晶体管M1的导通状态以将第一晶体管M1作为可调电阻与第三电阻R3并联连接，将第一偏置电压VA下拉，第三晶体管M3为跟随器，输出电压Vout下降，将输出层电压稳定在Vref*(Rs1+Rs2)/Rs2。

本发明实施例的其余部分与第一实施例相同，在此不再赘述。

本发明实施例提供的低压差稳压电路，包括运算放大器、超级跟随器电路以及分压电路，超级跟随器电路包括偏置模块和输出模块，输出模块自身形成第一反馈环路，偏置模块、输出模块和分压电路形成第二反馈环路，可以提高输出电压的稳定性以及减少输入电压和输出电压之间的压差。

进一步地，所述分压电路包括第一反馈电阻和第二反馈电阻，第一反馈电阻和第二反馈电阻之间的节点产生反馈电压，可以提高输出电压的精度。

进一步地，超级跟随器电路的输出模块中驱动管和第三晶体管均采用PMOS管，可以使输出电压可以接近输入电压，不受驱动管和第三晶体管的栅源电压的限制。

进一步地，偏置模块和输出模块中均设置电流源，可以在输入电压较低时，提高一定的输出电压，降低起始工作电压。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种低压差稳压电路，其特征在于，包括：

运算放大器，其第一输入端接收参考电压，第二输入端接收反馈电压，输出端输出控制信号；

超级跟随器电路，与所述运算放大器的输出端连接，用于根据控制信号调节驱动管的驱动能力以产生稳定的输出电压；

分压电路，连接在输出电压和接地端之间，用于对所述输出电压进行分压以产生反馈电压；

其中，所述超级跟随器电路包括偏置模块和至少一个输出模块，所述偏置模块根据所述控制信号产生第一偏置电压，所述输出模块根据所述第一偏置电压和/或第二偏置电压调节驱动管的驱动能力以产生稳定的输出电压；

所述输出模块自身形成第一反馈环路，以及与所述偏置模块和所述分压电路形成第二反馈环路，所述第一反馈环路和第二反馈环路用于调节驱动管的驱动能力以产生稳定的输出电压。

2.根据权利要求1所述的低压差稳压电路，其特征在于，所述偏置模块包括第一电流源、第一电阻、第二电阻、第三电阻和第一晶体管；

所述第一电流源、所述第一电阻、所述第二电阻和所述第三电阻串联连接在输入电压和接地端之间；

所述第一晶体管的控制端接收所述控制信号，第一端与所述第二电阻和所述第三电阻之间的节点连接，第二端与接地端连接；

所述第一电阻和所述第二电阻之间的第一节点输出第一偏置电压。

3.根据权利要求2所述的低压差稳压电路，其特征在于，所述输出模块包括驱动管、第二晶体管、第三晶体管、第二电流源以及第三电流源；

其中，所述驱动管、所述第三晶体管和第三电流源串联连接在输入电压和接地端之间；

所述第二电流源、所述第二晶体管和所述第三电流源串联连接在输入电压和接地端之间；

所述驱动管的控制端与所述第二电流源和所述第二晶体管之间的第二节点连接；

所述第二晶体管的控制端连接第二偏置电压；

所述第三晶体管的控制端连接第一偏置电压；

所述第三晶体管与所述驱动管之间的节点输出所述输出电压。

4.根据权利要求3所述的低压差稳压电路，其特征在于，所述第三电流源的电流大于第二电流源的电流；第一电流源的电流流经所述第二电阻和第三电阻产生的电压和第三晶体管的栅源电压之和大于输出电压。

5.根据权利要求3所述的低压差稳压电路，其特征在于，所述驱动管、第二晶体管和第三晶体管形成第一反馈环路；所述分压电路和所述第二电阻、第三电阻、第一晶体管以及第三晶体管形成第二反馈环路。

6.根据权利要求3所述的低压差稳压电路，其特征在于，所述驱动管和所述第三晶体管为PMOS管，所述第二晶体管为NMOS管。

7.根据权利要求4所述的低压差稳压电路，其特征在于，当输入电压小于预设电压时，运算放大器不能正常工作，第一晶体管处于开漏状态，所述输出电压随着输入电压的上升而上升；随着输入电压的升高，所述运算放大器开始正常工作。

8.根据权利要求3所述的低压差稳压电路，其特征在于，所述第一晶体管为NMOS管时，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端为源极，所述运算放大器的第一输入端为反相输入端，所述运算放大器的第二输入端为正相输入端。

9.根据权利要求8所述的低压差稳压电路，其特征在于，当所述运算放大器正常工作时，当所述反馈电压小于所述参考电压时，所述控制信号为无效电平，所述第一晶体管工作在截止区；当所述反馈电压大于所述参考电压时，所述控制信号为有效电平，所述第一晶体管工作在可变电阻区。

10.根据权利要求3所述的低压差稳压电路，其特征在于，所述第一晶体管为PMOS管时，所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极，所述运算放大器的第一输入端为正相输入端，所述运算放大器的第二输入端为反相输入端。

11.根据权利要求10所述的低压差稳压电路，其特征在于，当所述运算放大器正常工作时，当所述反馈电压大于所述参考电压时，所述控制信号为有效电平，所述第一晶体管工作在可变电阻区；当所述反馈电压小于所述参考电压时，所述控制信号为无效电平，所述第一晶体管工作在截止区。

12.根据权利要求9或11所述的低压差稳压电路，其特征在于，所述第一反馈环路和所述第二反馈环路交替或者同时调节输出电压。

13.根据权利要求3-12中任一项所述的低压差稳压电路，其特征在于，所述超级跟随器电路包括多个输出模块，多个输出模块并联连接，且与偏置模块的输出端连接，用于产生多个输出电压。