CN117597775A - 用于降低集成电路封装中的阻抗不连续性和串扰的方法和设备 - Google Patents

用于降低集成电路封装中的阻抗不连续性和串扰的方法和设备 Download PDF

Info

Publication number
CN117597775A
CN117597775A CN202180100054.3A CN202180100054A CN117597775A CN 117597775 A CN117597775 A CN 117597775A CN 202180100054 A CN202180100054 A CN 202180100054A CN 117597775 A CN117597775 A CN 117597775A
Authority
CN
China
Prior art keywords
metal
ball
pad
package substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180100054.3A
Other languages
English (en)
Inventor
严成海
王磊
M·印
W·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117597775A publication Critical patent/CN117597775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了用于减小集成电路封装中的阻抗不连续性和串扰的方法、设备、系统和制品。所公开的设备包括：封装基板、以及位于该封装基板的第一表面上的球栅阵列。球栅阵列包括第一球和与第一球相邻的第二球。球栅阵列使封装基板能够电耦合至电路板。所述设备还包括位于封装基板内的金属互连。金属互连电耦合至第一球。金属互连包括朝向第二球延伸的电感环路。

Description

用于降低集成电路封装中的阻抗不连续性和串扰的方法和 设备
技术领域
本公开总体上涉及集成电路，并且更具体而言，涉及用以降低集成电路封装中的阻抗不连续性和串扰的方法和设备。
背景技术
在很多集成电路封装中，一个或多个半导体管芯机械和电耦合至下层的封装基板。很多此类封装基板包括球栅阵列(BGA)，从而使封装能够机械和电耦合至印刷电路板。
附图说明
图1示出了根据本文公开的教导构建的示例性集成电路(IC)封装。
图2示出了已知封装基板的部分的截面图，该截面图示出了相关联的球栅阵列的两个球。
图3示出了图2的已知封装基板的顶部透视图。
图4示出了根据本文公开的教导构建的示例性封装基板的部分。
图5示出了图4的示例性封装基板的顶视图。
图6示出了图4和图5的示例性封装基板的球中的一个以及相关联的金属互连的放大透视图。
图7示出了根据本文公开的教导构建的另一示例性封装基板的球和相关联的金属互连的透视图。
图8示出了根据本文公开的教导构建的另一示例性封装基板的球和相关联的金属互连的顶视图。
图9示出了根据本文公开的教导构建的另一示例性封装基板的球和相关联的金属互连的顶视图。
图10是可以被包括在根据本文公开的教导构建的IC封装中的晶圆和管芯的顶视图。
图11是可以被包括在根据本文公开的教导构建的IC封装中的IC装置的截面侧视图。
图12是可以包括根据本文公开的教导构建的IC封装的IC装置组件的截面侧视图。
图13是可以包括根据本文公开的教导构建的IC封装的示例性电装置的框图。
一般而言，将在(多个)附图和所附书面描述中始终使用相同附图标记指代相同或类似部分。附图未按比例绘制。相反，在附图中可能放大了层或区域的厚度。尽管附图以清晰的线和边界示出了层和区域，但是这些线和/或边界中的一些或全部可能是理想化的。在现实中，边界和/或线可能是观测不到的、融合的和/或不规则的。
如本文所使用的，除非另行陈述，否则术语“在……上方”描述两个部分相对于地面的关系。如果第二部分使其至少一部分位于地面与第一部分之间，那么第一部分位于第二部分上方。类似地，如本文所使用的，当第一部分比第二部分更接近地面时，第一部分位于第二部分“下方”。如上文所指出的，在下述情况的一者或多者中，第一部分可以位于第二部分上方或下方：有其他部分位于其间，没有其他部分位于其间，第一部分和第二部分发生接触，或者第一部分和第二部分不相互直接接触。
尽管存在前文，但是就半导体装置而言，“在……上方”不参照地面，而是参照在上面形成集成电路的部件的基础半导体基板(例如，半导体晶圆)的体块区。具体地，如本文所使用的，当集成电路的第一部件与第二部件相比离半导体基板的体块区更远时，第一部件位于第二部件“上方”。
如本专利中所使用的，陈述任何部分(例如，层、膜、区域、区或板)以任何方式位于另一部分上(例如，被置于、位于、被设置于或者被形成于该另一部分上，等等)指明所引述部分要么与该另一部分接触，要么所引述部分位于该另一部分上方且有一个或多个中间部分位于其间。
如本文所使用的，连接引用(例如，附接、耦合、连接和结合)可以包括该连接引用所引述的元件之间的中间构件和/或这些元件之间的相对移动，除非做出另外的指示。照此，连接引用未必是指两个元件相互直接连接和/或位于彼此固定的位置。如本文所使用的，陈述任何部分与另一部分“接触”被定义为是指这两个部分之间没有中间部分。
除非做出另外的具体陈述，否则诸如“第一”、“第二”、“第三”等的描述词在本文中的使用并非归因于、也并非以其他方式指明任何优先级、物理顺序、列表中的排列和/或任何方式的排序的含义，而是仅用作区分元件的标签和/或任意名称，从而便于理解所公开的示例。在一些示例中，描述词“第一”在具体实施方式部分中可以用于指一个元件，而同一元件在权利要求中可以用诸如“第二”或“第三”的不同描述词来指代。在这样的情况下，应当理解，这样的描述词仅用于对这些元件做出区分性的标识，否则这些元件可能共有同一名称。
如本文所使用的，“大致”和“大约”是指外形尺寸可能因制造容差和/或其他现实世界缺陷而不确切。如本文所用，“基本上实时地”是指按照近于即时的方式发生，从而认识到对于计算时间、传输等可以有现实世界延迟。因而，除非另作说明，否则“基本上实时地”是指实时+/-1秒。
具体实施方式
图1示出了根据本文公开的教导构建的示例性集成电路(IC)封装100。在所例示的示例中，IC封装100经由封装100的安装表面(例如，底表面)上的凸块或球104的阵列(例如，球栅阵列(BGA))电耦合至电路板102。在一些示例中，除了球104之外或者作为球104的替代，IC封装100可以包括引脚和/或焊盘，以实现封装100至电路板102的电耦合。在这一示例中，封装100包括安装至封装基板110并且被封装盖或模制化合物112封入的两个半导体(例如，硅)管芯106、108。尽管图1的示例性IC封装100包括两个管芯106、108，但是在其他示例中，封装100可以具有仅一个管芯或者多于两个的管芯。管芯106、108可以提供任何适当类型的功能。在一些示例中，IC封装100是存储器封装(例如，双倍数据速率(DDR)存储器封装和/或任何其他存储器接口)。
如所例示的示例中所示，管芯106、108中的每者经由球或凸块114的对应阵列而电和机械耦合至封装基板110。管芯106、108与封装基板110之间的电连接(例如，凸块114)有时被称为第一级互连。作为对照，IC封装100与电路板102之间的电连接(例如，球104)有时被称为第二级互连。在一些示例中，管芯106、108之一或两者可以被堆叠在一个或多个其他管芯和/或内插器的顶上。在这样的示例中，管芯106、108通过第一组第一级互连而耦合至下层管芯和/或内插器，并且该下层管芯和/或内插器可以经由与该下层管芯和/或内插器相关联的单独的一组第一级互连而连接至封装基板110。因而，如本文所使用的，第一级互连是指管芯与封装基板之间的凸块或者管芯与下层管芯和/或内插器之间的凸块。
如图1中所示，第一级互连的凸块114包括对应于核心凸块116和桥凸块118的两种不同类型的凸块。如本文所使用的，核心凸块116是指管芯106、108上的凸块，通过所述凸块在管芯106、108与IC封装100外部的部件之间传递电信号。更具体而言，如所例示的示例中所示，在管芯106、108被安装至封装基板110时，核心凸块116被物理连接并且电耦合至基板110的内表面122上的第一接触焊盘120。基板110的内表面122上的第一接触焊盘120经由基板110内的内部互连128电耦合至基板110的外表面126(例如，与内表面122相反的表面)上的第二接触焊盘124。球104被设置为与第二接触焊盘124接触，由此限定管芯106、108的凸块114与安装至电路板102的球104之间的完整信号路径，该信号路径穿过第一和第二接触焊盘120、124以及提供于其间的互连128。出于例示的目的，互连128在图1的所例示示例中被示为简单的线。然而，可以通过基板110内的通过电介质材料层分隔开的不同金属层中的迹线或电布线来实施互连128。不同金属层中的迹线通过延伸穿过电介质材料层的金属过孔而被电耦合。下文将联系图4-9提供关于根据本文公开的教导构建的互连128的特定结构的进一步的细节。
如本文所使用的，桥凸块118是指管芯106、108上的凸块，通过所述凸块在封装100内的管芯106、108中的不同管芯之间传递电信号。因而，如所例示的示例中所示，第一管芯106的桥凸块118经由嵌入在封装基板110中的互连桥130电耦合至第二管芯108的桥凸块118。如图1中所表示的，核心凸块116通常大于桥凸块118。
在很多现有IC封装中，用于将封装安装到电路板上的BGA球(例如，图1的球104)从信号完整性角度引入了两项挑战。第一项挑战是在这些球的点处沿信号路径引入了阻抗不连续性或失配。例如，对于在典型的服务器DDR信道中从IC封装到电路板(例如，图1的从管芯106、108穿过封装基板110到电路板102)行进的信号而言，模拟测试已经表明了基板内的互连(例如，图1的互连128)以及电路板中的电迹线中的阻抗为大约47欧姆。然而，位于它们之间的球的阻抗约为37欧姆。因而，这些球引起了相对于信号路径的其他部分的大约10欧姆的阻抗下降。上文指出以及本文进一步论述的模拟测试的值仅用于解释目的。对于用于该模拟的特定应用和设计以外的其他类型的应用和/或其他类型的封装基板设计而言，不同的阻抗值也是可能的。由IC封装上的球引入的第二项挑战涉及与相邻球相关联的不同信号路径之间的串扰。如本文所使用的，在两个球彼此相邻的语境下使用的术语“相邻”意味着这两个球相互挨着而没有直接位于其间的另一球。具体地，当在理想情况下(例如，无串扰)将具有0mV的响应时，典型的DDR服务器信道中的远端串扰的模拟测试已经表明了大约-29mV的响应。如上文所述，通过模拟产生的这些值只是出于解释目的提供的，并且不应被解释为限制本文公开的教导的范围。
有几种技术过去被采用过，以用于缓解或者降低BGA封装的球处的阻抗不连续性和串扰，如联系图2和图3所论述的。图2示出了已知封装基板200的部分的截面图，其示出了安装至电路板208的球栅阵列(BGA)206的第一球202和第二球204。图3示出了图2的封装基板200的顶部透视图，其中，省略了基板200的电介质材料，以例示其中设置的金属互连。如图所示，球202、204与封装基板200的外表面214上的相应的第一接触焊盘210和第二接触焊盘212电耦合，第一接触焊盘210和第二接触焊盘212又与对应的第一互连216和第二互连218电连接。在图2中，将封装基板200示为安装至电路板208，使得第一球202和第二球204还电耦合至电路板208上的对应的第一接触焊盘220和第二接触焊盘222。在图3中，尽管示出了电路板208的接触焊盘220、222，但是出于例示的目的省略了电路板208的其余部分。更具体而言，图3仅示出了图2中所示的导电(例如，金属)部件，包括电路板208的第一接触焊盘220和第二接触焊盘222、第一球202和第二球204、封装基板200的第一接触焊盘210和第二接触焊盘212、以及第一金属互连216和第二金属互连218。出于例示目的，通过较暗的阴影示出了与第一球202电接触的导电或金属部件，并且通过较浅的阴影示出了与第二球204电接触的导电部件。然而，可以使用相同材料(例如，铜)来实施与球202和204两者电接触的导电部件。
图2中所示的封装基板200的部分包括将四个金属层226a-d(例如，铜、银等)分隔开的四个电介质材料层224a-d(例如，基于有机物的环氧树脂层压体)，它们被设置成交替图案。第一金属层226a包括位于基板200的外表面214处的第一接触焊盘210和第二接触焊盘212。金属互连216、218中的每者是由第二、第三和第四金属层226b-c中的过孔焊盘228限定的。此外，过孔焊盘228通过在居间电介质材料层224a-c之间延伸的金属过孔230电连接。在这种情况下，与每个球202、204相关联的最上过孔焊盘(例如，第四金属层226d中的过孔焊盘228)电耦合至沿对应金属层226延伸的金属迹线232。额外金属过孔234电耦合至金属迹线232，以延伸穿过最上电介质材料层224d，使金属互连216、218能够电连接至封装基板200的与球202、204相反的一侧上的接触焊盘(例如，与联系图1示出并描述的接触焊盘120类似)。在一些情况下，金属互连216、218被布线为在与基板200的内表面上的相关联的接触焊盘电耦合之前穿过金属和电介质材料的交替层的额外构建层。
为了降低阻抗不连续性，如图2中所示，封装基板200限定了定位于球202、204上方并且围绕过孔230和相关联的过孔焊盘228的堆叠体的空白区236。如本文所使用的，空白区是指这样的区，其中，除了直接连接至相关联的空白区236所围绕的过孔堆叠体的互连之外，总体上排除了任何金属层(例如，金属层226a-d)内存在的金属互连(例如，平面、迹线、过孔等)。因而，电耦合至与每个球202、204相关联的过孔230的每个堆叠体的金属迹线232穿过对应的空白区236，但是金属层226a-d中的金属被以其他方式图案化，以避免其他互连落在空白区236内。金属存在于空白区236内的另一种例外是残余部(stub)238和相关联的耦合焊盘240，如图2所示和下文所进一步论述的。空白区236越大，跨越球202、204的阻抗变化越小。然而，空白区236不能无限增大，而是因其他设计考虑事项而受限。因而，进一步扩大空白区236并不是进一步降低阻抗不连续性的可行选项。
为了降低串扰，已知封装基板200包括具有残余部238的形式的电容补偿结构，残余部238电连接至与第一球202相关联的第一金属互连216并且从第一金属互连216朝第二金属互连218和相关联的第二球204延伸。更具体而言，如图2中所示，残余部238延伸以使得残余部238的远端位于与第二球204相关联的接触焊盘212之上。也就是说，残余部238的远端横向位与接触焊盘212接触的过孔230与接触焊盘212的外周或外缘之间。如本文所使用的，残余部是指从限定了电信号可以行进的路径的金属互连的一部分分支出去的一定长度的导电材料。残余部沿其长度不电连接至任何其他导电部件，并且因此不限定用于电信号的路径而仅仅是从此类路径分支出去。
如图3中清楚地所示，残余部238的远端包括耦合焊盘或板240，以增大与第二球204的接触焊盘212相邻的残余部238的表面积。如上文所指出的，图3是图2的BGA 206的顶部透视图，其中，出于例示目的去除了电介质材料层224a-d。除了示出了第一球202和第二球204之外，图3还示出了BGA 206的第三、第四、第五和第六球302、304、306、308。与图2的情况一样，出于例示目的，与球202、204、302、304、306、308中的不同球电接触的金属部件以不同阴影示出，以将电隔离的导电部件区分开。也就是说，以一种阴影示出的金属部件与以另一种阴影示出的金属部件电隔离或分隔开。在这种情况下，第三、第四和第五球302、304、306中的每者与耦合至地的互连相关联。照此，第三、第四和第五球302、304、306中的每者电耦合至下层电路板208中的接地过孔312。作为对照，第一、第二和第六球202、204和308中的每者与穿过图2的封装基板200的不同信号路径相关联。照此，第一、第二和第六球202、204和308中的每者电耦合至电路板208中的信号迹线310(仅示出了其中之一)。由于第一、第二和第六球202、204和308与信号路径相关联，它们之间有可能存在串扰。相应地，如图3中所示，除了包括朝第二球204延伸的残余部238的第一金属互连216(与第一球202相关联)之外，第二金属互连218(与第二球204相关联)还包括朝第六球308延伸的残余部314，其中，对应的耦合焊盘316位于残余部314的远端处。
需要指出的是，如图2中最清楚地示出的，残余部238(和第一互连216的其余部分)与第二互连218和相关联的第二接触焊盘212电隔离(例如，物理间隔开)。类似地，与第二互连218相关联的残余部314和对应的耦合焊盘316与第六球308和与之相关联的接触焊盘318以及对应的互连320电隔离。然而，由于残余部238、314的远端的接近性(更具体而言，与耦合焊盘240、316的接近性)，残余部238、314与相邻接触焊盘212、318(残余部238、314在其上延伸)电容耦合。
残余部238、314与相邻球204、308的相邻接触焊盘212、318的电容耦合用来减少串扰。具体地，模拟测试已经表明DDR服务器信道中的残余部的实施能够将串扰从大约-29mV减少至大约-12mV。尽管这是一种改进，但是这样的实施方式具有负面影响，包括更大的插入损耗以及阻抗不连续性的增大。更具体地，尽管残余部238、314的使用已经表明将串扰减少至大约-12mV，但是残余部238将球202、204、308处的阻抗降低至大约32欧姆，由此导致相对于基板200和电路板208内的互连中的大约47欧姆的阻抗有大约15欧姆的下降，如上文所论述的。如上文所指出的，由模拟测试得到的值只是为了解释目的提供的，其不限制本文公开的示例的范围。在不同情况下，对于不同应用，和/或在使用不同封装基板设计的情况下，这些值可以比上文标识的值更高或更低。
本文公开的示例对串扰的减少程度超出了使用上文联系图2和图3描述的残余部238、314所实现的程度，同时对阻抗不连续性的减少程度超出了先前所实现的程度。更具体而言，在一些示例中，通过实施电感和电容补偿结构同时补偿了由BGA球导致的阻抗不连续性和串扰。在一些示例中，电感和电容补偿结构是电感环路和无残余部电容耦合焊盘或板的组合。也就是说，在本文公开的一些示例中，使用与联系图2和图3所示出和描述的类似的电容耦合焊盘。然而，该耦合焊盘并不附接至残余部的远端，在本文公开的示例中，该耦合焊盘被结合到电感环路中，该电感环路限定了电信号沿金属互连行进所遵循的路径的部分。耦合焊盘被实施为补偿串扰，而电感环路将用于补偿BGA球的低阻抗。因而，在一些示例中，可以在不使用耦合焊盘的情况下实施电感环路，从而聚焦于对低阻抗的补偿。
根据传输线理论，可以将阻抗表达为：
其中，Z为阻抗，L为电感，并且C为电容。基于方程1中定义的关系，可以看出，电感的增大和电容的减小两者能够增大阻抗。增大BGA球上方的空白区(例如，图2的空白区236)的尺寸用来减小阻抗。然而，如上文所论述的，这不足以解决球处的阻抗相对于相关联的封装基板和电路板中的互连的阻抗的显著下降。在本文公开的示例中包括的电感环路增大了电感，由此增大BGA球的阻抗，这又会减小BGA球处的阻抗不连续性。因而，本文公开的示例性电感环路是用于减小阻抗不连续性的示例性手段。可以通过修改电感环路的宽度和/或长度而针对特定应用调节电感环路所提供的特定电感。
此外，根据传输线理论，可以将远端串扰表达为：
其中，Cm和Lm分别是互电容和互电感，并且C和L分别是自电容和自电感。在没有耦合焊盘(例如，图2和图3的耦合焊盘240、316)的情况下，串扰的极性为负，因为互电感与自电感之比(Lm/L)大于互电容与自电容之比(Cm/C)。然而，耦合焊盘的实施增大了互电容，并因此增大了互电容与自电容之比(Cm/C)。结果，减小了远端串扰。因而，本文公开的示例性耦合焊盘是用于减少串扰的示例性手段。然而，与残余部238、314的端部处的耦合焊盘不同的是，这并不会对阻抗具有显著负面影响，因为阻抗单独由电感环路补偿。因此，相对于现有封装基板设计，既减少了串扰，又减小了阻抗不连续性。
更具体而言，模拟测试(本文出于解释目的而详述的)已经表明，本文公开的示例能够将DDR服务器信道上的BGA球的阻抗增大到大约40欧姆，由此使得从球的两侧上的封装基板和电路板中的互连的47欧姆的阻抗发生小得多的下降。实际上，这是相对于联系图2和图3所示出和描述的设计的大约8欧姆的改善。此外，模拟测试已经表明，本文公开的示例使串扰减小至大约-9mV，这是相对于联系图2和图3所示出和描述的设计的大约3mV的改善。这样的改善针对DDR 9600存储器封装的信号产生了眼图，其具有在读取模式中改善了大约78mV(从大约-22mV到大约56mV)并且在写入模式下改善了大约54mV(从大约13mV到大约67mV)的眼高度裕量(相对于先前设计)。此外，在读取模式下眼宽度改善了大约19ps(从大约-5ps到大约14ps)，并且在写入模式下眼宽度改善了大约21ps(从大约-7s到大约14ps)。这些改善足以支持DDR的速度增大一个速度等级(bin)(例如，从9600MT/s速度等级上升至10400Mt/s速度等级)此外，模拟测试表明了10GHz处的大约1.2dB的插入损耗改善和5GHz处的大约7.5dB的回波损耗改善。
将联系图4-9示出并描述实现上文指出的优点和改善的示例性结构。具体而言，图4示出了可以用于实施图1的封装基板110的示例性封装基板400的部分的顶部透视图。除了下文所论述的之外，图4中所示的示例性封装基板400与图3中所示的封装基板200类似。相应地，出于解释的目的，使用图2和图3中所用的相同附图标记来标识图4的示例性封装基板400中所示的相同或类似的结构和/或特征。与图3中一样，在图4所例示的示例中，仅示出了金属部件，其中，省略了电介质材料(例如，图2的电介质材料层224a-d)，从而能够表示金属互连的结构。此外，出于例示目的，通过不同阴影区分与球202、204、302、304、306、308中的不同球相关联的金属部件。图5是如图4中所示的示例性封装基板400的顶视图(例如，仅表示金属部件)。图6是第一球202和第一球202所连接至的相关联的金属部件的放大透视图。
图4-6的示例性封装基板400相对于图2和图3之间的一个差异在于，图4-6中的第一球202与第一金属互连402相关联，第一金属互连402包括第一电感环路404，第一电感环路404限定了当在封装基板与下层电路板之间传输电信号时，电信号必须遵循的信号路径的部分。也就是说，与图2和图3的仅从信号路径分支出来而不必运送电信号的残余部238、314不同，电感环路404和相关联的互连402的其余部分被构建为使电信号围绕电感环路404传递。所例示的示例中的第二球204与包括第二电感环路408的第二金属互连406相关联。在这一示例中，第二金属互连406和相关联的第二电感环路408基本上与第一金属互连402和相关联的第一电感环路404相同。相应地，本文将仅详细描述第一金属互连402和相关联的第一电感环路404。
如所例示的示例中所示，第一金属互连402包括第一过孔堆叠体410，其包括第一过孔焊盘412、第二过孔焊盘414和第三过孔焊盘416。如本文所使用的，过孔堆叠体是指在大致垂直于封装基板内的金属层和电介质材料层的方向上对准布置的一个或多个过孔焊盘以及一个或多个金属过孔。这些过孔焊盘412、414、416基本上与联系图2所示出和描述的过孔焊盘228相同。因而，在这一示例中，第一过孔焊盘412位于第二金属层226b(图2)中，第二过孔焊盘414位于第三金属层226c(图2)中，并且第三过孔焊盘416位于第四金属层226d(图2)中。此外，与图2和图3中一样，第三过孔焊盘416电连接至迹线232。然而，与图2不同，图4-6的过孔焊盘412、414、416并非全部通过在过孔焊盘412、414、416中的相邻过孔焊盘之间延伸的金属过孔而被直接连接。更具体而言，如图6中更清楚地所示，第一过孔焊盘412通过第一金属过孔418电连接至第一接触焊盘210，但是第一过孔焊盘412不通过金属过孔直接连接至第二过孔焊盘414。相反，在这一示例中，采用电介质材料填充第一过孔焊盘412与第二过孔焊盘414之间的空间。第二金属过孔420直接在第二过孔焊盘414和第三过孔焊盘416之间延伸。
所例示示例的第一金属互连402还包括相对于第一过孔堆叠体410横向偏移的第二过孔堆叠体422。尽管发生了横向偏移，但是两个过孔堆叠体410、422与和第一球202相关联的接触焊盘210对准并重叠。也就是说，在一些示例中，两个过孔堆叠体410、422横向定位于接触焊盘210的外周或边缘424以内。如本文所使用的，在相对于接触焊盘描述过孔和/或过孔堆叠体的语境中使用的术语“横向定位于”是指过孔或过孔堆叠体在平行于接触焊盘的平面表面的方向上相对于接触焊盘的位置。换言之，过孔堆叠体410、422横向定位于接触焊盘210的边缘424以内是指过孔堆叠体410、422被定位为在垂直于接触焊盘210的平面表面的方向上与接触焊盘210重叠。如所例示示例中所示，第二过孔堆叠体422包括第四过孔焊盘426和第五过孔焊盘428。在这一示例中，第二过孔堆叠体422的第四过孔焊盘426与第一过孔堆叠体410的第一过孔焊盘412位于同一金属层(例如，图2中所示的第二金属层226b)中。第二过孔堆叠体422的第五过孔焊盘428与第一过孔堆叠体410的第二过孔焊盘414位于同一金属层(例如，图2中所示的第三金属层226c)中。此外，第三过孔焊盘414和第五过孔焊盘428通过在其间延伸的迹线432电连接。如图6中最清楚地示出的，第四过孔焊盘426和第五过孔焊盘428通过在其间延伸的金属过孔430直接连接。然而，在这一示例中，在第二过孔堆叠体422中没有其他金属过孔。因而，第四过孔焊盘426(和第二过孔堆叠体422的其余部分)与下层的接触焊盘210间隔开。在这一示例中，采用电介质材料填充第四过孔焊盘426与接触焊盘210之间的空间。
如所例示的示例中所示，第一电感环路404包括第一臂434、第二臂436以及耦合焊盘或板438。在这一示例中，第一臂434(在第一端处)连接至第一过孔堆叠体410中的第一过孔焊盘412并且(在第二端处)连接至耦合焊盘438。第二臂436(在第一端处)连接至第二过孔堆叠体422中的第四过孔焊盘426并且(在第二端处)连接至耦合焊盘438。结果，整个组件被电连接为使电信号能够传递通过所有金属部件。也就是说，来自封装基板400所安装至的电路板的信号将通过球202传递到接触焊盘210。从接触焊盘210，信号将通过第一金属过孔418传递到第一过孔焊盘412，之后围绕电感环路404(包括第一臂434、耦合焊盘438和第二臂436)行进，而后到达第四过孔焊盘426。从第四过孔焊盘426，信号将通过第三金属过孔430传递到第二过孔堆叠体422的第五过孔焊盘428，并且之后跨越金属迹线432到达第一过孔堆叠体410中的第二过孔焊盘414。之后，该信号将通过第二金属过孔420传递到第三过孔焊盘416，以到达金属迹线232，金属迹线232能够按照需求沿互连402将该信号路由至其他部件。
在图4-6的所例示示例中，耦合焊盘438被定位为接近与第二球204相关联的第二接触焊盘212。如本文中所使用的，在电感环路(和/或相关联的耦合焊盘)接近接触焊盘的语境下使用的术语“接近”是指是指该电感环路(和/或相关联的耦合焊盘)在与接触焊盘(例如，该接触焊盘位于电感环路(和/或相关联的耦合焊盘)与附接至接触焊盘的球之间)的表面垂直的方向上与接触焊盘重叠。更具体而言，在这一示例中，耦合焊盘438位于与第二接触焊盘212相关联的金属层(例如，第一金属层226a)的最近相邻的金属层(例如，第二金属层226b)中。这减小了耦合焊盘438与第二接触焊盘212之间的距离，从而增大了电容。在其他示例中，耦合焊盘438可以位于不同于与第二接触焊盘212直接相邻的金属层的金属层中。在一些示例中，可以将耦合焊盘438的尺寸和位置设定为基本上与上文联系图2和图3示出和描述的耦合焊盘240类似。在一些示例中，省略耦合焊盘438。在这样的示例中，第一臂434和第二臂436在它们的第二端处直接连接。在一些这样的实施例中，电感环路仍然在与第二球204相关联的第二接触焊盘212之上延伸。
在图4-6的所例示示例中，整个电感环路404(包括第一臂434、第二臂436和耦合焊盘438)包含在单个金属层(例如，第二金属层226b)内。在其他示例中，电感环路的不同部分位于不同金属层中。更具体而言，图7的所例示示例中所示出的示例性金属互连700包括与联系图4-6示出和描述的相同的第一过孔堆叠体410。然而，由于连接至第一过孔堆叠体410的电感环路702的设计的原因，图7的金属互连700不包括图4-6的第二过孔堆叠体422。具体地，图7的示例性电感环路702包括与联系图4-6描述的类似的第一臂434和类似的耦合焊盘438。然而，与图4-6不同，图7的电感环路702包括位于第三金属层226c中的第二臂704。第二臂704(在第一端处)直接连接至第一过孔堆叠体410中的第二过孔焊盘414并且(在第二端处)直接连接至第六过孔焊盘706，第六过孔焊盘706与耦合焊盘438对准并重叠。在这一示例中，电感环路702的第一臂434和第二臂704通过从耦合焊盘438延伸至第六过孔焊盘706的第四金属过孔708电耦合。
尽管图4-7的示例性电感环路404、702具有大致六边形的形状，但是可以按照任何适当形状(例如，矩形、方形、圆形、椭圆形等等)构造电感环路。此外，在一些示例中，电感环路404、702的臂的宽度可以大于或小于所例示的示例中所示的宽度。类似地，尽管图4-7中所示的示例性耦合焊盘438具有大致圆形的形状，但是该耦合焊盘可以是采用具有任何适当尺寸的任何其他适当形状(例如，矩形、方形、圆形、椭圆形等等)构造的。例如，图8是与第一球202相关联的另一示例性金属互连802的顶视图，该金属互连包括具有曲线臂806、806和矩形耦合焊盘808的电感环路804。在图8的所例示示例中，仅示出了直至电感环路804(例如，直至第二金属层226b)的金属层。虚线表示位于不同金属层(例如，第三金属层226c)中的迹线810，其将使用于电信号路径的电路完整，与联系图4-6示出和描述的迹线432类似。
在一些示例中，根据特定应用所需的电感的量，电感环路可以包括多个环路(例如，限定出回环超过360度的路径)。具体地，如图9的所例示示例中所示，示例性金属互连900包括示例性电感环路902，其具有处于螺旋式配置的两个环路。如本文所使用的，在描述电感环路具有超过一个环路的语境下使用的“螺旋式”是指有多个环路处于公共平面(例如，单个金属层)中，但是从这些环路所环绕的中心按照不同距离沿径向间隔开。在其他示例中，在螺旋式电感环路中可以有超过两个环路。在这一示例中，电感环路902包括直线臂，其以90度角弯曲，以形成大致矩形的形状。在所例示的示例中，电感环路902的整个螺旋式配置位于同一金属层中。在其他示例中，多个环路中的不同环路(或其部分)位于封装基板内的单独金属层中。也就是说，在一些示例中，多个环路被布置成线圈式配置。如本文所使用的，在描述电感环路具有超过一个环路的语境下使用的术语“线圈式”是指多个环路中的不同环路(或其部分)位于不同平面(例如，不同金属层)中，并且可以在垂直于所述不同平面(环路或环路部分沿所述不同平面延伸)的方向上相互重叠。此外，如图8和图9之间的比较所示，电感环路的臂的厚度或宽度可以根据使用这些电感环路的特定应用而不同。
图4-9的金属互连402、700、800、900的前述示例教导或者建议了不同特征。尽管上文公开的示例性金属互连402、700、800、900中的每者具有某些特征，但是应当理解，一个示例的特定特征未必唯独与该示例结合使用。相反，上文描述的和/或附图中描绘的特征中的任何特征可以与任何示例结合，以作为这些示例的任何其他示例的补充或替代。一个示例的特征与另一示例的特征不相互排斥。相反，本公开的范围涵盖任何特征的任何组合。
图4-9的示例性金属互连402、700、800、900以及更一般而言的本文公开的图1的示例性IC封装100可以被包括在任何适当的电子部件中。图10-13示出了可以包括本文公开的IC封装100或者可以被包括在本文公开的IC封装100中的设备的各种示例。
图10是可以被包括在图1的IC封装100中(例如，作为管芯106、108中的任何适当的管芯)的晶圆1000和管芯1002的顶视图。晶圆1000可以由半导体材料构成，并且可以包括一个或多个具有形成于晶圆1000的表面上的IC结构的管芯1002。管芯1002中的每者可以是包括任何适当IC的半导体产品的重复单位。在所述半导体产品的制作完成之后，晶圆1000可以经历单个化工艺，其中，使管芯1002相互分开，以提供半导体产品的分立“芯片”。管芯1002可以包括一个或多个晶体管(例如，下文论述的图11的晶体管1140中的一些)、用以向所述晶体管路由电信号的支持电路系统、无源部件(例如，信号迹线、电阻器、电容器或电感器)和/或任何其他IC部件。在一些示例中，晶圆1000或者管芯1002可以包括存储器装置(例如，随机存取存储器(RAM)装置，例如静态RAM(SRAM)装置、磁RAM(MRAM)装置、电阻式RAM(RRAM)装置、导电桥接RAM(CBRAM)装置等)、逻辑装置(例如，AND、OR、NAND或者NOR门)、或者任何其他适当电路元件。可以将这些装置中的多个装置结合到单个管芯1002上。例如，由多个存储器装置形成的存储器阵列可以与处理装置(例如，图13的处理装置1302)、或者被配置为将信息存储在存储器装置中或执行存储在存储器阵列中的指令的其他逻辑单元形成在同一管芯1002上。本文公开的示例性IC封装100可以是使用管芯到晶圆组装技术制造的，其中，将一些管芯106、108附接至包括其他的管芯106、108的晶圆1000上，并且接下来对晶圆1000进行单个化处理。
图11是可以被包括在示例性IC封装100中的(例如，被包括在管芯106、108中的任一者中的)IC装置1100的截面侧视图。IC装置1100中的一者或多者可以被包括在一个或多个管芯1002(图10)中。IC装置1100可以形成于管芯基板1102(例如，图10的晶圆1000)上并可以被包括在管芯(例如，图10的管芯1002)中。管芯基板1102可以是由半导体材料系构成的半导体基板，该半导体材料系包括(例如)n型或p型材料系(或两者的组合)。例如，管芯基板1102可以包括使用体块硅或者绝缘体上硅(SOI)子结构形成的晶体基板。在一些示例中，管芯基板1102可以是使用替代材料(其可以与硅结合，也可以不与硅结合)形成的，所述材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用其他被归类为II-VI族、III-V族或者IV族的材料来形成管芯基板1102。尽管此处描述了可以形成管芯基板1102的材料的几个示例，但是可以使用任何可以充当IC装置1100的基础的材料。管芯基板1102可以是单个化的管芯(例如，图10的管芯1002)或晶圆(例如，图10的晶圆1000)的部分。
IC装置1100可以包括设置在管芯基板1102上的一个或多个装置层1104。装置层1104可以包括形成于管芯基板1102上的一个或多个晶体管1140(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。装置层1104可以包括(例如)一个或多个源极和/或漏极(S/D)区1120、用以控制晶体管1140中的电流在S/D区1120之间的流动的栅极1122、以及用以向/从S/D区1120路由电信号的一个或多个S/D接触部1124。晶体管1140可以包括为了清楚起见未示出的额外特征，例如，装置隔离区和栅极接触部等。晶体管1140不限于图11中描绘的类型和配置，并且可以包括很宽范围的各种各样的其他类型和配置，例如，平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的FinFET晶体管以及诸如纳米带晶体管和纳米线晶体管的栅极包绕式或全环绕式晶体管。
每个晶体管1140可以包括由至少两层(栅极电介质和栅电极)形成的栅极1122。栅极电介质可以包括一个层或者层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅、和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用到栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、氧化铝镧、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅以及铌酸锌铅。在一些示例中，可以对栅极电介质执行退火工艺，以在使用高k材料时改善其质量。
栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或者n型功函数金属，具体取决于晶体管1140将是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅电极可以由两个或更多金属层的堆叠体构成，其中，一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的而包括其他金属层，例如，阻挡层。对于PMOS晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下文参考NMOS晶体管论述的金属中的任何金属(例如，用于功函数调节)。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上文参考PMOS晶体管论述的金属中的任何金属(例如，用于功函数调节)。
在一些实施例中，在从晶体管1140的沿源极-沟道-漏极方向的截面图观察时，栅电极可以由U形结构构成，该结构包括基本上平行于管芯基板1102的表面的底部部分以及基本上垂直于管芯基板1102的顶表面的两个侧壁部分。在其他示例中，形成栅电极的金属层中的至少一者可以简单地是基本上平行于管芯基板1102的顶表面的平面层，并且不包括基本上垂直于管芯基板1102的顶表面的侧壁部分。在其他示例中，栅电极可以由U形结构和平面非U形结构的组合构成。例如，栅电极可以由在一个或多个平面非U形层顶部形成的一个或多个U形金属层构成。
在一些示例中，可以将一对侧壁间隔体形成在栅极堆叠体的相反两侧上，以托夹该栅极堆叠体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔体的工艺是本领域公知的，并且一般包括沉积和蚀刻工艺步骤。在一些示例中，可以使用多个间隔体对，例如，可以在栅极堆叠体的相反两侧上形成两对、三对或四对侧壁间隔体。
S/D区1120可以形成在管芯基板1102内，与每个晶体管1140的栅极1122相邻。例如，S/D区1120可以使用注入/扩散工艺或者使用蚀刻/沉积工艺形成。在前一种工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯基板1102中，以形成S/D区1120。离子注入工艺随后可以是退火工艺，其使掺杂剂活化，并使其向管芯基板1102中扩散更远。在后一种工艺中，可以首先对管芯基板1102进行蚀刻，以在S/D区1120的位置上形成凹陷。之后，可以实施外延沉积工艺，以采用用于制作S/D区1120的材料填充所述凹陷。在一些实施例中，S/D区1120可以是使用诸如硅锗或者碳化硅的硅合金制作的。在一些示例中，可以利用诸如硼、砷或磷的掺杂剂对外延沉积的硅合金进行原位掺杂。在一些示例中，可以使用一种或多种替代半导体材料(例如锗或者III-V族材料或合金)形成S/D区1120。在其他示例中，可以使用一层或多层的金属和/或金属合金形成S/D区1120。
可以通过设置在装置层1104上的一个或多个互连层(在图11中被示为互连层1106-2010)来向和/或从装置层1104的装置(例如，晶体管1140)路由电信号，例如功率信号和/或输入/输出(I/O)信号。例如，装置层1104的导电特征(例如，栅极1122和S/D接触部1124)可以与互连层1106-2010的互连结构1128电耦合。一个或多个互连层1106-2010可以形成IC装置1100的金属化堆叠体(又称为“ILD堆叠体”)1119。
互连结构1128可以布置在互连层1106-2010内，以根据很宽范围的各种设计对电信号进行路由(具体而言，所述布置不限于图11描绘的互连结构1128的特定配置)。尽管图11中描绘了特定数量的互连层1106-2010，但本公开的示例包括具有比所描绘的更多或更少互连层的IC装置。
在一些示例中，互连结构1128可以包括用诸如金属的导电材料填充的线1128a和/或过孔1128b。线1128a可以被布置为在基本上与管芯基板1102的在上面形成装置层1104的表面平行的平面的方向上对电信号进行路由。例如，线1128a可以在从图11的角度来看进出页面的方向上对电信号进行路由。过孔1128b可以被布置为在基本上与管芯基板1102的在上面形成装置层1104的表面垂直的平面的方向上对电信号进行路由。在一些示例中，过孔1128b可以将不同互连层1106-2010的线1128a电耦合在一起。
互连层1106-2010可以包括设置在互连结构1128之间的电介质材料1126，如图11所示。在一些示例中，在互连层1106-2010中的不同互连层中设置在互连结构1128之间的电介质材料1126可以具有不同成分；在其他示例中，不同互连层1106-2010之间的电介质材料1126的成分可以是相同的。
第一互连层1106(称为金属1或“M1”)可以直接形成在装置层1104上。在一些示例中，第一互连层1106可以包括线1128a和/或过孔1128b，如图所示。第一互连层1106的线1128a可以与装置层1104的接触部(例如，S/D接触部1124)耦合。
第二互连层1108(称为金属2或“M2”)可以直接形成在第一互连层1106上。在一些示例中，第二互连层1108可以包括过孔1128b，以使第二互连层1108的线1128a与第一互连层1106的线1128a耦合。尽管为了清楚起见在每个互连层内(例如，在第二互连层1108内)用线在结构上勾画出了线1128a和过孔1128b，但是在一些示例中，线1128a和过孔1128b可以在结构和/或材料上是连续的(例如，在双重金属镶嵌工艺期间被同时填充)。
可以根据联系第二互连层1108或第一互连层1106描述的类似技术和配置在第二互连层1108上接着形成第三互连层1110(被称为金属3或“M3”)(以及额外互连层，根据需要)。在一些示例中，IC装置1100中的金属化堆叠体1119中“向上处于更高位置”(即，距装置层1104更远)的互连层可以更厚。
IC装置1100可以包括形成于互连层1106-2010上的阻焊剂材料1134(例如，聚酰亚胺或类似材料)以及一个或多个导电接触部1136。在图11中，将导电接触部1136示为采取接合焊盘的形式。导电接触部1136可以与互连结构1128电耦合，并且被配置为将(多个)晶体管1140的电信号路由至其他外部装置。例如，可以在一个或多个导电接触部1136上形成焊料接合，以使包括IC装置1100的芯片与另一部件(例如，电路板)机械和/或电耦合。IC装置1100可以包括额外的或者替代的结构，以路由来自互连层1106-2010的电信号；例如，导电接触部1136可以包括将电信号路由至外部部件的其他类似特征(例如，柱)。
图12是可以包括本文公开的IC封装100的IC装置组件1200的截面侧视图。在一些示例中，IC装置组件对应于IC封装100。IC装置组件1200包括设置在电路板1202(例如，可以是母板)上的许多部件。IC装置组件1200包括设置在电路板1202的第一面1240以及电路板1202的相反的第二面1242上的部件；一般而言，部件可以设置在面1240和1242之一或两者上。下文参考IC装置组件1200论述的IC封装中的任何IC封装都可以采取图1的示例性IC封装100的形式。
在一些示例中，电路板1202可以是印刷电路板(PCB)，其包括通过电介质材料层相互分隔开并且通过导电过孔而互连的多个金属层。所述金属层中的任何一者或多者可以是按照预期电路图案形成的，从而(任选协同其他金属层)在耦合至电路板1202的部件之间对电信号进行路由。在其他示例中，电路板1202可以是非PCB基板。在一些示例中，电路板1202可以是(例如)图1的电路板102。
图12中所示的IC装置组件1200包括通过耦合部件1216耦合至电路板1202的第一面1240的内插器上封装结构1236。耦合部件1216可以将内插器上封装结构1236电和机械耦合至电路板1202，并且可以包括焊料球(如图12所示)、插座的公母部分、粘合剂、底部填充材料、和/或任何其他适当的电和/或机械耦合结构。
内插器上封装结构1236可以包括通过耦合部件1218耦合至内插器1204的IC封装1220。耦合部件1218可以针对应用采取任何适当形式，例如，上文参考耦合部件1216论述的形式。尽管图12示出了单个IC封装1220，但是可以将多个IC封装耦合至内插器1204；实际上，可以将额外的内插器耦合至内插器1204。内插器1204可以提供用于桥接电路板1202和IC封装1220的居间基板。IC封装1220可以是或者可以包括(例如)管芯(图10的管芯1002)、IC装置(例如，图11的IC装置1100)或者任何其他适当部件。一般而言，内插器1204可以将连接扩展至更宽的间距或者将连接重新路由至不同连接。例如，内插器1204可以将IC封装1220(例如，管芯)耦合至耦合部件1216的一组BGA导电接触部，从而耦合至电路板1202。在图12中所示的示例中，IC封装1220和电路板1202被附接至内插器1204的相反侧；在其他示例中，IC封装1220和电路板1202可以被附接至内插器1204的同一侧。在一些示例中，可以利用内插器1204互连三个或更多部件。
在一些示例中，内插器1204可以被形成为PCB，该PCB包括通过电介质材料层相互分隔开并且通过导电过孔而互连的多个金属层。在一些示例中，内插器1204可以由环氧树脂、玻璃纤维强化的环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或者如聚酰亚胺的聚合物材料形成。在一些示例中，内插器1204可以由交替的刚性或柔性材料形成，其可以包括上文描述为用于半导体基板中的相同材料，例如硅、锗和其他III-V族和IV族材料。内插器1204可以包括金属互连1208和过孔1210，过孔1210包括但不限于穿硅过孔(TSV)1206。内插器1204还可以包括嵌入装置1214，所述嵌入装置包括无源装置和有源装置两者。这样的装置可以包括但不限于电容器、解耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电(ESD)装置和存储器装置。也可以在内插器1204上形成诸如射频装置、功率放大器、功率管理装置、天线、阵列、传感器和微机电系统(MEMS)装置的更为复杂的装置。内插器上封装结构1236可以采取任何本领域已知的内插器上封装结构的形式。
IC装置组件1200可以包括通过耦合部件1222耦合至电路板1202的第一面1240的IC封装1224。耦合部件1222可以采取上文参考耦合部件1216论述的示例中的任何示例的形式，并且IC封装1224可以采取上文参考IC封装1220论述的示例中的任何示例的形式。
图12中示出的IC装置组件1200包括通过耦合部件1228耦合到电路板1202的第二面1242的封装上封装结构1234。封装上封装结构1234可以包括第一IC封装1226和第二IC封装1232，它们通过耦合部件1230耦合到一起，使得第一IC封装1226设置在电路板1202与第二IC封装1232之间。耦合部件1228、1230可以采取上文论述的耦合部件1216的示例中的任何示例的形式，并且IC封装1226、1232可以采取上文论述的IC封装1220的示例中的任何示例的形式。封装上封装结构1234可以是根据本领域已知的任何的封装上封装结构配置的。
图13是可以包括图1的示例性IC封装100中的一个或多个的示例性电装置1300的框图。例如，电装置1300的部件中的任何适当部件可以包括本文公开的装置组件1200、IC装置1100或者管芯1002中的一者或多者，并且可以被布置在示例性IC封装100中。在图13中将许多部件例示为包括在电装置1300中，但是这些部件中的任何一者或多者可以被省略或者加倍，具体视应用的情况而定。在一些示例中，可以将被包括在电装置1300中的部件中的一些或全部附接至一个或多个母板。在一些示例中，这些部件中的一些或全部被制作到单个片上系统(SoC)管芯上。
此外，在各种示例中，电装置1300可以不包括图13所示的部件中的一个或多个部件，但是电装置1300可以包括用于耦合至所述一个或多个部件的接口电路系统。例如，电装置1300可以不包括显示装置1306，但是可以包括显示装置接口电路系统(例如，连接器和驱动器电路系统)，显示装置1306可以与所述接口电路系统耦合。在另一组示例中，电装置1300可以不包括音频输入装置1324或音频输出装置1308，但是可以包括音频输入或输出装置接口电路系统(例如，连接器和支持电路系统)，音频输入装置1324或音频输出装置1308可以与所述接口电路系统耦合。
电装置1300可以包括处理装置1302(例如，一个或多个处理装置)。如本文所用，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将所述电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置1302可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(执行硬件内的密码算法的专用处理器)、服务器处理器、或者任何其他适当处理装置。一般地，电装置1300可以包括存储器1304，存储器1304本身可以包括一种或多种存储器装置，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器和/或硬盘驱动器。在一些示例中，存储器1304可以包括与处理装置1302共享管芯的存储器。该存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或者自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些示例中，电装置1300可以包括通信芯片1312(例如，一个或多个通信芯片)。例如，通信芯片1312可以被配置为用于管理用于向和从电装置1300传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些示例中它们可能不包含。
通信芯片1312可以实施很多种无线标准或协议中的任何标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准(包括WiFi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案))、长期演进(LTE)计划连同任何修正案、更新和/或修订(例如，高级LTE计划、超移动宽带(UMB)计划(又称为“3GPP2”)等)。IEEE 802.16兼容型宽带无线接入(BWA)网络一般被称为WiMAX网络，WiMAX是表示全球微波接入互操作性的首字母缩略词，其为通过了IEEE 802.16标准的符合性和互操作性测试的产品的认证标志。通信芯片1312可以根据全球移动通信系统(GSM)、通用分组无线电业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络进行操作。通信芯片1312可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线电接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进UTRAN(E-UTRAN)进行操作。通信芯片1312可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、它们的衍生产物以及任何其他被指定为3G、4G、5G及后续版本的无线协议进行操作。在其他示例中，通信芯片1312可以根据其他无线协议进行操作。电装置1300可以包括天线1322，以促进无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些示例中，通信芯片1312可以管理有线通信，例如电学、光学或任何其他适当通信协议(例如，以太网)。如上文所指出的，通信芯片1312可以包括多个通信芯片。例如，第一通信芯片1312可以专用于较短程的无线通信，例如Wi-Fi或蓝牙，并且第二通信芯片1312可以专用于较长程的无线通信，例如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO及其他。在一些示例中，第一通信芯片1312可以专用于无线通信，并且第二通信芯片1312可以专用于有线通信。
电装置1300可以包括电池/电源电路系统1314。电池/电源电路系统1314可以包括一个或多个能量储存装置(例如，电池或电容器)和/或用于将电装置1300的部件耦合至与电装置1300分开的能量源(例如，AC线路电源)的电路系统。
电装置1300可以包括显示装置1306(或者对应接口电路系统，如上文所论述的)。显示装置1306可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或者平板显示器。
电装置1300可以包括音频输出装置1308(或者对应接口电路系统，如上文所论述的)。音频输出装置1308可以包括任何生成可听指示的装置，例如扬声器、耳机或耳塞。
电装置1300可以包括音频输入装置1324(或者对应接口电路系统，如上文所论述的)。音频输入装置1324可以包括任何生成表示声音的信号的装置，例如，麦克风、麦克风阵列或者数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
电装置1300可以包括GPS装置1318(或者对应接口电路系统，如上文所论述的)。GPS装置1318可以与基于卫星的系统通信，并且可以接收电装置1300的位置，这是本领域已知的。
电装置1300可以包括任何其他输出装置1310(或者对应接口电路系统，如上文所论述的)。其他输出装置1310的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有线或无线发送器或者额外的存储装置。
电装置1300可以包括任何其他输入装置1320(或者对应接口电路系统，如上文所论述的)。其他输入装置1320的示例可以包括加速度计、陀螺仪、罗盘、图像俘获装置、键盘、诸如鼠标、触笔、触控板的光标控制装置、条形码读取器、快速响应(QR)码读取器、任何传感器或者射频识别(RFID)读取器。
电装置1300可以具有任何预期的外形因子，例如手提式或者移动电装置(例如，蜂窝电话、智能电话、移动因特网装置、音乐播放器、平板计算机、膝上型计算机、笔记本计算机、超级本计算机、个人数字助理(PDA)、超级移动个人计算机等)、台式电装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频录像机或者可穿戴电装置。在一些示例中，电装置1300可以是任何其他处理数据的电子装置。
“包括”和“包含”(以及它们的所有形式和时态)在本文中被用作开放性术语。因而，每当权利要求在前序或者任何种类的权利要求详述内采用任何形式的“包括”或“包含”(例如，它们的所有形式和时态)时，应当理解可以存在附加的元件、项目等，而不脱离对应权利要求或详述的范围。如本文所使用的，当在(例如)权利要求的前序中使用短语“至少”作为过渡术语时，其按照与术语“包括”和“包含”具有开放性的方式相同的方式具有开放性。术语“和/或”在被按照(例如)A、B和/或C的形式使用时是指A、B、C的任何组合或子集，例如(1)唯独A、(2)唯独B、(3)唯独C、(4)A与B、(5)A与C、(6)B与C或者(7)A与B与C。如在描述结构、部件、物项、对象和/或物体的语境下所使用的，短语“A和B中的至少一个”意在是指包括下方情况中的任何情况的实施方式：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B。类似地，如在描述结构、部件、物项、对象和/或物体的语境下所使用的，短语“A或B中的至少一个”意在是指包括下方情况中的任何情况的实施方式：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B。如在描述过程、指令、动作、活动和/或步骤的执行或实施的语境下所使用的，短语“A和B中的至少一个”意在是指包括下方情况中的任何情况的实施方式：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B。类似地，如在描述过程、指令、动作、活动和/或步骤的执行或实施的语境下所使用的，“A或B中的至少一个”意在是指包括下方情况中的任何情况的实施方式：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B。
如本文所使用的，单数引述(例如，“一”、“第一”、“第二”等)不排除多个。如本文所使用的，术语“一”对象是指该对象中的一个或多个。术语“一”、“一个或多个”和“至少一个”在本文中可互换使用。此外，尽管是单个地列举的，但是可以由(例如)同一实体或对象实施多个模块、元件或方法动作。此外，尽管个体特征可以被包括在不同示例或权利要求中，但是有可能对这些特征进行组合，并且被包括在不同示例或权利要求中并不暗指特征的组合不是可行和/或有利的。
由前文将认识到，已经公开了示例性系统、方法、设备和制品，它们实施的电感和电容补偿结构增大了球栅阵列中的球之间的互电容，由此降低串扰，同时增大了球处的阻抗，以减小阻抗不连续性。通过在与对应球相邻的金属互连的信号路径内实施电感环路而实现了阻抗不连续性的减小。此外，通过在电感环路上并入耦合焊盘以使得耦合焊盘被定位为接近与相邻球相关联的接触焊盘而实现了串扰的减小。这些改进能够提高包含这样的电感和电容补偿结构的IC封装的性能。更具体而言，对于DDR存储器封装而言，这些改进实现了封装可以执行的速度等级的增大。所公开的系统、方法、设备和制品涉及诸如计算机或者其他电子和/或机械装置的机器的操作中的一项或多项改进。
示例1包括一种设备，其包括：封装基板；位于该封装基板的第一表面上的球栅阵列，球栅阵列包括第一球和与第一球相邻的第二球，该球栅阵列使封装基板能够电耦合至电路板；以及位于封装基板内的金属互连，金属互连电耦合至第一球，金属互连包括朝向第二球延伸的电感环路。
示例2包括示例1的设备，还包括位于封装基板的第一表面上的第一接触焊盘和第二接触焊盘，第一接触焊盘和第二接触焊盘分别与第一球和第二球相关联，所述金属互连通过第一接触焊盘电耦合至第一球，所述电感环路接近第二接触焊盘，使得第二接触焊盘位于电感环路和第二球之间。
示例3包括示例2的设备，其中，封装基板包括通过居间电介质材料层分隔开的多个金属层，第一接触焊盘和第二接触焊盘位于所述多个金属层中的第一金属层中，该电感环路位于所述多个金属层中的第二金属层中，第二金属层与第一金属层相邻，并且在其间没有其他金属层。
示例4包括示例2或3中的任何一者的设备，其中，电感环路包括定位于电感环路的第一臂和第二臂之间的耦合焊盘，该耦合焊盘接近第二接触焊盘。
示例5包括示例1-4中的任何一者的设备，其中，电感环路的部分是曲线。
示例6包括示例1-5中的任何一者的设备，其中，电感环路的部分是直线。
示例7包括示例1-6中的任何一者的设备，其中，电感环路包括多个环路。
示例8包括示例7的设备，其中，所述多个环路按照螺旋式配置布置在封装基板的金属层中。
示例9包括示例7的设备，其中，所述多个环路中的不同环路位于封装基板的不同金属层中。
示例10包括示例1-7中的任何一者的设备，其中，电感环路的不同部分位于封装基板的不同金属层中。
示例11包括示例1-10中的任何一者的设备，其中，金属互连包括第一过孔堆叠体和相对于第一过孔堆叠体横向偏移的第二过孔堆叠体，电感环路的第一端连接至第一过孔堆叠体中的第一过孔焊盘，并且电感环路的第二端连接至第二过孔堆叠体中的第二过孔焊盘。
示例12包括示例11的设备，其中，金属过孔在第一过孔焊盘和与第一球相关联的接触焊盘之间延伸，并且电介质材料层将第二过孔焊盘与接触焊盘分隔开。
示例13包括示例11或12中的任何一者的设备，其中，第二过孔堆叠体包括第三过孔焊盘和第一金属过孔，第一金属过孔在第二过孔焊盘和第三过孔焊盘之间延伸，第一过孔堆叠体包括第四过孔焊盘，并且金属迹线在第三过孔焊盘和第四过孔焊盘之间延伸。
示例14包括示例13的设备，其中，电介质材料层将第一过孔焊盘与第四过孔焊盘分隔开。
示例15包括示例11-14中的任何一者的设备，其中，第一过孔堆叠体和第二过孔堆叠体均横向定位于与第一球相关联的接触焊盘的周缘以内。
示例16包括一种集成电路(IC)封装，包括：封装基板，该封装基板包括第一表面和与第一表面相反的第二表面；位于封装基板的第一表面上的球栅阵列；位于封装基板的第二表面上的半导体管芯；以及限定用于使电信号在半导体管芯和球栅阵列的第一球之间传递的路径的金属互连，该金属互连包括电感环路。
示例17包括示例16的IC封装，其中，电感环路的第一端电连接至与接触焊盘接触的第一金属过孔，接触焊盘与第一球相关联，电感环路的第二端电连接至第二金属过孔，第一金属过孔在垂直于接触焊盘的方向上与第二金属过孔对准，并且第一金属过孔与第二金属过孔通过电介质材料层分隔开。
示例18包括示例16或17中的任何一者的IC封装，还包括沿电感环路的长度定位在相对于第一球处于远端的点处的耦合焊盘，该耦合焊盘与和球栅阵列的第二球相关联的接触焊盘对准并面对该接触焊盘。
示例19包括示例16-18中的任何一者的IC封装，其中，该IC封装是DDR存储器封装。
示例20包括一种设备，其包括：封装基板，其在该封装基板的第一表面上支撑半导体管芯，该封装基板包括位于该封装基板的第二表面上的球栅阵列，第二表面与第一表面相反；以及将半导体管芯电耦合至球栅阵列的金属互连，该金属互连包括用于减小球栅阵列的第一球处的阻抗不连续性的模块。
示例21包括示例20的设备，其中，所述阻抗不连续性减小模块用于限定在半导体管芯和第一球之间运送电信号所沿的路径。
示例22包括示例20或21中的任何一者的设备，其中，所述阻抗不连续性减小模块位于与第二金属层相邻的第一金属层中，第二金属层包括与第一球相关联的接触焊盘。
示例23包括示例20-22中的任何一者的设备，其中，所述阻抗不连续性减小模块包括用于减小第一球和与第一球相邻的第二球之间的串扰的模块。
在此将下文的权利要求通过这一引用结合到该具体实施方式部分中。尽管本文已经公开了某些示例性系统、方法、设备和制品，但是本专利的涵盖范围不限于此。相反，本专利涵盖合法地落在本专利的权利要求书的范围内的所有系统、方法、设备和制品。

Claims (23)

1.一种设备，包括：
封装基板；
位于所述封装基板的第一表面上的球栅阵列，所述球栅阵列包括第一球和与所述第一球相邻的第二球，所述球栅阵列使所述封装基板电耦合至电路板；以及
位于所述封装基板内的金属互连，所述金属互连电耦合至所述第一球，所述金属互连包括朝向所述第二球延伸的电感环路。
2.根据权利要求1所述的设备，还包括位于所述封装基板的所述第一表面上的第一接触焊盘和第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘分别与所述第一球和所述第二球相关联，所述金属互连通过所述第一接触焊盘电耦合至所述第一球，所述电感环路接近所述第二接触焊盘，使得所述第二接触焊盘位于所述电感环路和所述第二球之间。
3.根据权利要求2所述的设备，其中，所述封装基板包括通过居间电介质材料层分隔开的多个金属层，所述第一接触焊盘和所述第二接触焊盘位于所述多个金属层中的第一金属层中，所述电感环路位于所述多个金属层中的第二金属层中，所述第二金属层与所述第一金属层相邻，并且在所述第一金属层与所述第二金属层之间没有其他金属层。
4.根据权利要求2所述的设备，其中，所述电感环路包括定位于所述电感环路的第一臂和第二臂之间的耦合焊盘，所述耦合焊盘接近所述第二接触焊盘。
5.根据权利要求1-4中的任何一项所述的设备，其中，所述电感环路的部分是曲线。
6.根据权利要求1-4中的任何一项所述的设备，其中，所述电感环路的部分是直线。
7.根据权利要求1-4中的任何一项所述的设备，其中，所述电感环路包括多个环路。
8.根据权利要求7所述的设备，其中，所述多个环路按照螺旋式配置布置在所述封装基板的金属层中。
9.根据权利要求7所述的设备，其中，所述多个环路中的不同环路位于所述封装基板的不同金属层中。
10.根据权利要求1-4中的任何一项所述的设备，其中，所述电感环路的不同部分位于所述封装基板的不同金属层中。
11.根据权利要求1-4中的任何一项所述的设备，其中，所述金属互连包括第一过孔堆叠体和相对于所述第一过孔堆叠体横向偏移的第二过孔堆叠体，所述电感环路的第一端连接至所述第一过孔堆叠体中的第一过孔焊盘，并且所述电感环路的第二端连接至所述第二过孔堆叠体中的第二过孔焊盘。
12.根据权利要求11所述的设备，其中，金属过孔在所述第一过孔焊盘和与所述第一球相关联的接触焊盘之间延伸，并且电介质材料层将所述第二过孔焊盘与所述接触焊盘分隔开。
13.根据权利要求11所述的设备，其中，所述第二过孔堆叠体包括第三过孔焊盘和第一金属过孔，所述第一金属过孔在所述第二过孔焊盘和所述第三过孔焊盘之间延伸，所述第一过孔堆叠体包括第四过孔焊盘，并且金属迹线在所述第三过孔焊盘和所述第四过孔焊盘之间延伸。
14.根据权利要求13所述的设备，其中，电介质材料层将所述第一过孔焊盘与所述第四过孔焊盘分隔开。
15.根据权利要求11所述的设备，其中，所述第一过孔堆叠体和所述第二过孔堆叠体均横向定位于与所述第一球相关联的接触焊盘的周缘以内。
16.一种集成电路(IC)封装，包括：
封装基板，所述封装基板包括第一表面和与所述第一表面相反的第二表面；
位于所述封装基板的所述第一表面上的球栅阵列；
位于所述封装基板的所述第二表面上的半导体管芯；以及
限定用于使电信号在所述半导体管芯和所述球栅阵列的第一球之间传递的路径的金属互连，所述金属互连包括电感环路。
17.根据权利要求16所述的IC封装，其中，所述电感环路的第一端电连接至与接触焊盘接触的第一金属过孔，所述接触焊盘与所述第一球相关联，所述电感环路的第二端电连接至第二金属过孔，所述第一金属过孔在垂直于所述接触焊盘的方向上与所述第二金属过孔对准，所述第一金属过孔与所述第二金属过孔通过电介质材料层分隔开。
18.根据权利要求16或17中的任何一项所述的IC封装，还包括沿所述电感环路的长度定位在相对于所述第一球处于远端的点处的耦合焊盘，所述耦合焊盘与和所述球栅阵列的第二球相关联的接触焊盘对准并面对所述接触焊盘。
19.根据权利要求16或17中的任何一项所述的IC封装，其中，所述IC封装是DDR存储器封装。
20.一种设备，包括：
封装基板，其在所述封装基板的第一表面上支撑半导体管芯，所述封装基板包括位于所述封装基板的第二表面上的球栅阵列，所述第二表面与所述第一表面相反；以及
将所述半导体管芯电耦合至所述球栅阵列的金属互连，所述金属互连包括用于减小所述球栅阵列的第一球处的阻抗不连续性的模块。
21.根据权利要求20所述的设备，其中，所述阻抗不连续性减小模块用于限定在所述半导体管芯和所述第一球之间运送电信号所沿的路径。
22.根据权利要求20所述的设备，其中，所述阻抗不连续性减小模块位于与第二金属层相邻的第一金属层中，所述第二金属层包括与所述第一球相关联的接触焊盘。
23.根据权利要求20-22中的任何一项所述的设备，其中，所述阻抗不连续性减小模块包括用于减小所述第一球和与所述第一球相邻的第二球之间的串扰的模块。
CN202180100054.3A 2021-12-15 2021-12-15 用于降低集成电路封装中的阻抗不连续性和串扰的方法和设备 Pending CN117597775A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/138186 WO2023108457A1 (en) 2021-12-15 2021-12-15 Methods and apparatus to reduce impedance discontinuities and crosstalk in integrated circuit packages

Publications (1)

Publication Number Publication Date
CN117597775A true CN117597775A (zh) 2024-02-23

Family

ID=86774987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180100054.3A Pending CN117597775A (zh) 2021-12-15 2021-12-15 用于降低集成电路封装中的阻抗不连续性和串扰的方法和设备

Country Status (3)

Country Link
US (1) US20240274521A1 (zh)
CN (1) CN117597775A (zh)
WO (1) WO2023108457A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755391B2 (en) * 2015-01-09 2017-09-05 Oracle International Corporation Crosstalk reduction in electrical interconnects
US10276519B2 (en) * 2015-06-02 2019-04-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 to 60 Gbps and beyond
WO2018009171A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rlink - die to die channel interconnect configurations to improve signaling
US20200066692A1 (en) * 2016-12-14 2020-02-27 Intel IP Corporation Package devices having a ball grid array with side wall contact pads
US11670578B2 (en) * 2020-06-02 2023-06-06 Micron Technology, Inc. Ball grid arrays and associated apparatuses and systems

Also Published As

Publication number Publication date
WO2023108457A1 (en) 2023-06-22
US20240274521A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
US11749606B2 (en) Embedded bridge substrate having an integral device
US11937367B2 (en) Radio frequency front-end structures
US11424195B2 (en) Microelectronic assemblies having front end under embedded radio frequency die
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
EP3611762B1 (en) Structures and methods for large integrated circuit dies
CN118448364A (zh) 内插器封装上的嵌入式管芯
US11469189B2 (en) Inductor and transmission line with air gap
CN115863292A (zh) 用于直接芯片附连架构的共形功率输送结构
CN116368607A (zh) 用于集成电路器件和组件的混合制造
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
US20240105577A1 (en) Methods, systems, apparatus, and articles of manufacture to produce integrated circuit packages with grounding members
US20240088199A1 (en) Technologies for glass core inductor
US20230178502A1 (en) Methods and apparatus to reduce thickness of on-package memory architectures
WO2023108457A1 (en) Methods and apparatus to reduce impedance discontinuities and crosstalk in integrated circuit packages
US20230299044A1 (en) Passive electrical components in mold metal layers of a multi-die complex
US20230352416A1 (en) Methods and apparatus to improve signal integrity performance in integrated circuit packages
US20230371172A1 (en) Microstrip routing circuits with dielectric films
US20230299123A1 (en) Inductors for hybrid bonding interconnect architectures
US12058847B2 (en) Monolithic memory stack
US20240114693A1 (en) Self-aligned patterning of plate lines in three-dimensional ferroelectric capacitors
US20240332134A1 (en) Methods and apparatus to mitigate electromigration in integrated circuit packages
US20240332193A1 (en) Interconnect bridge circuitry designs for integrated circuit package substrates
WO2022178814A1 (en) Integrated circuit supports with microstrips
WO2022178822A1 (en) Integrated circuit supports with microstrips
US20240113088A1 (en) Integrated circuit packages with hybrid bonded dies and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Yan Chenghai

Inventor after: Wang Lei

Inventor after: Yin Maoxin

Inventor after: W.Wang

Inventor before: Yan Chenghai

Inventor before: Wang Lei

Inventor before: M.Yin

Inventor before: W.Wang