CN117596940A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN117596940A
CN117596940A CN202310956449.4A CN202310956449A CN117596940A CN 117596940 A CN117596940 A CN 117596940A CN 202310956449 A CN202310956449 A CN 202310956449A CN 117596940 A CN117596940 A CN 117596940A
Authority
CN
China
Prior art keywords
insulating film
interlayer insulating
region
gate
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310956449.4A
Other languages
English (en)
Inventor
崔善英
卢相淳
申东菜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117596940A publication Critical patent/CN117596940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示设备包括：基板；设置在所述基板上的氧化物半导体层；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极；设置在所述栅极绝缘膜和所述栅极上的第一层间绝缘膜；设置在所述第一层间绝缘膜上的第二层间绝缘膜；连接至所述氧化物半导体层的源极；以及与所述源极分隔开并且连接至所述氧化物半导体层的漏极，其中所述氧化物半导体层包括：与所述栅极交叠的沟道区；连接至所述源极的源极区；连接至所述漏极的漏极区；设置在所述沟道区和所述源极区之间的中间源极区；以及设置在所述沟道区和所述漏极区之间的中间漏极区，所述中间源极区和所述中间漏极区的每一个的氢浓度低于所述源极区和所述漏极区的每一个的氢浓度。

Description

显示设备
技术领域
本发明涉及一种显示设备。更具体地，本发明涉及一种包括氧化物半导体薄膜晶体管的显示设备，其中短沟道效应可减少。
背景技术
正在开发诸如液晶显示设备(LCD)、有机发光显示设备(OLED)以及量子点显示设备之类的各种显示设备。
薄膜晶体管广泛用作在各种显示设备中的开关元件或驱动元件。薄膜晶体管可分类为非晶硅薄膜晶体管、多晶硅薄膜晶体管以及氧化物半导体薄膜晶体管。
近来，随着大面积模式和高清晰度模式在显示设备中增多，有利于确保显示面板中的一致性并且具有高迁移率的氧化物半导体薄膜晶体管广泛用在显示设备中。
发明内容
有源矩阵型显示设备的子像素设置有包括驱动薄膜晶体管和至少一个开关薄膜晶体管的像素电路。
在用于高清晰度模式的显示设备(例如在移动电话中使用的显示设备)中，子像素的尺寸较小，从而设置在子像素中的薄膜晶体管的尺寸存在限制。
因此，为了实现稳定的子像素操作，驱动薄膜晶体管的沟道长度被设计为相对大于开关薄膜晶体管的沟道长度。随着开关薄膜晶体管的沟道长度变小，由于诸如阈值电压降低(Vth滚降(roll-off))、DIBL(漏致势垒降低效应)等之类的短沟道效应，难以获得开关薄膜晶体管的稳定特性。
因此，本发明的发明人发明了一种制造氧化物半导体薄膜晶体管的新方法，其中短沟道效应可减少，并且本发明的发明人发明了一种包括由此制造的氧化物半导体薄膜晶体管的显示设备。
根据本发明实施方式的一个技术目的是提供一种包括氧化物半导体薄膜晶体管的显示设备，其中短沟道效应可减少。
根据本发明的目的不限于上述目的。未提及的根据本发明的其他目的和优点基于下文描述可被理解，或者可基于本发明的实施方式被更清楚地理解。此外，将易于理解：根据本发明的目的和优点可使用权利要求书所示的方式或其组合来实现。
本发明的一个方面提供一种显示设备，包括：基板；设置在所述基板上的氧化物半导体层；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极；设置在所述栅极绝缘膜和所述栅极上的第一层间绝缘膜；设置在所述第一层间绝缘膜上的第二层间绝缘膜；连接至所述氧化物半导体层的源极；以及与所述源极分隔开并且连接至所述氧化物半导体层的漏极，其中所述氧化物半导体层包括：与所述栅极交叠的沟道区；连接至所述源极的源极区；连接至所述漏极的漏极区；设置在所述沟道区和所述源极区之间的中间源极区；以及设置在所述沟道区和所述漏极区之间的中间漏极区，其中所述中间源极区和所述中间漏极区的每一个的氢浓度低于所述源极区和所述漏极区的每一个的氢浓度。
本发明的另一方面提供一种显示设备，包括：基板；设置在所述基板上的氧化物半导体层；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极；设置在所述栅极绝缘膜和所述栅极上的硅氧化物膜；以及设置在所述硅氧化物膜上的硅氮化物膜，其中所述氧化物半导体层包括：源极区；漏极区；具有比所述源极区的氢浓度低的氢浓度的中间源极区；以及具有比所述漏极区的氢浓度低的氢浓度的中间漏极区。
其他实施方式的细节包括在具体描述和附图中。
根据本发明的多个方面，薄膜晶体管的氧化物半导体层具有中间源极区和中间漏极区，中间源极区和中间漏极区分别设置在沟道区和源极区之间以及在沟道区和漏极区之间，并且分别具有比源极区和漏极区的导电率或氢浓度低的导电率或氢浓度。由此，薄膜晶体管的短沟道效应可减少或得到抑制，以确保薄膜晶体管的稳定特性。
根据本发明的多个方面，硅氧化物膜和硅氮化物膜依次设置在包括氧化物半导体层的薄膜晶体管的栅极上。关于这一点，硅氧化物膜具有与栅极交叠的一个部分以及不与栅极交叠的另一部分，其中这一个部分的厚度小于另一部分的厚度。可选地，硅氮化物膜具有限定在其中的与栅极交叠的开口，以部分地暴露硅氧化物。由此，在无需单独的离子注入工艺的条件下，沟道区、源极区、漏极区、以及具有比源极区和漏极区的导电率低的导电率的中间源极区和中间漏极区可形成在氧化物半导体层中。由此，薄膜晶体管的短沟道效应可减少或得到抑制，以确保薄膜晶体管的稳定特性。
本发明的效果不限于上述效果，未提及的其他效果根据下文描述对于所属领域的普通技术人员来说将清楚地理解。
附图说明
图1是图解根据本发明实施方式的显示设备的平面图。
图2是图解在根据本发明实施方式的显示设备中的一个子像素的等效电路图。
图3是示出在根据本发明实施方式的显示设备中的一个子像素的示意性剖视图。
图4是示出包括图3的开关薄膜晶体管的部分区域的剖视图。
图5至图7分别是示出根据本发明实施方式的包括图3的开关薄膜晶体管的部分区域的改型结构的剖视图。
图8A至图8C是示出图4所示的开关薄膜晶体管的制造工艺的剖视图。
图9A至图9D是示出图5所示的开关薄膜晶体管的制造工艺的剖视图。
图10A至图10D是示出图6所示的开关薄膜晶体管的制造工艺的剖视图。
具体实施方式
参考稍后结合附图详细描述的实施方式，本发明的优点和特征及其实现方法将变得清楚。然而，本发明不限于下文公开的实施方式，而是可以以各种不同的形式实现。因此，阐述这些实施方式只是为了使本发明的公开内容透彻完整并且将本发明的范围充分传达给本发明所属技术领域的普通技术人员。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比率、角度、数量等是示例性的，本发明不限于此。在本文中相同的参考标记指代相同的元件。此外，为了简化描述，将省略公知步骤和元件的描述和细节。此外，在本发明的下文详细描述中，阐述了大量具体细节以便提供对本发明的透彻理解。但是，将理解，本发明可在没有这些具体细节的条件下实践。在其他情形下，没有详细描述公知方法、程序、组件和电路，以避免不必要地模糊本发明的各个方面。
本文使用的术语旨在仅用于描述具体实施方式的目的，而不旨在限制本发明。将进一步理解，在本申请中使用的术语“包括”、“具有”和“包含”等指明了所描述的特征、整体、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、操作、元件、组件和/或其部分的存在或添加。如本文使用的，术语“和/或”包括相关所列项目的一个或多个的任意和所有组合。在要素列表之前的诸如“至少之一”之类的表达可修饰整个要素列表，而不是修饰列表中的单个要素。在解释数值时，即使没有给出明确描述，其也可出现误差或容差。
此外，还将理解，当第一元件或层被称为位于第二元件或层上时，第一元件可直接设置在第二元件上，或者可间接设置在第二元件上，其中第三元件或层设置在第一和第二元件或层之间。将理解，当一元件或层被称为“连接至”或“接合至”另一元件或层时，其可以直接设置在另一元件或层上，或者直接连接至或接合至另一元件或层，或者可存在一个或多个中间元件或层。此外，还将理解，当一元件或层被称为在两个元件或层“之间”时，可以在这两个元件或层之间只有这个元件或层，或者也可存在一个或多个中间元件或层。
此外，如本文使用的，当一层、膜、区域、板等可设置在另一层、膜、区域、板等上或上方时，前者可直接接触后者，或者其他层、膜、区域、板等可设置在前者和后者之间。如本文使用的，当一层、膜、区域、板等直接设置在另一层、膜、区域、板等上或上方时，前者直接接触后者，并且在前者和后者之间未设置其他层、膜、区域、板等。此外，如本文使用的，当一层、膜、区域、板等设置在另一层、膜、区域、板等下或下方时，前者可直接接触后者，或者其他层、膜、区域、板等可设置在前者和后者之间。如本文使用的，当一层、膜、区域、板等直接设置在另一层、膜、区域、板等下或下方时，前者直接接触后者，并且在前者和后者之间未设置其他层、膜、区域、板等。
在描述时间关系时，例如，当两个事件之间的时间先后顺序被描述为“在……之后”、“随后”、和“在……之前”等时，可在其间出现其他事件，除非表明了“紧接在后”、“紧接随后”或“紧接在前”。
将理解到，尽管在此可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅仅是用来将一元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本发明的精神和范围的情况下，下文描述的第一元件、组件、区域、层或部分可能被称为第二元件、组件、区域、层或部分。
本发明的各实施方式的特征可彼此部分或整体地组合，并且可在技术上彼此关联或相互操作。实施方式可彼此独立地实施，也可以关联的关系一起实施。
在解释一数值时，该值被解释为包括误差范围，除非有明确的单独描述。
除非另有定义，否则本文所使用的包括技术和科学术语在内的所有术语具有与本发明构思所属领域的普通技术人员通常所理解的含义相同的含义。还将理解，诸如在常用词典中定义的那些术语应被解释为具有与其在相关领域的上下文中的含义一致的含义，不应被理想化或过度形式化地解释，除非本文中明确这样定义。
下文中，将参照附图详细描述本发明实施方式的显示设备。
图1是图解根据本发明实施方式的显示设备的平面图。
显示设备包括：基板Sub；以及设置在基板上的显示区AA和围绕显示区AA的非显示区NA。栅极驱动器GIP设置在基板Sub上并位于非显示区NA中。数据驱动器D-IC设置在基板Sub上并位于非显示区NA中。
基板Sub上的显示区AA是布置有多个子像素SP并且显示图像的区域。每个子像素SP例如可包括红色、绿色、蓝色或白色光。但是，本发明不限于此。用于显示图像的发光元件和用于驱动发光元件的像素电路可设置在每个子像素SP中。像素电路可包括驱动薄膜晶体管、至少一个开关薄膜晶体管以及至少一个电容器。发光元件例如可以是有机发光二极管。
基板Sub上的非显示区NA是不显示图像的区域，并且是设置有用于驱动设置在显示区AA中的多个子像素SP的驱动器以及各种线的区域。栅极驱动器GIP、数据驱动器D-IC、栅极线GL和数据线DL可设置在非显示区NA中。
栅极驱动器GIP根据从时序控制器提供的多个栅极控制信号进行控制，并且单独驱动栅极线GL。数据驱动器D-OC根据从时序控制器提供的数据控制信号进行控制，将从时序控制器提供的数字数据转换成模拟数据信号，并将模拟数据信号提供给每条数据线DL。数据驱动器D-IC可向基准线(reference line)提供基准电压。
如图1所示，非显示区NA可以是围绕显示区AA的边缘的区域。在图1中，显示出非显示区NA围绕矩形显示区AA。但是，显示区AA的形状以及与显示区AA邻近的非显示区NA的形状和位置不限于图1所示的示例。显示区AA和非显示区NA的每一个可具有适用于其上安装显示设备的电子设备的设计的形式。显示区AA的形状的示例可以是五边形、六边形、圆形、椭圆形等。但本发明不限于此。
图2是图解在根据本发明实施方式的显示设备中的一个子像素的等效电路图。
参照图2，每个子像素SP包括：发光元件D，其连接至提供高电位驱动电压(第一驱动电压)EVDD的高电位电压线以及提供低电位驱动电压(第二驱动电压)EVSS的低电位电压线；以及像素电路，其包括至少一个第一开关薄膜晶体管ST1、第二开关薄膜晶体管ST2、驱动薄膜晶体管DT以及存储电容器Cst，用以独立地驱动发光元件D。图2所示的等效电路图是例示性的，开关晶体管的数量可根据用于补偿子像素SP的操作特性之差的内部补偿电路的设计而改变。像素电路可具有各种构造，比如3T1C(3个薄膜晶体管、1个电容器)、4T1C(4个薄膜晶体管、1个电容器)、5T1C(5个薄膜晶体管、1个电容器)、6T1C(6个薄膜晶体管、1个电容器)、7T1C(7个薄膜晶体管、1个电容器)等。
发光元件D包括：与驱动薄膜晶体管DT的源极节点N2连接的阳极；连接至低电位电压线PL2的阴极；以及设置在阳极和阴极之间的有机发光层。阳极可单独设置在每个子像素SP中，而阴极可以是由所有子像素SP共享的公共电极。
第一开关薄膜晶体管ST1基于从栅极驱动器GIP向一条栅极线GL1提供的扫描脉冲SCn进行操作，并将从数据驱动器D-IC提供至数据线DL的数据电压Vdata提供给驱动薄膜晶体管DT的栅极节点N1。
第二开关薄膜晶体管ST2基于从栅极驱动器GIP向另一栅极线GL2提供的感测脉冲SEn进行操作，并将从数据驱动器D-IC提供至基准线RL的基准电压Vref提供给驱动薄膜晶体管DT的源极节点N2。在一个示例中，在感测模式中，第二开关薄膜晶体管ST2可基于驱动薄膜晶体管DT的特性或者发光元件D的特性将电流提供给基准线RL。
存储电容器Cst连接至驱动薄膜晶体管DT的栅极节点N1和源极节点N2并且设置在栅极节点N1和源极节点N2之间，并且在其中充入经由第一开关薄膜晶体管ST1提供给栅极节点N1的数据电压Vdata和经由第二开关薄膜晶体管ST2提供给源极节点N2的基准电压Vref之差，作为驱动薄膜晶体管DT的驱动电压Vgs。存储电容器Cst在第一开关薄膜晶体管ST1和第二开关薄膜晶体管ST2截止的发光时段期间保持所充入的驱动电压Vgs不变。
驱动薄膜晶体管DT基于从存储电容器Cst提供的驱动电压Vgs控制从高电位电压线PL1提供的电流，并且将基于驱动电压Vgs确定的驱动电流提供给发光元件D，使得发光元件D发光。
图3是示出在根据本发明实施方式的显示设备中的一个子像素的示意性剖视图。
参照图3，在根据本发明实施方式的显示设备中的一个子像素可包括开关薄膜晶体管ST、驱动薄膜晶体管DT以及发光元件D。开关薄膜晶体管ST可包括第一氧化物半导体层110、第一栅极120、第一源极130S和第一漏极130D。驱动薄膜晶体管DT可包括第二氧化物半导体层210、第二栅极220、第二源极230S和第二漏极230D。发光元件D可包括阳极600、有机发光层610和阴极620。
光阻挡层200可设置在基板1000上。光阻挡层200可设置在待形成驱动薄膜晶体管DT的第二氧化物半导体层210的位置处。光阻挡层200的尺寸被控制为，使得第二氧化物半导体层210可被光阻挡层200完全覆盖。优选地。光阻挡层200的尺寸可大于第二氧化物半导体层210的尺寸。光阻挡层200可防止光从基板1000下方的位置引入到第二氧化物半导体层210，从而防止第二氧化物半导体层210的沟道区210c的特性劣化。基板1000可由玻璃或柔性塑料材料制成。光阻挡层200可包括诸如钼(Mo)、钛(Ti)或钼钛(MoTi)之类的金属材料。
覆盖光阻挡层200的第一缓冲层1140可设置在基板1000上。覆盖第一缓冲层1140的第二缓冲层1150可设置在第一缓冲层1140上。第一缓冲层1140和第二缓冲层1150的每一个可被实现为例如由硅氧化物、硅氮化物或硅氮氧化物制成的单层，或者由硅氧化物、硅氮化物和/或硅氮氧化物制成的多层的叠层。但是，本发明不限于此。第一缓冲层1140和第二缓冲层1150可阻挡经由基板1000引入的湿气或杂质。第一缓冲层1140和第二缓冲层1150可在基板1000上设置在整个显示区AA上。
开关薄膜晶体管ST的第一氧化物半导体层110和驱动薄膜晶体管DT的第二氧化物半导体层210可设置在第二缓冲层1150上。驱动薄膜晶体管DT的第二氧化物半导体层210可设置在与光阻挡层200交叠的位置处。第二氧化物半导体层210的尺寸可小于光阻挡层200的尺寸。
第一氧化物半导体层110和第二氧化物半导体层210的每一个可由氧化物半导体材料制成。例如，第一氧化物半导体层110和第二氧化物半导体层210的每一个可包括IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基和ITZO(InSnZnO)基氧化物半导体材料的至少之一。
开关薄膜晶体管ST的第一氧化物半导体层110可包括第一沟道区110c、第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1。
第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1的每一个可以是经由氢处理转换为导电区的区域。第一中间源极区110s1和第一中间漏极区110d1的每一个的导电率可低于第一源极区110s2和第一漏极区110d2的每一个的导电率。
驱动薄膜晶体管DT的第二氧化物半导体层210可包括第二沟道区210c、第二源极区210s和第二漏极区210d。第二源极区210s和第二漏极区210d的每一个可以是经由氢处理转换为导电区的区域。
栅极绝缘膜1160可设置在第一氧化物半导体层110和第二氧化物半导体层210上。栅极绝缘膜1160可在覆盖第一氧化物半导体层110和第二氧化物半导体层210的同时在基板1000上设置在整个显示区AA上。栅极绝缘膜1160例如可被实现为由硅氧化物、硅氮化物或硅氮氧化物制成的单层，或者由硅氧化物、硅氮化物和/或硅氮氧化物制成的多层的叠层。但是，本发明不限于此。
开关薄膜晶体管ST的第一栅极120和驱动薄膜晶体管DT的第二栅极220可设置在栅极绝缘膜1160上。第一栅极120可设置在与第一沟道区110c交叠的位置处，第二栅极220可设置在与第二沟道区210c交叠的位置处。
第一栅极120可通过栅极绝缘膜1160与第一氧化物半导体层110绝缘，而第二栅极220可通过栅极绝缘膜1160与第二氧化物半导体层210绝缘。
第一栅极120和第二栅极220的每一个例如可被实现为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的其中之一或其合金制成的单层，或者由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)和/或其合金制成的多层的叠层。但是，本发明不限于此。第一栅极120和第二栅极220的每一个例如可被实现为Mo/Ti的双层。
第一层间绝缘膜1170可设置在第一栅极120和第二栅极220上。第一层间绝缘膜1170可覆盖第一栅极120和第二栅极220，并且可在基板1000上设置在整个显示区AA上。第一层间绝缘膜1170可被实现为由硅氧化物制成的单层或者多层的叠层。
第二层间绝缘膜1180可设置在第一层间绝缘膜1170上。第二层间绝缘膜1180可被实现为由硅氮化物制成的单层或者多层的叠层。第二层间绝缘膜1180可具有限定在其中的开口H，开口H与第一栅极120交叠并且暴露第一层间绝缘膜1170。第二层间绝缘膜1180在沟道长度方向上的开口H的尺寸可大于栅极120在沟道长度方向上的尺寸。关于这一点，“沟道长度方向”是指第一沟道区110c从第一源极区110s2延伸到第一漏极区110d2的方向，或者相反的方向。第二层间绝缘膜1180可被实现为由硅氮化物制成的单层或者多层的叠层，并且可包含大量氢。第二层间绝缘膜1180可用作向第一氧化物半导体层110和第二氧化物半导体层210提供氢的氢源。
连接至第一源极区110s2的第一源极130S和连接至第一漏极110d2的第一漏极130D可设置在第二层间绝缘膜1180上。此外，连接至第二源极区210s的第二源极230S和连接至第二漏极区210d的第二漏极230D可设置在第二层间绝缘膜1180上。
第一源极130S和第一漏极130D可穿过第一层间绝缘膜1170和第二层间绝缘膜1180延伸，以便分别连接至第一源极区110s2和第一漏极区110d2。此外，第二源极230S和第二漏极230D可穿过第一层间绝缘膜1170和第二层间绝缘膜1180延伸，以便分别连接至第二源极区210s和第二漏极区210d。
第一源极130S、第一漏极130D、第二源极230S和第二漏极230D的每一个例如可被实现为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的其中之一或其合金制成的单层，或者由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)和/或其合金制成的多层的叠层。但是，本发明不限于此。第一源极130S、第一漏极130D、第二源极230S和第二漏极230D的每一个例如可被实现为Ti/Al/Ti的三层。
覆盖第一源极130S、第一漏极130D、第二源极230S和第二漏极230D的平坦化层1190可设置在第二层间绝缘膜1180上。平坦化层1190可由从聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯选择的一种或多种材料制成。但是，本发明不限于此。平坦化层1190可填充第二层间绝缘膜1180的开口H。
堤层1200和发光元件D可设置在平坦化层1190上。发光元件D可包括阳极600、有机发光层610和阴极620。阳极600可设置在平坦化层1190上并且可穿过平坦化层1190延伸，以便连接至驱动薄膜晶体管DT的第二源极230S。阳极600可称为正极、像素电极或第一电极。阳极600可分开设置在显示区AA的每个子像素中。
阳极600可包括由透明导电氧化物(TCO)制成的透明导电层。透明导电氧化物例如可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌和氧化锡的任一种。阳极151可进一步包括设置在透明导电层下方的反射层。反射层可由具有卓越反射率的金属材料制成，并且例如可由银(Ag)、镍(Ni)、金(Au)、铂(Pt)、铝(Al)、铜(Cu)等制成。
堤层1200可设置在阳极600和平坦化层1190上。堤层1200可设置在相邻子像素之间。此外，堤层1200可覆盖阳极600的边缘。堤层1200可由有机绝缘材料制成。有机绝缘材料例如可包括聚酰亚胺、光学压克力(photo acryl)和苯并环丁烯(BCB)。
有机发光层610可设置在阳极600的未被堤层1200覆盖而是暴露的部分上。发射红色、绿色、蓝色和白色光的任一种的有机发光层可设置在每个子像素中。在一个实施方式中，发射白色光的有机发光层可设置在所有子像素的每一个处。
阴极620设置在有机发光层610和堤层1200上。阴极620可称为负极、公共电极或第二电极。阴极620可被实现为具有低功函数的薄金属材料层。例如，当阴极620由具有低功函数的金属材料制成时，由银(Ag)、钛(Ti)、铝(Al)、钼(Mo)或者银(Ag)和镁(Mg)的合金制成的金属材料层可被形成为具有几十纳米或者更小的厚度，例如具有20nm或者更小的厚度，以构成阴极620。
覆盖发光元件D的封装层1300可设置在发光元件D上。封装层1300可保护薄膜晶体管ST和DT以及发光元件D免受外部湿气、空气、碰撞等的影响。封装层1300可在基板1000上设置在整个显示区AA上。封装层1300可包括有机膜、无机膜或其组合。封装层1300例如可包括由无机膜/有机膜/无机膜构成的三层。
图4是示出包括图3的开关薄膜晶体管的部分区域的剖视图。在图4中，为了便于例示，未显示平坦化层1190、第一源极130S和第一漏极130D。
参照图4，第一层间绝缘膜1170可设置在第一栅极120和栅极绝缘膜1160上，第二层间绝缘膜1180可设置在第一层间绝缘膜1170上。第一层间绝缘膜1170可被实现为使用化学气相沉积(CVD)工艺形成的硅氧化物膜，并且可在覆盖第一栅极120的顶表面和侧表面的同时设置在栅极绝缘膜1160上。第二层间绝缘膜1180例如可被实现为通过使用硅烷气体和氨气的化学气相沉积(CVD)工艺形成的硅氮化物膜，并且可包含大量氢。第二层间绝缘膜1180可具有在其中限定的开口H，开口H与第一栅极120交叠并且暴露第一层间绝缘膜1170。第二层间绝缘膜1180在沟道长度方向上的开口H的尺寸W2可大于第一栅极120在沟道长度方向上的尺寸W1。
在第二层间绝缘膜1180中的氢可经由随后的热处理扩散到第一氧化物半导体层110。注入到第一氧化物半导体层110中的氢可使第一氧化物半导体层110导电。但是，在本实施方式中，作为氢源的第二层间绝缘膜1180在与第一栅极120交叠的位置处具有开口H，开口H的尺寸W2大于第一栅极120的尺寸W1。由此，具有不同氢浓度的区域，即，第一沟道区110c、第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1可形成在第一氧化物半导体层110中。
第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1的每一个可以是经由氢处理转换为导电区的区域。第一中间源极区110s1和第一中间漏极区110d1的每一个的氢浓度可低于第一源极区110s2和第一漏极区110d2的每一个的氢浓度，并且可高于第一沟道区110c的氢浓度。因此，第一中间源极区110s1和第一中间漏极区110d1的每一个的导电率可低于第一源极区110s2和第一漏极区110d2的每一个的导电率，并且可高于第一沟道区110c的导电率。
第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可基于在第二层间绝缘膜1180的开口H的尺寸W2和第一栅极120的尺寸W1之差改变。随着第二层间绝缘膜1180的开口H的尺寸W2和第一栅极120的尺寸W1之差增大，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可增大。相反，随着第二层间绝缘膜1180的开口H的尺寸W2和第一栅极120的尺寸W1之差减小，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可减小。在图4中，显示了第二层间绝缘膜1180的开口H的尺寸W2和第一栅极120的尺寸W1之差等于第一层间绝缘膜1170的厚度的两倍。但是，本发明不限于此。
根据本发明的实施方式，开关薄膜晶体管ST的第一氧化物半导体层110具有分别设置在第一沟道区110c和第一源极区110s2之间以及设置在第一沟道区110c和第一漏极区110d2之间的第一中间源极区110s1和第一中间漏极区110d1，并且第一中间源极区110s1和第一中间漏极区110d1分别具有比第一源极区110s2和第一漏极区110d2的导电率低的导电率。由此，开关薄膜晶体管ST的短沟道效应可减少或得到抑制，以确保开关薄膜晶体管ST的稳定特性。
图5至图7分别是示出根据本发明实施方式的包括图3的开关薄膜晶体管的部分区域的改型结构的剖视图。在图5至图7中，为了便于例示，未示出平坦化层1190、第一源极130S和第一漏极130D。
参照图5，第一层间绝缘膜1170可设置在第一栅极120和栅极绝缘膜1160上。第二下层间绝缘膜1180-1和第二上层间绝缘膜1180-2可设置在第一层间绝缘膜1170上。第二下层间绝缘膜1180-1和第二上层间绝缘膜1180-2可构成第二层间绝缘膜1180’。第一层间绝缘膜1170可被实现为使用化学气相沉积(CVD)工艺形成的硅氧化物膜，并且可在覆盖第一栅极120的顶表面和侧表面的同时设置在栅极绝缘膜1160上。第二下层间绝缘膜1180-1和第二上层间绝缘膜1180-2的每一个例如可被实现为通过使用硅烷气体和氨气的化学气相沉积(CVD)工艺形成的硅氮化物膜。第二下层间绝缘膜1180-1的氢含量可低于第二上层间绝缘膜1180-2的氢含量。第二上层间绝缘膜1180-2可具有在其中限定的开口H’，开口H’与第一栅极120交叠并且暴露第二下层间绝缘膜1180-1。第二上层间绝缘膜1180-2在沟道长度方向上的开口H’的尺寸W2’可大于第一栅极120在沟道长度方向上的尺寸W1。
在第二下层间绝缘膜1180-1和第二上层间绝缘膜1180-2中的氢可经由随后的热处理扩散到第一氧化物半导体层110。注入到第一氧化物半导体层110中的氢可使第一氧化物半导体层110导电。但是，在本实施方式中，第二上层间绝缘膜1180-2在与第一栅极120交叠的位置处具有限定在其中的开口H’，开口H’的尺寸W2’大于第一栅极120的尺寸W1，并且第二下层间绝缘膜1180-1具有比第二上层间绝缘膜1180-2的氢含量低的氢含量。由此，具有不同氢浓度的区域，即，第一沟道区110c、第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1可形成在第一氧化物半导体层110中。
第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1的每一个可以是经由氢处理转换为导电区的区域。第一中间源极区110s1和第一中间漏极区110d1的每一个的氢浓度可低于第一源极区110s2和第一漏极区110d2的每一个的氢浓度，并且可高于第一沟道区110c的氢浓度。
第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可基于在第二上层间绝缘膜1180-2的开口H’的尺寸W2’和第一栅极120的尺寸W1之差改变。随着第二上层间绝缘膜1180-2的开口H’的尺寸W2’和第一栅极120的尺寸W1之差增大，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可增加。相反，随着第二上层间绝缘膜1180的开口H’的尺寸W2’和第一栅极120的尺寸W1之差减小，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可减小。
根据本发明的实施方式，开关薄膜晶体管ST的第一氧化物半导体层110具有分别设置在第一沟道区110c和第一源极区110s2之间以及设置在第一沟道区110c和第一漏极区110d2之间的第一中间源极区110s1和第一中间漏极区110d1，并且第一中间源极区110s1和第一中间漏极区110d1分别具有比第一源极区110s2和第一漏极区110d2的导电率低的导电率。由此，开关薄膜晶体管ST的短沟道效应可减少或得到抑制，以确保开关薄膜晶体管ST的稳定特性。
参照图6，第一层间绝缘膜1170’可设置在第一栅极120和栅极绝缘膜1160上。第二层间绝缘膜1180可设置在第一层间绝缘膜1170’上。第一层间绝缘膜1170’可包括位于第一栅极120上的第一部分1170a以及位于栅极绝缘膜1160上的第二部分1170b。第一层间绝缘膜1170’的第一部分1170a的厚度可大于第一层间绝缘膜1170’的第二部分1170b的厚度。第一层间绝缘膜1170’在沟道长度方向上的第一部分1170a的尺寸W3可大于第一栅极120在沟道长度方向上的尺寸W1。第二层间绝缘膜1180可覆盖第一层间绝缘膜1170’的第一部分1170a和第二部分1170b。
第一层间绝缘膜1170’可被实现为使用化学气相沉积(CVD)工艺形成的硅氧化物膜，并且可在覆盖第一栅极120的顶表面和侧表面的同时设置在栅极绝缘膜1160上。第二层间绝缘膜1180例如可被实现为通过使用硅烷气体和氨气的化学气相沉积(CVD)工艺形成的硅氮化物膜，并且可包含大量氢。
在第二层间绝缘膜1180中的氢可经由随后的热处理扩散到第一氧化物半导体层110。注入到第一氧化物半导体层110中的氢可使第一氧化物半导体层110导电。但是，在本实施方式中，第一层间绝缘膜1170’在与第一栅极120交叠的位置处设置有第一部分1170a，第一部分1170a的尺寸W3大于第一栅极120的尺寸W1并且第一部分1170a厚于第二部分1170b。由此，具有不同氢浓度的区域，即，第一沟道区110c、第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1可形成在第一氧化物半导体层110中。
第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1的每一个可以是经由氢处理转换为导电区的区域。第一中间源极区110s1和第一中间漏极区110d1的每一个的氢浓度可低于第一源极区110s2和第一漏极区110d2的每一个的氢浓度，并且可高于第一沟道区110c的氢浓度。
第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可基于在第一层间绝缘膜1170’的第一部分1170a的尺寸W3和第一栅极120的尺寸W1之差改变。随着第一层间绝缘膜1170’的第一部分1170a的尺寸W3和第一栅极120的尺寸W1之差增大，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可增大。相反，随着第一层间绝缘膜1170’的第一部分1170a的尺寸W3和第一栅极120的尺寸W1之差减小，第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸可减小。
参照图7，其结构类似于图6，而不同之处在于图7中的第一层间绝缘膜1170”包括第一下层间绝缘层1170-1和第一上层间绝缘层1170-2。下文描述基于其与图6的结构的不同来进行。第一层间绝缘膜1170”可设置在第一栅极120上，第二层间绝缘膜1180可设置在第一层间绝缘膜1170”上。第二层间绝缘膜1180可覆盖第一下层间绝缘层1170-1和第一上层间绝缘层1170-2。第一层间绝缘膜1170”可包括：设置在第一栅极120和栅极绝缘膜1160上或者覆盖第一栅极120和栅极绝缘膜1160的第一下层间绝缘层1170-1；以及设置在第一下层间绝缘层1170-1上并且位于与第一栅极120交叠的位置处的第一上层间绝缘层1170-2。第一上层间绝缘层1170-2在沟道长度方向上的尺寸W3’可大于第一栅极120在沟道长度方向上的尺寸W1。
在本实施方式中，第一层间绝缘膜1170”进一步具有第一上层间绝缘层1170-2，其设置在第一下层间绝缘层1170-1上并且位于与第一栅极120交叠的位置处。由此，具有不同氢浓度的区域，即，第一沟道区110c、第一源极区110s2、第一漏极区110d2、第一中间源极区110s1以及第一中间漏极区110d1可形成在第一氧化物半导体层110中。
图8A至图8C是示出图4所示的开关薄膜晶体管的制造工艺的剖视图。
参照图8A，第一缓冲层1140和第二缓冲层1150形成在基板1000上，然后第一预氧化物半导体层110p形成在第二缓冲层1150上。第一预氧化物半导体层110p可由氧化物半导体材料制成。第一预氧化物半导体层110p可包括IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基和ITZO(InSnZnO)基氧化物半导体材料的至少之一。但是，本发明不限于此。第一预氧化物半导体层110p例如可由IGZO(InGaZnO)基氧化物半导体材料制成。但是，本发明不限于此。
然后，栅极绝缘膜1160形成在第一预氧化物半导体层110p上。然后，第一栅极120形成在栅极绝缘膜1160上并且形成在与第一预氧化物半导体层110p交叠的位置处。
然后，覆盖第一栅极120的第一层间绝缘膜1170形成在栅极绝缘膜1160上。第一层间绝缘膜1170例如可通过使用硅烷和氧气的化学气相沉积工艺形成。
然后，参照图8B，形成覆盖第一层间绝缘膜1170的第二层间绝缘膜1180。第二层间绝缘膜1180例如可被实现为通过使用硅烷气体和氨气的化学气相沉积工艺形成的硅氮化物膜。第二层间绝缘膜1180可包含大量氢。
然后，具有大于第一栅极120的尺寸的尺寸的开口H利用例如光刻工艺和蚀刻工艺形成在与第一栅极120交叠的位置处并且形成在作为氢源的第二层间绝缘膜1180中。第二层间绝缘膜1180的开口H的尺寸可根据待形成的第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸来调节。
然后，参照图8C，在氮气气氛中以350℃至400℃的温度范围执行热处理10分钟至20分钟，例如以372℃执行热处理15分钟。
在第二层间绝缘膜1180中的氢经由热处理注入到第一预氧化物半导体层110p中。注入有氢的第一预氧化物半导体层110p的边缘区可转换为导电区，从而形成第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1。氢未注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中或者少量的氢注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中，从而可形成保持半导体特性的沟道区110c。第一中间源极区110s1和第一中间漏极区110d1的每一个的氢浓度可低于第一源极区110s2和第一漏极区110d2的每一个的氢浓度，并且可高于第一沟道区110c的氢浓度。
图9A至图9D是示出图5所示的开关薄膜晶体管的制造工艺的剖视图。
参照图9A，如参照图8A描述的，在基板1000上可形成第一缓冲层1140、第二缓冲层1150、第一预氧化物半导体层110p、栅极绝缘膜1160、第一栅极120和第一层间绝缘膜1170。
然后，参照图9B，第二下层间绝缘膜1180-1可形成在第一层间绝缘膜1170上。第二下层间绝缘膜1180-1例如可实现为通过使用硅烷气体和氨气的化学气相沉积工艺形成的硅氮化物膜。
然后，参照图9C，第二上层间绝缘膜1180-2可形成在第二下层间绝缘膜1180-1上。第二上层间绝缘膜1180-2例如可实现为通过使用硅烷气体和氨气的化学气相沉积工艺形成的硅氮化物膜。第二上层间绝缘膜1180-2中的氢含量可高于第二下层间绝缘膜1180-1中的氢含量。硅氮化物膜中的氢含量可根据硅烷气体和氨气的混合比而改变。
然后，例如使用光刻工艺和蚀刻工艺在与第一栅极120交叠的位置处以及在第二上层间绝缘膜1180-2中形成开口H’，其尺寸大于第一栅极120的尺寸。第二上层间绝缘膜1180-2的开口H’的尺寸可根据待形成的第一中间源极区110s1和第一中间漏极区110d1的每一个的尺寸来调节。在蚀刻工艺中，可局部蚀刻第二下层间绝缘膜1180-1。
然后，参照图9D，在氮气气氛中以350℃至400℃的温度范围执行热处理10分钟至20分钟，例如以372℃执行热处理15分钟。
在第二层间绝缘膜1180中的氢经由热处理注入到第一预氧化物半导体层110p的边缘区中，从而可形成第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1。氢未注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中或者少量的氢注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中，从而可形成保持半导体特性的沟道区110c。
图10A至图10D是示出图6所示的开关薄膜晶体管的制造工艺的剖视图。
参照图10A，如参照图8A描述的，在基板1000上可形成第一缓冲层1140、第二缓冲层1150、第一预氧化物半导体层110p、栅极绝缘膜1160、第一栅极120和第一层间绝缘膜1170’。关于这一点，第一层间绝缘膜1170’可被形成为厚于图8A所示的结构的第一层间绝缘膜1170。
参照图10B，第一层间绝缘膜1170’的不与第一栅极120交叠的部分可使用例如光刻工艺和蚀刻工艺去除。因此，第一层间绝缘膜1170’可包括与第一栅极120交叠的第一部分1170a以及设置在栅极绝缘膜1160上并且不与第一栅极120交叠的第二部分1170b。第一部分1170a的厚度可大于第二部分1170b的厚度。第一部分1170a的尺寸W3可大于第一栅极120的尺寸W1。
然后，参照图10C，第二层间绝缘膜1180可形成在第一层间绝缘膜1170’上。第二层间绝缘膜1180例如可被实现为通过使用硅烷气体和氨气的化学气相沉积工艺形成的硅氮化物膜。
然后，参照图10D，在氮气气氛中以350℃至400℃的温度范围执行热处理10分钟至20分钟，例如以372℃执行热处理15分钟。
在第二层间绝缘膜1180中的氢经由热处理注入到第一预氧化物半导体层110p的边缘区中，从而可形成第一源极区110s2、第一漏极区110d2、第一中间源极区110s1和第一中间漏极区110d1。氢未注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中或者少量的氢注入到与第一栅极120交叠的第一预氧化物半导体层110p的中心区中，从而可形成保持半导体特性的沟道区110c。
图7所示的开关薄膜晶体管的制造工艺类似于图6所示的开关薄膜晶体管的制造工艺，如上文参照图10A至图10D描述的那样。在图7所示的开关薄膜晶体管的制造工艺中，取代形成比图8A所示的结构的第一层间绝缘膜1170更厚的第一层间绝缘膜1170’，第一下层间绝缘层1170-1和第一上层间绝缘层1170-2可在图10A中分开形成。然后，可执行上文参照图10B至10D描述的工艺。
上文描述了包括在子像素中的一个开关薄膜晶体管。但是，在其他实施方式中，上文描述可等同地应用于在子像素中包含的氧化物半导体薄膜晶体管的一些或全部的每一个。
根据本发明实施方式的显示设备可描述如下。
本发明的第一方面提供一种显示设备，包括：基板；设置在所述基板上的氧化物半导体层；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极；设置在所述栅极绝缘膜和所述栅极上的第一层间绝缘膜；设置在所述第一层间绝缘膜上的第二层间绝缘膜；连接至所述氧化物半导体层的源极；以及与所述源极分隔开并且连接至所述氧化物半导体层的漏极，其中所述氧化物半导体层包括：与所述栅极交叠的沟道区；连接至所述源极的源极区；连接至所述漏极的漏极区；设置在所述沟道区和所述源极区之间的中间源极区；以及设置在所述沟道区和所述漏极区之间的中间漏极区，其中所述中间源极区和所述中间漏极区的每一个的氢浓度低于所述源极区和所述漏极区的每一个的氢浓度。
在第一方面的一些实施方式中，所述第二层间绝缘膜由硅氮化物膜制成，其中所述第二层间绝缘膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述第一层间绝缘膜，其中所述开口在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
在第一方面的一些实施方式中，所述第二层间绝缘膜包括：设置在所述第一层间绝缘膜上的第二下层间绝缘膜；以及设置在所述第二下层间绝缘膜上的第二上层间绝缘膜，其中所述第二上层间绝缘膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述第二下层间绝缘膜，其中所述开口在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
在第一方面的一些实施方式中，所述第二下层间绝缘膜和所述第二上层间绝缘膜的每一个由硅氮化物膜制成，其中所述第二下层间绝缘膜的氢浓度低于所述第二上层间绝缘膜的氢浓度。
在第一方面的一些实施方式中，所述第一层间绝缘膜由硅氧化物制成，其中所述第一层间绝缘膜包括：设置在所述栅极上的第一部分；以及设置在所述栅极绝缘膜上的第二部分，其中所述第一部分的厚度大于所述第二部分的厚度。
在第一方面的一些实施方式中，所述第一部分在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
在第一方面的一些实施方式中，所述第二层间绝缘膜由硅氮化物制成，其中所述第二层间绝缘膜覆盖所述第一层间绝缘膜的第一部分和第二部分。
在第一方面的一些实施方式中，所述第一层间绝缘膜包括：覆盖所述栅极和所述栅极绝缘膜的第一下层间绝缘膜；以及与所述栅极交叠并且设置在所述第一下层间绝缘膜上的第一上层间绝缘膜，其中所述第一下层间绝缘膜和所述第一上层间绝缘膜的每一个由硅氧化物制成。
在第一方面的一些实施方式中，所述第一上层间绝缘膜在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
在第一方面的一些实施方式中，所述第二层间绝缘膜由硅氮化物制成，其中所述第二层间绝缘膜覆盖所述第一下层间绝缘膜和所述第一上层间绝缘膜。
本发明的第二方面提供一种显示设备，包括：基板；设置在所述基板上的氧化物半导体层；设置在所述氧化物半导体层上的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极；设置在所述栅极绝缘膜和所述栅极上的硅氧化物膜；以及设置在所述硅氧化物膜上的硅氮化物膜，其中所述氧化物半导体层包括：源极区；漏极区；具有比所述源极区的氢浓度低的氢浓度的中间源极区；以及具有比所述漏极区的氢浓度低的氢浓度的中间漏极区。
在第二方面的一些实施方式中，所述硅氧化物膜具有与所述栅极交叠的一个部分以及不与所述栅极交叠的另一部分，其中所述一个部分的厚度大于所述另一部分的厚度。
在第二方面的一些实施方式中，所述硅氮化物膜具有与所述栅极交叠的一个部分以及不与所述栅极交叠的另一部分，其中所述一个部分的厚度大于所述另一部分的厚度；或者所述硅氮化物膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述硅氧化物。
尽管已经参照附图更详细地描述了本发明的实施方式，但本发明不必限于这些实施方式，而是可在不脱离本发明的技术思想的范围内以各种方式进行修改。因此，本发明中公开的实施方式不旨在限制本发明的技术思想，而只是用于描述，本发明的技术思想的范围受这些实施方式的限制。因此，应理解，上述实施方式在所有方面都非限制性的而是例示性的。

Claims (15)

1.一种显示设备，包括：
基板；
设置在所述基板上的氧化物半导体层；
设置在所述氧化物半导体层上的栅极绝缘膜；
设置在所述栅极绝缘膜上的栅极；
设置在所述栅极绝缘膜和所述栅极上的第一层间绝缘膜；
设置在所述第一层间绝缘膜上的第二层间绝缘膜；
连接至所述氧化物半导体层的源极；以及
与所述源极分隔开并且连接至所述氧化物半导体层的漏极，
其中所述氧化物半导体层包括：
与所述栅极交叠的沟道区；
连接至所述源极的源极区；
连接至所述漏极的漏极区；
设置在所述沟道区和所述源极区之间的中间源极区；以及
设置在所述沟道区和所述漏极区之间的中间漏极区，
其中所述中间源极区和所述中间漏极区的每一个的氢浓度低于所述源极区和所述漏极区的每一个的氢浓度。
2.根据权利要求1所述的显示设备，其中所述第二层间绝缘膜由硅氮化物膜制成，
其中所述第二层间绝缘膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述第一层间绝缘膜，
其中所述开口在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
3.根据权利要求1所述的显示设备，其中所述第二层间绝缘膜包括：设置在所述第一层间绝缘膜上的第二下层间绝缘膜；以及设置在所述第二下层间绝缘膜上的第二上层间绝缘膜，
其中所述第二上层间绝缘膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述第二下层间绝缘膜，
其中所述开口在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
4.根据权利要求3所述的显示设备，其中所述第二下层间绝缘膜和所述第二上层间绝缘膜的每一个由硅氮化物膜制成，
其中所述第二下层间绝缘膜的氢浓度低于所述第二上层间绝缘膜的氢浓度。
5.根据权利要求1所述的显示设备，其中所述第一层间绝缘膜由硅氧化物制成，
其中所述第一层间绝缘膜包括：设置在所述栅极上的第一部分；以及设置在所述栅极绝缘膜上的第二部分，
其中所述第一部分的厚度大于所述第二部分的厚度。
6.根据权利要求5所述的显示设备，其中所述第一部分在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
7.根据权利要求5所述的显示设备，其中所述第二层间绝缘膜由硅氮化物制成，
其中所述第二层间绝缘膜覆盖所述第一层间绝缘膜的第一部分和第二部分。
8.根据权利要求1所述的显示设备，其中所述第一层间绝缘膜包括：
覆盖所述栅极和所述栅极绝缘膜的第一下层间绝缘膜；以及
与所述栅极交叠并且设置在所述第一下层间绝缘膜上的第一上层间绝缘膜，
其中所述第一下层间绝缘膜和所述第一上层间绝缘膜的每一个由硅氧化物制成。
9.根据权利要求8所述的显示设备，其中所述第一上层间绝缘膜在沟道长度方向上的尺寸大于所述栅极在所述沟道长度方向上的尺寸。
10.根据权利要求8所述的显示设备，其中所述第二层间绝缘膜由硅氮化物制成，
其中所述第二层间绝缘膜覆盖所述第一下层间绝缘膜和所述第一上层间绝缘膜。
11.根据权利要求1所述的显示设备，其中所述第二层间绝缘膜用作向所述氧化物半导体层提供氢的氢源。
12.一种显示设备，包括：
基板；
设置在所述基板上的氧化物半导体层；
设置在所述氧化物半导体层上的栅极绝缘膜；
设置在所述栅极绝缘膜上的栅极；
设置在所述栅极绝缘膜和所述栅极上的硅氧化物膜；以及
设置在所述硅氧化物膜上的硅氮化物膜，
其中所述氧化物半导体层包括：
源极区；
漏极区；
具有比所述源极区的氢浓度低的氢浓度的中间源极区；以及
具有比所述漏极区的氢浓度低的氢浓度的中间漏极区。
13.根据权利要求12所述的显示设备，其中所述硅氧化物膜具有与所述栅极交叠的一个部分以及不与所述栅极交叠的另一部分，其中所述一个部分的厚度大于所述另一部分的厚度。
14.根据权利要求12所述的显示设备，其中所述硅氮化物膜具有与所述栅极交叠的一个部分以及不与所述栅极交叠的另一部分，其中所述一个部分的厚度大于所述另一部分的厚度；或者
其中所述硅氮化物膜具有限定在其中的开口，所述开口与所述栅极交叠以暴露所述硅氧化物。
15.根据权利要求12所述的显示设备，其中所述硅氮化物膜用作向所述氧化物半导体层提供氢的氢源。
CN202310956449.4A 2022-08-11 2023-08-01 显示设备 Pending CN117596940A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0100755 2022-08-11
KR1020220100755A KR20240022275A (ko) 2022-08-11 2022-08-11 표시 장치

Publications (1)

Publication Number Publication Date
CN117596940A true CN117596940A (zh) 2024-02-23

Family

ID=89845507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310956449.4A Pending CN117596940A (zh) 2022-08-11 2023-08-01 显示设备

Country Status (3)

Country Link
US (1) US20240055532A1 (zh)
KR (1) KR20240022275A (zh)
CN (1) CN117596940A (zh)

Also Published As

Publication number Publication date
US20240055532A1 (en) 2024-02-15
KR20240022275A (ko) 2024-02-20

Similar Documents

Publication Publication Date Title
US10692893B2 (en) Substrate for display device and display device including the same
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US6784032B2 (en) Active matrix organic light emitting display and method of forming the same
US9368525B2 (en) Display device and electronic apparatus
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
US20210384276A1 (en) Active matrix substrate and method for manufacturing same
CN112086485A (zh) 显示设备
US20230157089A1 (en) Display Apparatus
US20230180543A1 (en) Organic Light Emitting Diode Display Apparatus
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
US20160149042A1 (en) Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus
EP4024457A1 (en) Display device
US20240055532A1 (en) Display apparatus
CN115735427A (zh) 显示基板及其制备方法、显示装置
US20240081098A1 (en) Thin film transistor, electroluminescent display device and driving transistor
US20240072064A1 (en) Thin film transistor array substrate including oxide semiconductor pattern and display device including the same
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
US20230363215A1 (en) Organic Light Emitting Display Apparatus
CN117500313A (zh) 包括氧化物半导体图案的薄膜晶体管阵列基板和包括其的显示装置
KR20230078336A (ko) 유기 전계 발광 표시 장치
KR20220073547A (ko) 표시 장치
CN116347931A (zh) 有机发光显示装置和薄膜晶体管阵列基板
CN116347932A (zh) 有机发光显示装置
KR20180062168A (ko) 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination