CN117594536A - 具有无机管芯间填充结构的ic管芯复合物 - Google Patents

具有无机管芯间填充结构的ic管芯复合物 Download PDF

Info

Publication number
CN117594536A
CN117594536A CN202310878687.8A CN202310878687A CN117594536A CN 117594536 A CN117594536 A CN 117594536A CN 202310878687 A CN202310878687 A CN 202310878687A CN 117594536 A CN117594536 A CN 117594536A
Authority
CN
China
Prior art keywords
die
fill structure
primary
circuitry
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310878687.8A
Other languages
English (en)
Inventor
K·俊
A·埃尔谢尔比尼
O·卡尔哈德
B·J·克里什纳特赖亚
M·E·卡比尔
J·肖恩格蒂特
T·塔卢克达尔
S·利夫
J·斯旺
F·艾德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117594536A publication Critical patent/CN117594536A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文公开了具有无机管芯间填充结构的IC管芯复合物。准单片多管芯复合物包括位于相邻的IC管芯之间的空间内的主要填充结构。可以具有无机成分的填充材料层可以接合到主体基板，并且可以被图案化，从而形成占据主体基板的第一部分的主要填充结构。IC管芯可以接合到主体基板的不存在主要填充结构的开口内的区域，从而具有与主要填充结构互补的空间布置。主要填充结构可以具有与IC管芯的厚度基本上匹配的厚度，并且/或者可以与IC管芯中的一个或多个IC管芯的表面共面。然后可以在开口的剩余部分内沉积间隙填充材料，从而形成占据IC管芯与主要填充结构之间的空间的次要填充结构。

Description

具有无机管芯间填充结构的IC管芯复合物
背景技术
单片集成电路(IC)制作具有可能限制最终产品的性能的制约因素，并且因此正在研究不同版本的IC管芯集成(或分解)。然而，迄今为止，这些技术和架构一般存在某些缺点，例如高成本、较低的插入效率和增加的z高度。
IC管芯分解技术依赖于封装级的多管芯集成的进步。在电子设备制造中，IC封装是半导体装置制作的一个阶段，其中已经在包括半导体材料的芯片(或管芯)上单片地制作的IC被组装成“封装”，该“封装”可以保护IC芯片免受物理损坏，并且支撑将IC连接到缩放的主体部件(例如有机封装基板或印刷电路板)的电接触部。多个芯片可以类似地组装在一起，例如，组装成芯片封装(MCP)。
这样的多芯片架构可以有利地组合来自异质硅工艺的IC芯片和/或组合来自相同硅工艺的小的解聚芯片。然而，将多个IC管芯集成到这样的芯片级单元中存在许多挑战。例如，管芯间填充材料(例如基于环氧树脂的模制物)可能引入高应力，随着多管芯复合结构的厚度减小，高应力可能导致机械可靠性问题。在管芯间空间填充有无机材料以便减轻应力导致的失效的替代性管芯间填充技术中，间隙填充沉积技术(例如，PECVD)可能是极其缓慢和/或昂贵的。
据此，替代性多管芯准单片芯片架构以及与这些架构相关联的技术可能因此具有商业优势。
附图说明
本文中描述的材料以示例的方式而非以限制的方式在附图中示出。为了说明的简单和清楚，附图中所示的元件不一定按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其他元件而夸大。此外，在认为适当的情况下，在附图中已经重复使用附图标记以指示对应的或相似的元件。在附图中：
图1示出了根据一些实施例的用于形成包括主要填充结构和次要填充结构的多管芯复合结构的方法的流程图；
图2A是根据一些实施例的包括填充材料层的供体基板的横截面图；
图2B是根据一些实施例的包括金属化特征的主体基板的横截面图；
图2C是根据一些实施例的示出向主体基板转移填充材料层的横截面图；
图3A是根据一些实施例的在转移的填充材料层内形成的贯穿过孔的横截面图；
图3B是根据一些实施例的从填充材料层图案化出的主要填充结构的横截面图；
图3C是根据一些实施例的图3B中所示的主要填充结构的平面图；
图4A是根据一些实施例的放置在主要填充结构的开口内的IC管芯的横截面图；
图4B是根据一些实施例的接合成复合IC管芯结构的IC管芯的横截面图；
图4C是根据一些实施例的图4B中所示的IC管芯封装的平面图；
图5A是根据一些实施例的在相邻IC管芯之间的空间的剩余部分内形成的次要填充结构的横截面图；
图5B是根据一些实施例的被平坦化为与相邻IC管芯和主要填充结构共面的次要填充结构的横截面图；
图5C是根据一些实施例的在堆叠额外的IC管芯并形成另一主要填充结构之后的复合IC管芯结构的横截面图；
图6示出了根据一些实施例的包括图5C中所示的附接到具有FLI特征的主体部件的复合IC管芯结构的系统；
图7示出了根据一些实施例的采用包括一个或多个主要填充结构的复合IC管芯结构的移动计算平台和数据服务器机器；以及
图8是根据一些实施例的电子计算装置的功能框图。
具体实施方式
参考附图来描述实施例。虽然详细地描绘并讨论了具体的配置和布置，但是应当理解的是，这仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离说明书的精神和范围的情况下，其他配置和布置是可能的。对于相关领域的技术人员而言将是显而易见的是，可以在除了本文中详细描述的那些系统和应用之外的各种其他系统和应用中采用本文中描述的技术和/或布置。
以下的具体实施方式参考附图进行，附图构成其一部分，并示出示例性实施例。此外，应当理解的是，在不脱离所要求保护的主题的范围的情况下，可以利用其他实施例，并且可以作出结构和/或逻辑改变。还应当注意的是，方向和参考物(例如，上、下、顶部、底部等)仅可以用于便于描述附图中的特征。因此，不应从限制的意义上理解下文的具体实施方式，并且所要求保护的主题的范围仅由所附权利要求书及其等同物来限定。
在以下描述中，阐述了众多细节。然而，对于本领域技术人员将是显而易见的是，可以在没有这些特定细节的情况下实践实施例。在一些实例中，公知的方法和装置以框图形式示出，而不是详细地示出，从而避免使实施例难以理解。整个说明书中对“实施例”或“一个实施例”或“一些实施例”的引用表示结合实施例描述的特定特征、结构、功能或特性被包括在至少一个实施例中。因此，整个说明书中多处出现短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指相同的实施例。此外，可以在一个或多个实施例中以适当方式将特定特征、结构、功能或特性进行组合。例如，可以将第一实施例与第二实施例进行组合，只要与这两个实施例相关联的特定特征、结构、功能或特性不是相互排斥的。
如说明书和所附的权利要求书中所使用的，除非上下文另外清楚地指示，否则单数形式“一”和“所述”意在同样也包括复数形式。还将理解的是，如本文所使用的术语“和/或”指的是并且涵盖相关联的所列项目中的一个或多个项目的任何和所有可能的组合。
术语“耦合”和“连接”连同它们的派生词在本文中可以用于描述部件之间的功能或结构关系。应当理解的是，这些术语并非旨在彼此同义。相反，在特定实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理、光或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或者间接(其间具有其他居间元件)物理或电接触，和/或两个或更多个元件彼此协同操作或交互(例如，如同处于因果关系中)。
如本文中所使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”是指，在这样的物理关系值得注意时，一个部件或材料关于其他部件或材料的相对位置。例如，在材料的语境下，位于另一材料之上或之下的一个材料或层可以直接接触或者可以具有一个或多个居间材料或层。此外，设置在两个材料或层之间的一个材料可以与两个材料/层直接接触或者可以具有一个或多个居间材料/层。相反地，在第二材料或层“上”的第一材料或层与该第二材料/层直接接触。在部件组件的语境下将进行类似的区分。
如整个说明书以及权利要求书中所使用的，由术语“……中的至少一个”或“……中的一个或多个”连结的一列项目可以表示所列术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示A；B；C；A和B；A和C；B和C；或者A、B和C。
除非在具体的使用语境中另外指明，否则术语“主要为”表示多于50％或多于一半。例如，主要为第一组分的成分表示多于一半的成分是第一组分(例如，＜50at.％)。术语“主要地”表示最多或最大的部分。例如，主要是第一组分的成分表示成分具有比任何其他组分多的第一组分。主要是第一组分和第二组分的成分表示成分具有比任何其他组分多的第一组分和第二组分。术语“基本上”表示只存在偶然变化。例如，基本上是第一组分的成分表示成分还可以包括＜1％的任何其他组分。基本上是第一组分和第二组分的成分表示成分还可以包括代替第一组分或第二组分的＜1％的任何组分。
本文中描述了包括在主要填充结构的开口内直接接合到主体基板的IC管芯的多管芯复合物。对于这样的“复合”管芯结构(其也可以被称为“准单片芯片”结构)，至少一些管芯直接接合到主体基板，而不是与连结材料(例如焊料)互连。所描述的IC管芯复合物还包括至少一个主要填充结构。对比于无源或虚设IC管芯，主要填充结构具有开口以容纳IC管芯的接合。因此，主要填充结构可以围绕IC管芯中的一个或多个IC管芯的两个或更多侧边缘。
源自可以转移到主体基板的预成型材料层，主要填充结构的化学成分可以选择良好的电绝缘体。主要填充结构还可以具有超过典型的有机和无机电介质材料的体块热导率(bulk thermal conductivity)。主要填充结构还可以具有与(有源)IC管芯的机械性能良好匹配的机械性能。例如，主要填充结构可以具有与IC管芯中的一个或多个IC管芯或主体基板的体块热膨胀系数(CTE)基本上相同的体块热膨胀系数。因此，主要填充结构可以将复合结构的IC管芯机械和热互连。如下文进一步描述的，主要填充结构可以包括贯穿过孔或其他金属化结构，这可以促进堆叠在IC管芯复合结构内的IC管芯的电互连。
接合技术可以用于填充材料层的转移和IC管芯的集成两者。在金属特征以及主体基板和IC管芯都被融合的情况下，由此产生的复合结构或准单片结构包括冶金互扩散金属和化学接合绝缘体两者的混合接合界面。在IC管芯接合之前，可以在单片工艺中，彼此分离地制作每个(有源)IC管芯。由此，每个IC管芯可以采用相同或不同的晶圆制作技术来制作。每个IC管芯可以被制作成支持与另一IC管芯的面对面、面对背或背对背的接合。
在对填充材料层进行接合之前，可以采用有效地实现与IC管芯的层厚度相当的层厚度的技术来制作填充材料层。在缺少主要填充结构的情况下，在形成主要填充结构以及接合IC管芯之后，可以形成次要填充结构以回填主要填充结构与IC管芯之间的任何剩余空间。因此，次要填充材料只需要沉积到基于剩余空间的厚度，对于给定的接合技术，该厚度可以尽量切合实际得小。
可以实践多种不同的组装和/或制作方法，从而形成具有本文中描述的一个或多个特征或属性的IC管芯复合物。图1示出了根据一些实施例的用于形成包括主要填充结构和次要填充结构的IC管芯复合物的方法100的流程图。
方法100在输入110处开始，其中制作或接收填充材料层作为已经在方法100的上游制作的预制件。有利地，填充材料层是无机材料，而不是有机材料。例如，可以在供体基板(例如玻璃或硅(例如，单晶硅)起始晶圆)上单片地制作填充材料层。替代地，填充材料层可以是供体基板自身。可以采用任何基板制作工艺来制作包括适当的填充材料层的供体基板。
在图2A中所示的示例中，供体基板201是体块半导体晶圆，其可以主要是单晶硅、碳化硅、锗、蓝宝石等。对于这样的实施例，供体基板厚度T1的某一部分将充当填充材料层209。在其他实施例中，供体基板201是在操作晶圆207上包括填充材料层209的绝缘体上半导体(SOI)晶圆，填充材料层209主要是单晶硅、碳化硅等。在其他实施例中，供体基板201包括填充材料层209，填充材料层209主要是二氧化硅，或者是可以在IC管芯复合物的IC管芯之间提供类似的低的电耦合的替代性玻璃。在其他实施例中，供体基板201包括将成为填充材料层209的另一无机电介质材料，例如，但不限于，SiN或SiON等。对于需要非常低的应力的实施例，填充材料层209可以是旋涂电介质。在需要较大的热导率的其他实施例中，供体基板201可以包括将充当填充材料层209的石墨层或主要金属层。
因此，可以选择供体基板201的成分以提供作为良好的电绝缘体、半导体或良好的电导体的填充材料层209。还可以选择供体基板201的成分以提供具有超过典型的有机和/或无机电介质材料的体块热导率的填充材料层209。还可以选择供体基板201的成分以提供具有良好的机械性能(例如CTE)的填充材料层209，该机械性能与将位于IC管芯复合结构内的主体基板和/或有源IC管芯的机械性能良好匹配。不管成分和微观结构如何，填充材料层209的厚度T1有利地至少等于将与填充材料层209相邻的IC管芯的厚度。在一些实施例中，厚度T1是至少20μm，并且可以处于20-200μm或更大的范围内。
回到图1，方法100继续制作主体基板或接收已经在方法100的上游制作的主体基板。主体基板可以是适合于多芯片复合架构的任何IC管芯、内插器或封装基板。在图2B中所示的示例中，主体基板202具有包括基板材料211的背侧205。在一些示例中，基板材料211是硅。在其他示例中，基板材料211是替代性晶体材料，例如，但不限于，锗、SixGe1-x、GexSn1-x或碳化硅。在其他示例中，基板材料211是玻璃(例如，二氧化硅)，其可以具有大约等于晶体基板的平坦度的平坦度，但成本更低。
在一些实施例中，主体基板202是“有源”IC管芯，并且包括制作在基板材料211中或基板材料211上的装置层210。装置层210可以与基板材料211同质，或不同质(例如，转移基板)。装置层210(以及同质的IC管芯基板材料211)可以包括任何半导体材料，例如，但不限于，主要为硅(例如，基本上纯的Si)材料、主要为锗(例如，基本上纯的Ge)材料或者包括IV族多数组分的化合物材料(例如，SiGe合金、GeSn合金)。在其他实施例中，IC装置层210是包括III族多数组分和V族多数组分的III-V族材料(例如，InGaAs、GaAs、GaSb、InGaSb)。例如，IC管芯装置层210可以具有50-1000nm的厚度。IC管芯装置层210不需要是半导体材料的连续层，但是可以包括由隔离电介质的场区域围绕的半导体材料的有源区域。
在一些实施例中，装置层210内的有源装置是具有80nm或更小的装置间距的场效应晶体管(FET)。FET可以具有任何架构(例如，平面、非平面、单栅极、多栅极、堆叠纳米片等)。在一些实施例中，FET端子具有20-40nm的特征间距。另外地，或者在替代性方案中，IC管芯装置层210可以包括FET以外的有源装置。例如，IC管芯装置层210可以包括电子存储器结构，例如磁隧道结(MTJ)、电容器等。
在替代性实施例中，主体基板202是“无源的”，并且缺少装置层210。不管主体基板202是有源的还是无源的，主体基板202都可以包括无源装置，例如电阻器、电容器或电感器(未描绘出)。
主体基板202具有包括一个或多个金属化层215的前侧221。在示例性实施例中，金属化层215包括嵌入在绝缘体218内的金属化特征220。虽然金属化特征220可以含有具有足够电导率的任何(多种)成分，但是在示例性实施例中，金属化特征220主要是铜(Cu)。在其他示例中，金属化特征220主要是除Cu之外的成分，例如，但不限于，主要是Ru或者主要是W。金属化层215中的最上面一层包括“可接合的”金属化特征220，“可接合的”金属化特征220具有适合于直接接合到IC管芯的互补导电特征的相关联的特征间距。例如，该特征间距的范围可以从100nm到若干微米。
绝缘体218可以具有适合作为电绝缘体的任何(多种)成分。在示例性实施例中，绝缘体218是具有已知适合作为单片集成电路系统的绝缘体的任何材料成分的无机层间电介质(ILD)材料，例如，但不限于，二氧化硅、氮化硅、氮氧化硅或具有低于3.5的相对介电常数的低k材料。在一些实施例中，ILD材料在成分方面不同，其中下部ILD材料层218包括低k电介质材料，并且最上面的ILD材料层218包括常规电介质材料(例如，具有大约3.5或更大的介电常数)。以这种方式限定距接合界面较远的低k电介质材料可能有利地改进接合强度和/或质量。在低k电介质材料能够形成强接合界面的其他实施例中，所有的ILD材料层218都可以是低k材料(例如，具有1.5-3.0的相对介电常数)。
回到图1，方法100在框115处继续，其中填充材料层接合到主体基板的工作表面(例如，顶表面)。可以在框115处实践适合于填充材料层和主体基板的工作表面的成分的任何接合工艺。在一些示例中，框115需要压缩接合和/或热压接合。在接合之后，供体基板的一部分可以与填充材料层分离，在该情况下，填充材料层从供体基板转移到主体基板。替代地，整个供体基板可以保持接合到主体基板，在该情况下，供体基板是填充材料层。在任一实施方式中，可以在接合之后对填充材料层进行减薄。
在图2C中所示的示例中，主体基板202包括填充材料层209，其可以例如接合到绝缘体218和金属化特征220中的一者或多者。在平坦化之后，填充材料层209可以具有任何剩余厚度T2。在示例性实施例中，T2小于T1，但是至少等于将与填充材料层209相邻的IC管芯的厚度。在一些实施例中，厚度T2是至少20μm，并且可以处于20-200μm或更大的范围内。
回到图1，方法100在框120处继续，其中将金属化特征(例如，贯穿过孔)制作到填充材料层中。框120是可选的，并且可以从方法100的实践中排除框120。还可以在框115(例如，方法100的上游)之前实践框120，使得在框115处接合的填充材料层包括这样的金属化特征。然而，在示例性实施例中，在对填充材料层进行接合之后，实践在框120处的金属化特征的可选制作，使得在框115处的接合工艺不需要金属化特征与主体基板之间的精确对准。如图1中所示，可以在接合(多个)IC管芯之前实践填充材料层内的金属化特征的制作。替代地，还可以在接合(多个)IC管芯之后(例如，图1中的框140之后)实践填充材料层内的金属化特征的制作。框120可以包括已知适合于形成金属化特征的任何工艺，并且更具体地包括已知适合于形成延伸穿过填充材料层的厚度的导电过孔的任何工艺。例如，贯穿过孔的制作可以包括：形成过孔开口的图案化蚀刻工艺以及采用金属填充过孔开口的金属沉积工艺。
图3A还示出了贯穿过孔305延伸穿过填充材料209的厚度T2并且接触金属化特征220的示例。可以根据任何适当的技术来制作任何数量的贯穿过孔305。对于填充材料层209包括主要为硅的一些实施例，例如，可以采用博世型(Bosch-type)过孔蚀刻工艺制作用于贯穿过孔305的开口。在其他实施例中，可以采用激光钻孔/烧蚀工艺制作用于贯穿过孔305的开口。贯穿过孔305可以包括一种或多种导电材料，例如，但不限于，已经沉积在过孔开口内的Cu。
方法100(图1)在框125处继续，其中在填充材料层中图案化出一个或多个开口，每个开口的面积足以容纳一个或多个IC管芯。在示例性实施例中，在框125处执行图案化蚀刻工艺。例如，图案化蚀刻工艺可以类似于在框120处执行的蚀刻工艺。然而，由于在框125处形成的开口比过孔开口(例如，在一侧上数毫米)大得多，因此该材料去除技术不像过孔开口的制作那样受限制。在一些示例中，可以在框125处实践湿法蚀刻工艺或激光钻孔工艺。
在图3B中进一步示出的示例中，IC管芯开口310已经形成为穿过厚度T2，使得填充材料层209成为主要填充结构315，主要填充结构315将围绕复合结构的一个或多个IC管芯的至少两个侧壁边缘。在图3C的平面图中进一步示出了主要填充结构315。如图3B和图3C所示，开口310具有正交横向尺寸L1和L2，正交横向尺寸L1和L2是基于将被定位在开口310内的IC管芯的尺寸预先确定的。在示例性实施例中，横向尺寸L1或L2中的至少一者的长度在毫米量级上。主体基板前侧221暴露在开口310中的每个开口内。
回到图1，方法100继续在输入128处接收一个或多个IC管芯。根据任何已知适当的技术，可以已经在方法100的上游制作了所接收的每个IC管芯。在输入128处接收的IC管芯可以是全功能的ASIC，或者可以是具有补充一个或多个其他IC管芯的功能的更有限的功能性的小芯片(chiplet)或贴片(tile)。例如，小芯片或贴片可以是无线式无线电电路、微处理器核心、电子存储器电路、浮点门阵列(FPGA)、电源管理和/或供电电路中的任何一种，或者包括MEMS装置。
在图4A中进一步示出的示例中，对IC管芯203与IC管芯204进行对准，从而在主要填充结构315的开口310内进行接合。IC管芯203、204可以“面对面”接合，其中位于IC管芯203、204的前侧的特征接合到位于主体基板202的前侧的特征。在替代性实施例中，IC管芯203、204可以“面对背”或“背对面”接合到主体基板202。
IC管芯203和IC管芯204中的每个IC管芯可以具有任何侧壁边缘长度L3和任何电路功能性。在一些其他示例中，IC管芯203或IC管芯204包括一组或多组有源中继器电路系统从而改进多芯片互连(例如，片上网络架构)。例如，中继器组可以在0.4mm2的IC管芯面积内支持2000+个信号。在其他示例中，IC管芯203或IC管芯204包括时钟发生器电路系统或温度感测电路系统。在其他示例中，IC管芯203或IC管芯204包括一个或多个ESD组。在其他示例中，IC管芯203或IC管芯204包括逻辑电路系统，其与其他IC管芯一起实施3D逻辑电路系统(例如，网状片上网络架构)。在其他示例中，IC管芯203或IC管芯204中的至少一个IC管芯包括微处理器核心电路系统，例如包括一个或多个移位寄存器。
如图4A所示，IC管芯203和IC管芯204均包括位于基板材料211之上的装置层210以及位于前侧221的金属化层215。例如，装置层210、基板材料211和金属化层215可以具有上文针对也是IC管芯的主体基板202描述的特性中的任何特性。在所示的布置中，IC管芯203、204的前侧221将以面对面构造与主体基板202的前侧221接合。在所示的示例中，IC管芯203还包括延伸穿过IC管芯基板材料211的TSV 235。
图4A中的箭头代表主体基板202上的可接合的金属特征与IC管芯203、204上的对应的金属特征的位置对准。接合界面处的特征间距容纳对准不精确。因此，可以基于特定接合器的对准能力预先确定IC管芯203、204和主体基板202上的金属特征的特征间距。
图4B示出了在IC管芯203、204混合接合到主体基板202之后的IC管芯复合结构的横截面图，IC管芯203、204彼此相邻，在其最邻近的边缘侧壁之间具有空间S。管芯203-204的混合接合表面基本上共面。如图所示，主要填充结构的厚度T2(例如，20-200μm)基本上等于IC管芯203和/或IC管芯204的厚度T3。因此，IC管芯203、204中的每个IC管芯的管芯表面205与主要填充结构315的表面415基本上共面。
IC管芯的接合可以是根据适合于IC管芯和主体基板的任何对准和接合工艺的。例如，根据拾取和放置(pick-and-place)管芯组装方法和系统，可以对具有相对大的侧壁边缘长度L2的IC管芯进行处理，并将其对准到主体基板上的目标位置。许多这样的方法和系统都能够对薄至100μm并且具有从几十毫米向下到～200μm的范围的侧壁边缘长度L3的物体进行处理。管芯附接还可以包括一种或多种微装置组装技术，其包括所谓的转移印刷方法，该转移印刷方法能够对薄至1μm并且具有几十微米的横向尺寸的物体进行处理。这样的微装置组装技术可能依赖于包括数百或者乃至数千个管芯附接点的MEMS微工具。例如，可以采用适合于无机LED(iLED)技术的微装置组装方法和系统，从而将多个IC小芯片同时从源IC管芯基板转移到排列在晶圆或面板内的多个主体基板。
采用任何高分辨率对准工具(例如，基于通过各种工业供应商可商业上获得的晶圆级或芯片级接合工具找到的类型)，可以将IC管芯203、204对准到主体基板202上的目标位置。对准能力不断进步，近年来已经从+/-5μm改进到+/-0.2μm。一旦充分对准，就可以实践适合于IC管芯和主体基板的(多个)直接接合技术。主体基板202到IC管芯203、204的直接接合可以是金属到金属，例如，金属化特征在其期间烧结。在一些实施例中，在金属化特征(例如，经由金属互扩散)之间以及在电介质材料(例如，经由Si-O-Si缩合接合)之间两者都形成混合接合。热压接合可以在低温(例如，低于互连的熔化温度，并且更具体地低于100℃)下进行。室温下的直接接合(即，仅压缩)也是可能的。在接合之前，可以采用例如等离子体清洗对主体基板202或IC管芯203、204中的任何一个进行预处理，从而激活它们的表面以便进行接合。在接合之后，可以执行选择性加热，从而使接合永久化(例如，通过互扩散将范德华接合转化成烧结的Cu-Cu接合)。对于选择性加热，可以采用激光器来限制对特定一个IC管芯203、204的加热。
在一些实施例中，主体基板202和IC管芯203、204的导电特征之间的横向(例如，x轴)错位或失准小于0.2μm。例如，单片IC管芯内的一个导电特征(例如，线或迹线)和另一导电特征(例如，过孔)之间的横向错位可能比接合的导电特征之间的横向错位小至少一个数量级。接合界面处的金属化特征的横向尺寸足够大，以容纳这样的横向偏移。在多个IC管芯203和IC管芯204单独地接合到主体基板202的情况下，横向偏移的幅度在IC管芯之间可以变化。
如图4B的横截面图和图4C的平面图所示，相邻两个IC管芯203和204之间的空间S1的大部分被主要填充结构315占据。然而，由于将IC管芯与主体基板对准所需要的空隙，主要填充结构315占据了空间S1的某一部分X1。空间S1的剩余部分包括沟槽410，对于主要填充结构315完全围绕IC管芯203和/或204的周界的实施例，沟槽410可以围绕IC管芯203和/或204的周界。剩余宽度R1和/或R2可以取决于管芯对准空隙而变化，例如，从5至50μm。作为IC管芯203和/或204的任何错位的结果，沟槽410可以具有在IC管芯的一个横向尺寸(例如，x或y轴)内的两个相对侧壁边缘之间不同的横向剩余宽度R1和R2。剩余宽度R1和R2之间的差值的幅度可能显著超过R1和R2中的较小者的50％。
回到图1，方法100继续进一步对IC管芯复合物进行处理。在示例性实施例中，在框135处，次要填充结构形成在IC管芯的侧壁边缘与主要填充结构之间。例如，由于主要填充结构不占据相邻IC管芯之间的全部空间，所以该次要填充结构可以在每个IC管芯的接合界面周围提供防潮密封件。因此，次要填充结构可以仅是厚度比主要填充结构的厚度小得多的间隙填充物。
在一些实施例中，例如在框130处，采用化学气相沉积(CVD)或等离子体增强CVD(PECVD)，将次要填充材料层共形地沉积在IC管芯和主要填充结构之上。在其他实施例中，采用旋涂或模制工艺或者层合，将次要填充材料沉积在IC管芯和主要填充结构之上。由于次要填充材料层将接合界面气密密封，因此其成分可以与主要填充结构的成分不同。在示例性实施例中，次要填充材料层是电绝缘体。然而，在替代性实施例中，次要填充材料层可以替代地包括电导体(例如，金属或金属化合物)或半导体(例如，非晶硅)。
图5A示出了根据一些实施例的基本上共形的次要填充材料层510的横截面图。由于间隙填充沉积工艺的共形性，因此次要填充材料层510与主要填充结构315的侧壁接触，并且与IC管芯203、204中的每个IC管芯的侧壁接触。作为共形间隙填充物，次要填充材料层510可以具有基本上位于沟槽410的中部(例如，在1/2R1和1/2R2等处)的接缝或界面515。虽然成分可能随实施方式变化，但是在示例性实施例中，次要填充材料层510是无机电介质材料。在主要填充材料315主要是硅、碳化硅或金属的一些实施例中，次要填充材料层510可以包括：比主要填充材料315更多的氮和/或氧。在一个示例中，次要填充材料层510是氮化硅。在其他实施例中，次要填充材料层510是有机材料，例如具有一个或多个填充物的环氧树脂。在其他实施例中，次要填充材料层510是非晶硅、非晶碳、金属(例如，Ti或Cu)或金属化合物(例如，TiN、Al2O3或HfO2)。
对比于未沉积在IC管芯203、204上的主要填充结构315，次要填充材料层510不接触IC管芯203、204的背侧或顶侧。尽管在一些替代性实施例中次要填充材料层510可以仅桥接沟槽410，但是次要填充材料层510还可以基本上填充沟槽410。
回到图1，方法100在框140处继续，其中次要填充材料被平坦化与主要填充结构或IC管芯中的一个或多个共面。这样的平坦化可以形成仅占据IC管芯的侧壁边缘与主要填充结构之间的沟槽的次要填充结构。在图5B中进一步示出的示例中，研磨、抛光或其他平坦化工艺已经去除了次要填充材料层510的任何过量部分，以达成仅保留在IC管芯203、204与主要填充结构315之间的沟槽410内的次要填充结构520。在平坦化之后，主要填充结构315可以具有最终厚度T4，最终厚度T4基本上等于IC管芯203和/或IC管芯204的厚度。次要填充结构520也可以具有最终厚度T4。
回到图1，方法100在输出145处结束，其中IC管芯复合结构完成。在一些实施例中，封装的完成需要将另一层IC管芯堆叠在已经位于准单片结构中的IC管芯中的一个或多个IC管芯上。在一些具体实施例中，复合物的完成包括对框115-140的一个或多个额外的迭代，其中另一主要填充结构接合在另一层的相邻IC管芯之间。例如，如图5C进一步所示，完成的IC管芯封装501包括接合到一个或多个下层IC管芯203、204和/或下部主要填充结构315的上层IC管芯503。基本上如本文中其他地方针对IC管芯203、204所描述的，上层主要填充结构315可以与上层IC管芯503的两个或更多个侧壁边缘相邻。
在完成复合IC管芯结构之后，第一级互连(FLI)可以形成在IC管芯封装的导电特征的为下一级组装做准备的暴露表面上。在示例性实施例中，焊料特征形成为FLI。可以根据适合于堆叠管芯的任何已知技术对IC管芯复合物进行单个化。
图6示出了包括通过回流FLI特征610附接到主体部件605的IC管芯复合物501的系统。在示例性实施例中，FLI特征610是焊料(例如，SAC)微凸块，但是其他互连特征也是可能的。在一些实施例中，主体部件605主要为硅。主体部件605还可以包括已知适合作为内插器或封装基板的一种或多种替代性材料(例如，环氧树脂预制件、有芯或无芯的层合板等)。主体部件605可以包括嵌入在电介质材料内的一个或多个金属化重分布层(未描绘出)。主体部件605还可以包括嵌入其中的一个或多个IC管芯。例如，IC互连桥(未描绘出)可以嵌入在主体部件605的金属化重分布层内，例如从而将IC管芯复合物501电耦合到另一IC，例如存储器IC管芯(未描绘出)或另一复合IC管芯结构。
如图6进一步所示，主体部件605(例如，封装基板)可以通过第二级互连(SLI)620进一步耦合到另一主体，例如母板或其他PCB。SLI 620可以包括适合于给定主体板架构(例如，表面安装FR4等)的任何焊料(球、凸块等)。如虚线所示，一个或多个散热片和/或散热器650可以进一步耦合到IC管芯复合结构501的背侧，例如，在IC管芯复合物501包括一个或多个CPU核心或类似功率密度的其他IC管芯的情况下，这可能是有利的。
例如如本文中其他地方所描述的，图7示出了采用包括主要填充结构和次要填充结构的复合IC管芯结构的移动计算平台705和数据服务器机器706。服务器机器706可以是任何商用服务器，例如包括设置在机架内并且联网在一起以进行电子数据处理的任何数量的高性能计算平台，在示例性实施例中，例如如本文中其他地方所描述的，其包含包括主要填充结构和次要填充结构的IC管芯复合物501。移动计算平台705可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每一种的任何便携装置。例如，移动计算平台705可以是平板电脑、智能电话、膝上型计算机等中的任何一种，并且可以包括显示屏(例如，电容式触摸屏、感应式触摸屏、电阻式触摸屏或光学触摸屏)、集成系统710以及电池715。
如展开图720所示，IC管芯复合物501还与一个或多个存储器IC 735一起耦合到主体部件605。电源管理集成电路(PMIC)730或包括宽带RF(无线)发射机和/或接收机的RF(无线)集成电路(RFIC)725中的一个或多个还可以耦合到主体部件605。PMIC 730可以执行电池功率调节、DC到DC转换等，并且因此具有耦合到电池715的输入以及具有向其他功能模块提供电流源的输出。如进一步所示的，在示例性实施例中，RFIC 725具有耦合到天线(未示出)从而实施多个无线标准或协议中的任何无线标准或协议的输出，该无线标准或协议包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G或更高版本的任何其他无线协议。
图8是根据一些实施例的低温冷却的计算装置800的框图。例如，计算装置800的一个或多个部件可以包括本文中其他地方讨论的装置或结构中的任何装置或结构。在图8中多个部件被示为包括在计算装置800中，但是这些部件中的任何一个或多个部件可以被省略或复制以适于应用。在一些实施例中，包括在计算装置800中的部件中的一些或所有部件可以附接到一个或多个印刷电路板(例如，母板)。在一些实施例中，可以将这些部件中的各个部件制作到单一片上系统(SoC)管芯上。另外，在各种实施例中，计算装置800可以不包括图8中示出的部件中的一个或多个部件，但是计算装置800可以包括用于耦合到该一个或多个部件的接口电路系统。例如，计算装置800可以不包括显示装置803，但是可以包括显示装置803可以耦合到的显示装置接口电路系统(例如，连接器和驱动器电路系统)。
计算装置800可以包括处理装置801(例如，一个或多个处理装置)。如本文中所使用的，术语“处理装置”或“处理器”指示对来自寄存器和/或存储器的电子数据进行处理以将该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的装置。处理装置801可以包括存储器821、通信装置822、制冷/主动冷却装置823、电池/电源调节装置824、逻辑单元825、互连826(即，可选地包括重分布层(RDL)或金属-绝缘体-金属(MIM)装置)、热调节装置827以及硬件安全装置828。
处理装置801可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适当的处理装置。
处理装置801可以包括存储器802，存储器802自身可以包括一个或多个存储器装置，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器821包括与处理装置802共享管芯的存储器。该存储器可以用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。
计算装置800可以包括热调节/制冷装置806。热调节/制冷装置806可以在操作期间将处理装置802(和/或计算装置800的其他部件)保持在预先确定的低温下。该预先确定的低温可以是本文中其他地方讨论的任何温度。
在一些实施例中，计算装置800可以包括通信芯片807(例如，一个或多个通信芯片)。例如，通信芯片807可以被配置用于管理向计算装置800传输数据和从计算装置800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固态介质来传送数据的电路、装置、系统、方法、技术、通信信道等。
通信芯片807可以实施多种无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准，其包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络一般被称为WiMAX网络，WiMAX是代表全球微波接入互操作性的首字母缩写词，是通过了针对IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片807可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或LTE网络进行操作。通信芯片807可以根据GSM演进的增强数据(EDGE)、GSM EDGE无线电接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进的UTRAN(E-UTRAN)进行操作。通信芯片807可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物以及任何其他被指定为3G、4G、5G和更高版本的无线协议进行操作。在其他实施例中，通信芯片807可以根据其他无线协议进行操作。计算装置800可以包括天线813以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片807可以管理有线通信，例如电、光或任何其他适当的通信协议(例如，以太网)。如上所述，通信芯片807可以包括多个通信芯片。例如，第一通信芯片807可以专用于较短程的无线通信，例如Wi-Fi或蓝牙，并且第二通信芯片807可以专用于较长程的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或者其他。在一些实施例中，第一通信芯片807可以专用于无线通信，并且第二通信芯片807可以专用于有线通信。
计算装置800可以包括电池/电源电路系统808。电池/电源电路系统808可以包括一个或多个能量存储装置(例如，电池或电容器)和/或用于将计算装置800的部件耦合到与计算装置800分离的能量源(例如，AC线路电源)的电路系统。
计算装置800可以包括显示装置803(或如上文所讨论的对应的接口电路系统)。例如，显示装置803可以包括任何视觉指示物，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
计算装置800可以包括音频输出装置804(或如上文所讨论的对应的接口电路系统)。例如，音频输出装置804可以包括生成可听指示物的任何装置，例如扬声器、耳机或耳塞。
计算装置800可以包括音频输入装置810(或如上文所讨论的对应的接口电路系统)。音频输入装置810可以包括生成代表声音的信号的任何装置，例如麦克风、麦克风阵列或数字乐器(例如，具有音乐乐器数字接口(MIDI)输出的乐器)。
计算装置800可以包括全球定位系统(GPS)装置809(或如上文所讨论的对应的接口电路系统)。如本领域中已知的，GPS装置809可以与基于卫星的系统通信，并且可以接收计算装置800的位置。
计算装置800可以包括另一输出装置805(或如上文所讨论的对应的接口电路系统)。示例包括音频编码解码器、视频编码解码器、打印机、用于向其他装置提供信息的有线或无线发射机，或者额外的存储装置。
计算装置800可以包括另一输入装置811(或如上文所讨论的对应的接口电路系统)。示例可以包括加速度计、陀螺仪、罗盘、图像捕获装置、键盘、光标控制装置(例如鼠标、触控笔、触摸板)、条形码读取器、快速响应(QR)码读取器、任何传感器或者射频识别(RFID)读取器。
计算装置800可以包括安全接口装置812。安全接口装置812可以包括为计算装置800提供安全措施(例如，入侵检测、生物特征验证、安全编码或解码、管理访问列表、恶意软件检测或间谍软件检测)的任何装置。
计算装置800或其部件的子集可以具有任何适当的形状因子，例如手持式或移动计算装置(例如，手机、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式计算装置、服务器或其他联网的计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数码录像机或者可穿戴计算装置。
虽然已经参照各种实施方式描述了本文中所阐述的某些特征，但是不旨在从限制的意义上来理解本说明书。因此，本文中所描述的实施方式的各种修改以及对于本公开所属领域的技术人员而言是显而易见的其他实施方式被认为处于本公开的精神和范围之内。
将要认识到的是，本发明并不限于所描述的实施例，而是可以采用修改和更改来实践本发明，而不脱离所附权利要求书的范围。例如，以上实施例可以包括如下文进一步提供的特征的特定组合。
在第一示例中，一种集成电路(IC)装置包括：包括接合到基板的第一区域的第一表面的第一IC管芯以及与第一IC管芯相邻并且包括接合到基板的第二区域的第一表面的第二IC管芯。该装置还包括具有无机成分的主要填充结构。主要填充结构占据第一IC管芯与第二IC管芯之间的大部分空间，并且与至少第一IC管芯的两个或更多个侧壁边缘相邻，但是不位于第一IC管芯或第二IC管芯的与第一表面相对的第二表面之上。该装置包括次要填充结构，次要填充结构位于主要填充结构与第一IC管芯的两个或更多个侧壁边缘之间的空间的第一剩余部分内，并且位于主要填充结构与第二IC管芯之间的空间的第二剩余部分内的次要填充结构。
在第二示例中，对于第一示例中的任何示例，次要填充结构包括大约位于空间的第一剩余部分和第二剩余部分中的每者的中部的接缝。
在第三示例中，对于第一至第二示例中的任何示例，次要填充结构与主要填充结构的侧壁接触，并且与第一IC管芯和第二IC管芯中的每者的侧壁接触。
在第四示例中，对于第一至第三示例中的任何示例，主要填充结构具有基本上等于第一IC管芯的厚度的厚度，并且由主要填充结构占据的大部分空间至少500μm宽。空间的与主要填充结构相邻的第一剩余部分或第二剩余部分中的至少一者小于40μm宽。
在第五示例中，对于第四示例中的任何示例，空间的第一剩余部分和第二剩余部分的宽度不相等，并且相差第一剩余部分或第二剩余部分中的较小者的至少50％。
在第六示例中，对于第一至第五示例中的任何示例，主要填充结构围绕至少第一IC管芯的周界，次要填充结构位于围绕第一IC管芯的周界的沟槽内，并且次要填充结构与第一IC管芯基本上共面。
在第七示例中，对于第六示例中的任何示例，主要填充结构围绕第二IC管芯的周界，次要填充结构位于围绕第二IC管芯的周界的第二沟槽内，次要填充结构与第二IC管芯基本上共面，并且主要填充结构在第一沟槽和第二沟槽之间是连续的。
在第八示例中，对于第六至第七示例中的任何示例，沟槽在第一IC管芯的两个或更多个侧壁边缘与主要填充结构的面向第一IC管芯的侧壁边缘的两个或更多个对应的侧壁边缘之间具有不同的宽度。
在第九示例中，对于第一至第八示例中的任何示例，主要填充结构的顶表面与第一IC管芯或第二IC管芯中的至少一者的第二表面基本上共面。
在第十示例中，对于第九示例中的任何示例，主要填充结构的顶表面与次要填充结构的顶表面基本上共面。
在第十一示例中，对于第一至第十示例中的任何示例，主要填充结构具有显著高于次要填充结构的硅或金属含量。
在第十二示例中，对于第一至第十一示例中的任何示例，主要填充结构主要包括硅，主要包括硅和碳，或者主要包括金属。
在第十三示例中，对于第一至第十二示例中的任何示例，次要填充结构包括：数量比主要填充结构更大的金属、氮或氧中的一种或多种。
在第十四示例中，对于第一至第十三示例中的任何示例，第一IC管芯和第二IC管芯直接接合到基板，并且其中，主要填充结构直接接合到基板。
在第十五示例中，对于第一至第十四示例中的任何示例，装置还包括嵌入在主要填充结构内并且直接接合到基板的互连特征的一个或多个贯穿过孔，并且其中，贯穿过孔的顶表面与主要填充结构的第二表面基本上共面。
在第十六示例中，一种系统包括：主体部件，以及附接到主体部件的集成电路(IC)装置。复合IC装置包括：主体基板；包括接合到基板的第一区域的第一表面的第一IC管芯；与第一IC管芯相邻并且包括接合到基板的第二区域的第一表面的第二IC管芯；具有无机成分的主要填充结构。主要填充结构与至少第一IC管芯的两个或更多个侧壁边缘相邻，并且位于基板的包括第一IC管芯与第二IC管芯之间的大部分空间的第三区域之上。主要填充结构不位于第一IC管芯或第二IC管芯的与第一表面相对的第二表面之上。该装置包括次要填充结构，次要填充结构位于主要填充结构与第一IC管芯的两个或更多个侧壁边缘之间的空间的第一剩余部分内，并且位于主要填充结构与第二IC管芯之间的空间的第二剩余部分内。
在第十七示例中，对于第十六示例中的任何示例，系统包括：被耦合成通过主体部件向复合IC管芯封装提供功率的电源。
在第十八示例中，对于第十六至第十七示例中的任何示例，第一IC管芯是微处理器核心电路系统、无线式无线电电路系统、浮点门阵列(FPGA)电路系统、电源管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第一个。第二IC管芯是微处理器核心电路系统、无线式无线电电路系统、浮点门阵列(FPGA)电路系统、电源管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第二个。
在第十九示例中，一种形成集成电路(IC)装置的方法包括：通过在主体基板的填充材料层中图案化出开口来形成主要填充结构；将第一IC管芯和第二IC管芯在开口中的各开口内接合到主体基板；以及在主要填充结构与第一IC管芯和第二IC管芯中的每者之间的开口的剩余部分内形成次要填充结构。
在第二十示例中，对于第十九示例中的任何示例，方法还包括：将次要填充结构和主要填充结构平坦化为与第一IC管芯或第二IC管芯中的至少一者的表面共面。
在第二十一示例中，对于第十九至第二十示例中的任何示例，图案化出开口包括：形成穿过填充材料层的厚度的第一开口，第一开口大于第一IC管芯的占用面积；以及形成穿过填充材料层的厚度的第二开口，第二开口大于第二IC管芯的占用面积。
在第二十二示例中，对于第十九至第二十一示例中的任何示例，将填充材料层接合到主体基板还包括：将填充材料层的第一表面接合到主体基板；以及去除供体基板以暴露填充材料层的第二表面。
在第二十三示例中，对于第十九至第二十二示例中的任何示例，形成次要填充结构包括：沉积包括氧或氮中的至少一种以及硅的无机电介质。
在第二十四示例中，对于第十九至第二十三示例中的任何示例，形成主要填充结构还包括：形成一个或多个贯穿过孔，并且接合第一IC管芯和第二IC管芯还包括：在IC管芯的金属化特征与主体基板的金属化特征之间形成互扩散冶金接合部。
然而，以上实施例不限于此，并且在各种实施方式中，以上实施例可以包括仅采取这样的特征的子集、采取这样的特征的不同顺序、采取这样的特征的不同组合和/或采取与明确列出的那些特征相比的额外的特征。因此，本发明的范围应当参考所附权利要求连同这样的权利要求所赋予的等同物的完整范围来确定。

Claims (24)

1.一种集成电路(IC)装置，包括：
第一IC管芯，其包括接合到基板的第一区域的第一表面；
第二IC管芯，其与所述第一IC管芯相邻并且包括接合到所述基板的第二区域的第一表面；
主要填充结构，其具有无机成分，所述主要填充结构占据所述第一IC管芯与所述第二IC管芯之间的空间的大部分空间，并且与至少所述第一IC管芯的两个或更多个侧壁边缘相邻，但是不位于所述第一IC管芯或所述第二IC管芯的与所述第一表面相对的第二表面之上；以及
次要填充结构，其位于所述空间的介于所述主要填充结构与所述第一IC管芯的所述两个或更多个侧壁边缘之间的第一剩余部分内，并且位于所述空间的介于所述主要填充结构与所述第二IC管芯之间的第二剩余部分内。
2.根据权利要求1所述的集成电路(IC)装置，其中，所述次要填充结构包括大约位于所述空间的所述第一剩余部分和所述第二剩余部分中的每者的中部的接缝。
3.根据权利要求1所述的集成电路(IC)装置，其中，所述次要填充结构与所述主要填充结构的侧壁接触，并且与所述第一IC管芯和所述第二IC管芯中的每者的侧壁接触。
4.根据权利要求1-3中任一项所述的集成电路(IC)装置，其中：
所述主要填充结构具有基本上等于所述第一IC管芯的厚度的厚度，并且由所述主要填充结构占据的所述大部分空间至少500μm宽；并且
所述空间的与所述主要填充结构相邻的第一剩余部分或第二剩余部分中的至少一者小于40μm宽。
5.根据权利要求4所述的集成电路(IC)装置，其中，所述空间的所述第一剩余部分和所述第二剩余部分的宽度不相等，并且相差所述第一剩余部分或所述第二剩余部分中的较小者的至少50％。
6.根据权利要求1-3中任一项所述的集成电路(IC)装置，其中：
所述主要填充结构围绕至少所述第一IC管芯的周界；
所述次要填充结构位于围绕所述第一IC管芯的所述周界的沟槽内；并且
所述次要填充结构与所述第一IC管芯基本上共面。
7.根据权利要求6所述的集成电路(IC)装置，其中：
所述主要填充结构围绕所述第二IC管芯的周界；
所述次要填充结构位于围绕所述第二IC管芯的所述周界的第二沟槽内；
所述次要填充结构与所述第二IC管芯基本上共面；并且
所述主要填充结构在所述第一沟槽和所述第二沟槽之间是连续的。
8.根据权利要求6所述的集成电路(IC)装置，其中，所述沟槽在所述第一IC管芯的所述两个或更多个侧壁边缘与所述主要填充结构的面向所述第一IC管芯的所述侧壁边缘的两个或更多个对应的侧壁边缘之间具有不同的宽度。
9.根据权利要求1-3中任一项所述的集成电路(IC)装置，其中，所述主要填充结构的顶表面与所述第一IC管芯或所述第二IC管芯中的至少一者的所述第二表面基本上共面。
10.根据权利要求9所述的集成电路(IC)装置，其中，所述主要填充结构的所述顶表面与所述次要填充结构的顶表面基本上共面。
11.根据权利要求1-3中任一项所述的集成电路(IC)装置，其中，所述主要填充结构具有显著高于所述次要填充结构的硅或金属含量。
12.根据权利要求11所述的集成电路(IC)装置，其中，所述主要填充结构主要包括硅，主要包括硅和碳，或者主要包括金属。
13.根据权利要求11所述的集成电路(IC)装置，其中，所述次要填充结构包括：数量比所述主要填充结构更大的金属、氮或氧中的一种或多种。
14.根据权利要求1-3中任一项所述的集成电路(IC)装置，其中，所述第一IC管芯和所述第二IC管芯直接接合到所述基板，并且其中，所述主要填充结构直接接合到所述基板。
15.根据权利要求1-3中任一项所述的集成电路(IC)装置，还包括：嵌入在所述主要填充结构内并且直接接合到所述基板的互连特征的一个或多个贯穿过孔，并且其中，所述贯穿过孔的顶表面与所述主要填充结构的所述第二表面基本上共面。
16.一种系统，包括：
主体部件；以及
根据权利要求1-3中任一项所述的集成电路(IC)装置，其附接到所述主体部件。
17.根据权利要求16所述的系统，还包括：被耦合成通过所述主体部件向复合IC管芯封装提供功率的电源。
18.根据权利要求16-17中任一项所述的系统，其中：
所述第一IC管芯是微处理器核心电路系统、无线式无线电电路系统、浮点门阵列(FPGA)电路系统、电源管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第一个；并且
所述第二IC管芯是微处理器核心电路系统、无线式无线电电路系统、浮点门阵列(FPGA)电路系统、电源管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第二个。
19.一种形成集成电路(IC)装置的方法，所述方法包括：
通过在主体基板的填充材料层中图案化出开口来形成主要填充结构；
将第一IC管芯和第二IC管芯在所述开口中的各开口内接合到所述主体基板；以及
在所述开口的介于所述主要填充结构与所述第一IC管芯和所述第二IC管芯中的每者之间的剩余部分内形成次要填充结构。
20.根据权利要求19所述的方法，还包括：将所述次要填充结构和所述主要填充结构平坦化为与所述第一IC管芯或所述第二IC管芯中的至少一者的表面共面。
21.根据权利要求19所述的方法，其中，图案化出所述开口包括：
形成穿过所述填充材料层的厚度的第一开口，所述第一开口大于所述第一IC管芯的占用面积；以及
形成穿过所述填充材料层的厚度的第二开口，所述第二开口大于所述第二IC管芯的占用面积。
22.根据权利要求19-21中任一项所述的方法，其中，将所述填充材料层接合到所述主体基板还包括：将所述填充材料层的第一表面接合到所述主体基板；以及去除供体基板以暴露所述填充材料层的第二表面。
23.根据权利要求19-21中任一项所述的方法，其中，形成所述次要填充结构包括：沉积包括氧或氮中的至少一种以及硅的无机电介质。
24.根据权利要求19-21中任一项所述的方法，其中：
形成所述主要填充结构还包括：形成一个或多个贯穿过孔；并且
接合所述第一IC管芯和所述第二IC管芯还包括：在所述IC管芯的金属化特征与所述主体基板的金属化特征之间形成互扩散冶金接合部。
CN202310878687.8A 2022-08-19 2023-07-17 具有无机管芯间填充结构的ic管芯复合物 Pending CN117594536A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/891,654 2022-08-19
US17/891,654 US20240063180A1 (en) 2022-08-19 2022-08-19 Ic die composites with inorganic inter-die fill structures

Publications (1)

Publication Number Publication Date
CN117594536A true CN117594536A (zh) 2024-02-23

Family

ID=89906056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310878687.8A Pending CN117594536A (zh) 2022-08-19 2023-07-17 具有无机管芯间填充结构的ic管芯复合物

Country Status (2)

Country Link
US (1) US20240063180A1 (zh)
CN (1) CN117594536A (zh)

Also Published As

Publication number Publication date
US20240063180A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11798892B2 (en) Embedded die on interposer packages
US10872834B2 (en) Integrated circuit structures with extended conductive pathways
US20220230964A1 (en) Microelectronic assemblies
US11721649B2 (en) Microelectronic assemblies
US11652059B2 (en) Composite interposer structure and method of providing same
EP4016615A1 (en) Inter-component material in microelectronic assemblies having direct bonding
CN117561599A (zh) 具有背侧管芯到封装互连的微电子组件
CN116344479A (zh) 包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装
EP4152366A2 (en) Microelectronic assemblies including solder and non-solder interconnects
US20240063180A1 (en) Ic die composites with inorganic inter-die fill structures
US20240063071A1 (en) Inorganic material deposition for inter-die fill in multi-chip composite structures
US20240063142A1 (en) Die crack mitigation in multi-chip composite ic structures
US20230086691A1 (en) Microelectronic assemblies including bridges
US20220189839A1 (en) Inter-component material in microelectronic assemblies having direct bonding
US20230395445A1 (en) Glass core architectures with dielectric buffer layer between glass core and metal vias and pads
US20230395467A1 (en) Glass core architectures with dielectric buffer layer between glass core and metal vias and pads
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20240113029A1 (en) Multichip ic devices in glass medium & including an interconnect bridge die
US20230098957A1 (en) Conformal power delivery structures of 3d stacked die assemblies
US20230087367A1 (en) Microelectronic assemblies with through die attach film connections
TW201724446A (zh) 錨定的通矽孔技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication