CN117573155A - 产品信息处理方法及芯片 - Google Patents
产品信息处理方法及芯片 Download PDFInfo
- Publication number
- CN117573155A CN117573155A CN202410058139.5A CN202410058139A CN117573155A CN 117573155 A CN117573155 A CN 117573155A CN 202410058139 A CN202410058139 A CN 202410058139A CN 117573155 A CN117573155 A CN 117573155A
- Authority
- CN
- China
- Prior art keywords
- product information
- efuse
- area
- address
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 230000010365 information processing Effects 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种产品信息处理方法及芯片。为解决产品信息写入EFUSE后不支持重写进而导致芯片报废的技术问题,本发明在EFUSE之外设计一个EFUSE控制模块,并在EFUSE内部设置第一区域和第二区域以及预设地址位,以及根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址,然后根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息。本发明以EFUSE控制模块、EFUSE中的第一区域和第二区域以及预设地址位为技术手段,解决了不支持产品信息重写的芯片直接报废的技术问题,获得了提升芯片良率的技术效果。本发明适于芯片设计领域。
Description
技术领域
本发明涉及一种产品信息处理方法及芯片,具体涉及一种支持芯片内产品信息二次烧写的方法及芯片。
背景技术
EFUSE全称为电子熔丝(Electronic Fuse),是一种可编程的电子元件,被广泛地运用在芯片设计中,可用于存储芯片的产品识别码和校准参数等产品信息。芯片的产品识别码通常包括芯片的版本号、芯片的生产日期和芯片编号等。这些信息被烧写入EFUSE后是无法修改和擦除的,从而保证了芯片的安全性和可靠性。
EFUSE的工作原理是通过将一些电子元件烧毁,从而形成一些电路断路的状态,这些状态类似于二进制的0和1,可以被编程为特定的数据信息。EFUSE的编程是一次性的,同一个地址一旦被编程就不能再次修改或擦除。
由于EFUSE一次性编程的特性,使得产品信息一旦烧写进EFUSE之后就无法再次修改和擦除。但是在实际操作过程中,经常会出现由于操作失误导致烧写了错误的产品识别码等产品信息,或者由于其他原因需要重新烧写新的产品识别码等产品信息的情况。
目前传统的方法是芯片产品识别码等信息只能烧写一次到EFUSE中,如果烧写错误,该芯片将无法使用,只能用新的芯片重新烧写,这增加了芯片综合成本。
当前,尚无解决该技术问题的解决方案。现有技术1是针对SoC(System on Chip)芯片EFUSE失效的处理方法,其应用场景是在使用过程中由于静电或者其他原因造成EFUSE损坏,造成整个芯片和系统无法工作。
为了解决这个问题,本发明通过灵活地控制EFUSE的烧写地址的方法,来实现产品信息(比如,产品识别码、校准参数等)的二次烧写,从而提高了芯片的良率。
发明内容
为了缓解或部分缓解上述技术问题,本发明的解决方案如下所述:
根据本发明第一方面,一种产品信息处理方法,该产品信息处理方法应用于芯片之中,
该芯片包括EFUSE控制模块和EFUSE,且EFUSE包括预设地址位、第一区域和第二区域;
并且,该产品信息处理方法包括如下步骤:
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位;
步骤S12:EFUSE返回预设地址位中的值;
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址;
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息;
步骤S15:EFUSE返回对应的产品信息。
在某实施例中,所述产品信息包括产品的产品识别码,或/和校准参数。
在某实施例中,所述预设地址位为1比特存储单元。
在某实施例中,在步骤S13中,若所读取的预设地址位中的值为0,EFUSE控制模块所确定的地址为第一区域地址,若所读取的预设地址位中的值为1,EFUSE控制模块所确定的地址为第二区域地址。
在某实施例中,该产品信息处理方法还包括如下步骤:
步骤S21:开始产品信息烧写任务;
步骤S22:判断是否首次烧写;若是,则执行步骤S23;若否,则执行步骤S24;
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务;
步骤S24:向第二区域写入产品信息,接着执行步骤S25;
步骤S25:将预设地址位中的值烧写为1,完成产品信息烧写任务。
在某实施例中,所述产品信息为产品的产品识别码;
所述产品的产品识别码包括芯片的版本号、芯片的生产日期和芯片编号。
根据本发明第二方面,一种芯片,该芯片包括EFUSE控制模块和EFUSE,且EFUSE包括预设地址位、第一区域和第二区域;
所述EFUSE控制模块和EFUSE被配置为执行如下步骤:
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位;
步骤S12:EFUSE返回预设地址位中的值;
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址;
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息;
步骤S15:EFUSE返回对应的产品信息。
在某实施例中,所述EFUSE控制模块和EFUSE还被配置为执行如下步骤:
步骤S21:开始产品信息烧写任务;
步骤S22:判断是否首次烧写;若是,则执行步骤S23;若否,则执行步骤S24;
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务;
步骤S24:向第二区域写入产品信息,接着执行步骤S25;
步骤S25:将预设地址位中的值烧写为1,完成产品信息烧写任务。
在某实施例中,所述产品信息为产品的产品识别码;所述产品的产品识别码包括芯片的版本号、芯片的生产日期和芯片编号。
在某实施例中,在步骤S13中,若所读取的预设地址位中的值为0,EFUSE控制模块所确定的地址为第一区域地址,若所读取的预设地址位中的值为1,EFUSE控制模块所确定的地址为第二区域地址。
本发明技术方案,具有如下有益的技术效果之一或多个:
1)以极低的硅成本代价,避免需要重写产品信息的芯片报废。
2)提高了芯片良率,降低了芯片量产成本。
此外,本发明还具有的其它有益效果将在具体实施例中提及。
附图说明
图1是本发明通过EFUSE读取产品信息的示意图;
图2是本发明产品信息读取方法;
图3是本发明产品信息烧写方法。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
其中,在本发明的描述中,除非另有说明,“/”表示前后关联的对象是一种“或”的关系,例如,A/B可以表示A或B;本发明中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况,其中A,B可以是单数或者复数。并且,在本发明的描述中,除非另有说明,“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a,b,c,a-b,a-c,b-c,或a-b-c,其中a,b,c可以是单个,也可以是多个。
另外,为了便于清楚描述本发明实施例的技术方案,在本发明的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。同时,在本发明实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念,便于理解。
为了更好的说明本发明,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本发明同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本发明的主旨。
本发明所公开的产品信息处理方法及芯片,包括产品信息烧写或/和读取方法及芯片。该产品信息处理方法应用于芯片之中,该芯片包括EFUSE控制模块和EFUSE。
图1展示了本发明通过EFUSE读取产品信息的示意图。在芯片中至少包括EFUSE和EFUSE控制模块,其中EFUSE用于存储产品信息。作为本发明的一种改进,存储产品信息的存储空间包括预设地址位、第一区域和第二区域。其中预设地址位可以是1比特存储单元,第一区域和第二区域则通常各自为一连续存储空间。
在EFUSE控制模块和EFUSE之间执行步骤S11、S12、S14、S15,而在EFUSE控制模块中则执行步骤S13。具体地,参考图2,其展示了这些步骤的实现方式。
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位。
所述预设的预设地址,是芯片开发人员根据芯片实际情况而人为设定的地址,用于存储第一区域和第二区域的选通信息。具体而言,在某实施例中,所述预设地址位为1比特存储单元。该预设地址所对应的预设地址位可以仅仅为一个比特位,该比特位一旦被烧写,就无法更改。在某些实施例中,也可以通过多个比特位来存储选通信息。
步骤S12:EFUSE返回预设地址位中的值。
通常情况下,若第一区域未被烧写,则返回预设地址位中的值应为0,而若第一区域已被烧写,则返回预设地址位中的值应为1(均为逻辑上的0或1)。
若返回预设地址位中的值应为1,则意味着其被烧写过,且无法重写为0。若返回预设地址位中的值应为0,则意味着其未被烧写过。
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址。
在位于EFUSE外部的EFUSE控制模块,获得所读取的预设地址位中的值后,从第一区域地址或第二区域地址中选择并确定一个地址,该地址用于确定最终从哪个区域读取产品信息。
这里的产品信息,包括但不限于:产品的产品识别码,或/和校准参数。而产品识别码,可以用于记录/包括芯片的版本号、芯片的生产日期和芯片编号等。
如果所读取的预设地址位中的值为0,则确定第一区域地址。若所读取的预设地址位中的值为1,则确定第二区域地址。
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息。
所述EFUSE控制模块根据所确定的地址信息,具体而言,为第一区域地址或第二区域地址,进而访问第一区域地址所对应的第一区域或第二区域地址所对应的第二区域。
步骤S15:EFUSE返回对应的产品信息。
在EFUSE中,根据EFUSE控制模块所传输过来的地址信息,返回对应区域所存储的产品信息,比如产品识别码,或/和校准参数。
此外,本发明还披露一种产品信息烧写方法,其在前文所述的产品信息读取方法之前,二者共同构成产品信息烧写和读取方法,即产品信息处理方法。
参考图3,本发明所公开的产品信息烧写方法,具体包括如下步骤:
步骤S21:开始产品信息烧写任务。
该步骤启动产品信息烧写任务。这里的产品信息包括但不限于产品的产品识别码,或/和校准参数。
步骤S22:判断是否首次烧写。
对于首次烧写、第二次烧写,在本发明中不是以覆盖的方式写入产品信息,而是分写在不同的存储区域:第一区域和第二区域。
该步骤的判断逻辑为:若是,则执行步骤S23;若否,则执行步骤S24。
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务。
由于此时判断为第一次烧写,在该步骤中,获取第一区域地址信息,以及根据加载的产品信息,向第一区域写入产品信息,完成产品信息烧写任务。该步骤本身与现有技术中向某一区域写入产品信息的步骤相同,此处不再赘述。
步骤S24:向第二区域写入产品信息。
由于此时判断为第二次烧写,在该步骤中,获取第二区域地址信息,以及根据加载的产品信息,向第二区域写入产品信息。执行完步骤S24之后,接着执行步骤S25。
步骤S25:将预设地址位中的值烧写为“1”,完成产品信息烧写任务。
与普通的向第一区域烧写信息不同的是,本发明还将预设地址位中的值烧写为“1”,以完成产品信息烧写任务。
本发明仅仅通过一个预设地址位、第二区域的开销/成本,即可避免需要重新写入产品信息的芯片报废,降低了芯片整体综合成本。
优选地,为了防止其它程序错误地在第二区域写入信息,导致读取错误的产品信息,在步骤S23中,还包括如下步骤:
将第二区域的最低字节烧写为0xFE,最高字节烧写为0x5A,并将EFUSE至于非活动模式。该优选实施例,要求第二区域具有额外的2个字节存储空间开销。
此外,本发明还公开一种芯片,该芯片至少包括EFUSE控制模块和EFUSE,其中EFUSE包括预设地址位、第一区域和第二区域。该芯片被配置为实施前述的产品信息处理方法。
具体而言,在产品信息读取阶段,该芯片所包含的EFUSE和EFUSE控制模块,被配置为执行以下步骤:
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位。
所述预设的预设地址,是芯片开发人员根据芯片实际情况而人为设定的地址,用于存储第一区域和第二区域的选通信息。具体而言,该预设地址所对应的预设地址位可以仅仅为一个比特位,该比特位一旦被烧写,就无法更改。在某些实施例中,也可以通过多个比特位来存储选通信息。
步骤S12:EFUSE返回预设地址位中的值。
通常情况下,若第一区域未被烧写,则返回预设地址位中的值应为0,而若第一区域已被烧写,则返回预设地址位中的值应为1(均为逻辑上的0或1)。
若返回预设地址位中的值应为1,则意味着其被烧写过,且无法重写为0。若返回预设地址位中的值应为0,则意味着其未被烧写过。
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址。
在位于EFUSE外部的EFUSE控制模块,获得所读取的预设地址位中的值后,从第一区域地址或第二区域地址中选择并确定一个地址,该地址用于确定最终从哪个区域读取产品信息。
这里的产品信息,包括但不限于:产品的产品识别码,或/和校准参数。而产品的识别码,可以用于记录了芯片的版本号、芯片的生产日期和芯片编号等。
如果所读取的预设地址位中的值为0,则确定第一区域地址。若所读取的预设地址位中的值为1,则确定第二区域地址。
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息。
所述EFUSE控制模块根据所确定的地址信息,具体而言,为第一区域地址或第二区域地址,进而访问第一区域地址所对应的第一区域或第二区域地址所对应的第二区域。
步骤S15:EFUSE返回对应的产品信息。
在EFUSE中,根据EFUSE控制模块所传输过来的地址信息,返回对应区域所存储的产品信息,比如产品识别码,或/和校准参数。
此外,在产品信息烧写阶段,该芯片所包含的EFUSE和EFUSE控制模块,还被配置为执行以下步骤:
步骤S21:开始产品信息烧写任务。
该步骤启动产品信息烧写任务。这里的产品信息包括但不限于产品的产品识别码,或/和校准参数。
步骤S22:判断是否首次烧写。
对于首次烧写、第二次烧写,在本发明中不是以覆盖的方式写入产品信息,而是分写在不同的存储区域:第一区域和第二区域。
该步骤的判断逻辑为:若是,则执行步骤S23;若否,则执行步骤S24。
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务。
由于此时判断为第一次烧写,在该步骤中,获取第一区域地址信息,以及根据加载的产品信息,向第一区域写入产品信息,完成产品信息烧写任务。该步骤本身与现有技术中向某一区域写入产品信息的步骤相同,此处不再赘述。
步骤S24:向第二区域写入产品信息。
由于此时判断为第二次烧写,在该步骤中,获取第二区域地址信息,以及根据加载的产品信息,向第二区域写入产品信息。执行完步骤S24之后,接着执行步骤S25。
步骤S25:将预设地址位中的值烧写为“1”,完成产品信息烧写任务。
与普通的向第一区域烧写信息不同的是,本发明还将预设地址位中的值烧写为“1”,以完成产品信息烧写任务。
优选地,为了防止其它程序错误地在第二区域写入信息,导致读取错误的产品信息,在步骤S23中,还包括如下步骤:
将第二区域的最低字节烧写为0xFE,最高字节烧写为0x5A,并将EFUSE至于非活动模式。该优选实施例,要求第二区域具有额外的2个字节存储空间开销。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种产品信息处理方法,该产品信息处理方法应用于芯片之中,其特征在于:
该芯片包括EFUSE控制模块和EFUSE,且EFUSE包括预设地址位、第一区域和第二区域;
并且,该产品信息处理方法包括如下步骤:
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位;
步骤S12:EFUSE返回预设地址位中的值;
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址;
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息;
步骤S15:EFUSE返回对应的产品信息。
2.根据权利要求1所述的产品信息处理方法,其特征在于:
所述产品信息包括产品的产品识别码,或/和校准参数。
3.根据权利要求1所述的产品信息处理方法,其特征在于:
所述预设地址位为1比特存储单元。
4.根据权利要求1所述的产品信息处理方法,其特征在于:
在步骤S13中,若所读取的预设地址位中的值为0,EFUSE控制模块所确定的地址为第一区域地址,若所读取的预设地址位中的值为1,EFUSE控制模块所确定的地址为第二区域地址。
5.根据权利要求4所述的产品信息处理方法,其特征在于:
该产品信息处理方法还包括如下步骤:
步骤S21:开始产品信息烧写任务;
步骤S22:判断是否首次烧写;若是,则执行步骤S23;若否,则执行步骤S24;
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务;
步骤S24:向第二区域写入产品信息,接着执行步骤S25;
步骤S25:将预设地址位中的值烧写为1,完成产品信息烧写任务。
6.根据权利要求5所述的产品信息处理方法,其特征在于:
所述产品信息为产品的产品识别码;
所述产品的产品识别码包括芯片的版本号、芯片的生产日期和芯片编号。
7.一种芯片,其特征在于:
该芯片包括EFUSE控制模块和EFUSE,且EFUSE包括预设地址位、第一区域和第二区域;
所述EFUSE控制模块和EFUSE被配置为执行如下步骤:
步骤S11:EFUSE控制模块根据预设的预设地址,访问预设地址位;
步骤S12:EFUSE返回预设地址位中的值;
步骤S13:根据所读取的预设地址位中的值,EFUSE控制模块确定第一区域地址或第二区域地址;
步骤S14:根据所确定的第一区域地址或第二区域地址,EFUSE控制模块访问对应的产品信息;
步骤S15:EFUSE返回对应的产品信息。
8.根据权利要求7所述的芯片,其特征在于:
所述EFUSE控制模块和EFUSE还被配置为执行如下步骤:
步骤S21:开始产品信息烧写任务;
步骤S22:判断是否首次烧写;若是,则执行步骤S23;若否,则执行步骤S24;
步骤S23:向第一区域写入产品信息,完成产品信息烧写任务;
步骤S24:向第二区域写入产品信息,接着执行步骤S25;
步骤S25:将预设地址位中的值烧写为1,完成产品信息烧写任务。
9.根据权利要求7或8所述的芯片,其特征在于:
所述产品信息为产品的产品识别码;
所述产品的产品识别码包括芯片的版本号、芯片的生产日期和芯片编号。
10.根据权利要求7所述的芯片,其特征在于:
在步骤S13中,若所读取的预设地址位中的值为0,EFUSE控制模块所确定的地址为第一区域地址,若所读取的预设地址位中的值为1,EFUSE控制模块所确定的地址为第二区域地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410058139.5A CN117573155B (zh) | 2024-01-16 | 2024-01-16 | 产品信息处理方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410058139.5A CN117573155B (zh) | 2024-01-16 | 2024-01-16 | 产品信息处理方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117573155A true CN117573155A (zh) | 2024-02-20 |
CN117573155B CN117573155B (zh) | 2024-04-09 |
Family
ID=89884877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410058139.5A Active CN117573155B (zh) | 2024-01-16 | 2024-01-16 | 产品信息处理方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117573155B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174863B1 (en) * | 2010-04-21 | 2012-05-08 | Marvell International Ltd. | Circuits and methods for multiple programmable memory using one-time programmable memory |
US8294940B1 (en) * | 2007-06-01 | 2012-10-23 | Marvell International Ltd. | Updating data in a one-time programmable data storage device |
CN103034588A (zh) * | 2013-01-15 | 2013-04-10 | 信利光电(汕尾)有限公司 | 一种手机摄像头otp内存分配、信息写入及读取方法 |
CN111104050A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 一种otp优化存储结构、存储方法、读取方法、控制芯片 |
CN113314180A (zh) * | 2020-12-31 | 2021-08-27 | 乐鑫信息科技(上海)股份有限公司 | 一种多次编程电子熔丝装置 |
CN115129519A (zh) * | 2022-09-02 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种实现efuse结构的芯片多次写操作的方法、系统及SOC |
CN115391850A (zh) * | 2022-08-29 | 2022-11-25 | 苏州国芯科技股份有限公司 | 一种otp烧写方法、装置、设备及计算机可读存储介质 |
CN115827018A (zh) * | 2022-11-25 | 2023-03-21 | 苏州美思迪赛半导体技术有限公司 | 一种otp存储器及其写入方法和读取方法 |
CN116978435A (zh) * | 2023-07-25 | 2023-10-31 | 杭州万高科技股份有限公司 | 一种eFuse烧写方法 |
-
2024
- 2024-01-16 CN CN202410058139.5A patent/CN117573155B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8294940B1 (en) * | 2007-06-01 | 2012-10-23 | Marvell International Ltd. | Updating data in a one-time programmable data storage device |
US8174863B1 (en) * | 2010-04-21 | 2012-05-08 | Marvell International Ltd. | Circuits and methods for multiple programmable memory using one-time programmable memory |
CN103034588A (zh) * | 2013-01-15 | 2013-04-10 | 信利光电(汕尾)有限公司 | 一种手机摄像头otp内存分配、信息写入及读取方法 |
CN111104050A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 一种otp优化存储结构、存储方法、读取方法、控制芯片 |
CN113314180A (zh) * | 2020-12-31 | 2021-08-27 | 乐鑫信息科技(上海)股份有限公司 | 一种多次编程电子熔丝装置 |
WO2022143991A1 (zh) * | 2020-12-31 | 2022-07-07 | 乐鑫信息科技(上海)股份有限公司 | 一种多次编程电子熔丝装置 |
CN115391850A (zh) * | 2022-08-29 | 2022-11-25 | 苏州国芯科技股份有限公司 | 一种otp烧写方法、装置、设备及计算机可读存储介质 |
CN115129519A (zh) * | 2022-09-02 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种实现efuse结构的芯片多次写操作的方法、系统及SOC |
CN115827018A (zh) * | 2022-11-25 | 2023-03-21 | 苏州美思迪赛半导体技术有限公司 | 一种otp存储器及其写入方法和读取方法 |
CN116978435A (zh) * | 2023-07-25 | 2023-10-31 | 杭州万高科技股份有限公司 | 一种eFuse烧写方法 |
Non-Patent Citations (3)
Title |
---|
LUCKYLAN: "eFuse技术", pages 1 - 4, Retrieved from the Internet <URL:https://www.cnblogs.com/lanlancky/p/17051640.html> * |
痞子衡: "i.MXRTXXXX系列eFUSE及其烧写方法", pages 1 - 5, Retrieved from the Internet <URL:https://www.eefocus.com/article/458516.html> * |
谢甲林: "反熔丝OTP存储器编程电路与烧录系统设计及实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 February 2018 (2018-02-15), pages 137 - 129 * |
Also Published As
Publication number | Publication date |
---|---|
CN117573155B (zh) | 2024-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8601331B2 (en) | Defective memory block remapping method and system, and memory device and processor-based system using same | |
US6336176B1 (en) | Memory configuration data protection | |
EP1403771A1 (en) | Non-volatile memory control method | |
KR100274099B1 (ko) | 점진적으로 프로그램가능한 비휘발성 메모리 및 이를 구비한 집적 회로와 비휘발성 메모리 프로그래밍 방법 | |
US20090187305A1 (en) | Method of detecting manipulation of a programmable memory device of a digital controller | |
US6546517B1 (en) | Semiconductor memory | |
US20060140027A1 (en) | Semiconductor memory device and method of operating the same | |
TWI534809B (zh) | 由外部來源設定控制資訊之非揮發性記憶體裝置 | |
JPH07114497A (ja) | 半導体集積回路装置 | |
KR20040076589A (ko) | 메모리 카드 | |
US20090070523A1 (en) | Flash memory device storing data with multi-bit and single-bit forms and programming method thereof | |
US20050207232A1 (en) | Access method for a NAND flash memory chip, and corresponding NAND flash memory chip | |
EP3057100B1 (en) | Memory device and operating method of same | |
CN117573155B (zh) | 产品信息处理方法及芯片 | |
CN117524278A (zh) | 动态随机存储器兼容方法、装置和设备 | |
CN116978435A (zh) | 一种eFuse烧写方法 | |
CN104282343B (zh) | 半导体系统及其修复方法 | |
KR100737919B1 (ko) | 낸드 플래시 메모리의 프로그램 방법 및 메모리 시스템의프로그램 방법 | |
US20210326202A1 (en) | Non-volatile memory | |
US7890721B2 (en) | Implementation of integrated status of a protection register word in a protection register array | |
CN100456243C (zh) | 存储设备及控制该存储设备操作的方法 | |
JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
JPS63219045A (ja) | Icカ−ド | |
CN102591738A (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 | |
CN116206659B (zh) | 一种otp存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |