CN117572926A - 一种低电压下提高环路增益的ldo电路 - Google Patents

一种低电压下提高环路增益的ldo电路 Download PDF

Info

Publication number
CN117572926A
CN117572926A CN202311774467.7A CN202311774467A CN117572926A CN 117572926 A CN117572926 A CN 117572926A CN 202311774467 A CN202311774467 A CN 202311774467A CN 117572926 A CN117572926 A CN 117572926A
Authority
CN
China
Prior art keywords
voltage
tube
output
electrode
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311774467.7A
Other languages
English (en)
Inventor
郑慧
皮德义
许家榆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newcosemi Beijing Technology Co ltd
Original Assignee
Newcosemi Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Newcosemi Beijing Technology Co ltd filed Critical Newcosemi Beijing Technology Co ltd
Priority to CN202311774467.7A priority Critical patent/CN117572926A/zh
Publication of CN117572926A publication Critical patent/CN117572926A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种低电压下提高环路增益的LDO电路，该LDO电路包括：运算放大器、电荷泵和调整管；通过电荷泵，利用时钟信号输出端输出的时钟信号将第二供电电压转换为目标高电压，目标高电压为运算放大器输出级的供电端的电压；再通过运算放大器，比较基准电压和反馈电压，再放大后获得目标输出电压，目标输出电压为调整管的控制端的电压；再将调整管的第二端作为LDO电路的输出端。如此可以提高运算放大器的输出级的供电电压，使得运算放大器处于正常工作状态，从而提高运算放大器的输出阻抗，达到提高LDO电路的环路增益的目的。

Description

一种低电压下提高环路增益的LDO电路
技术领域
本申请涉及半导体集成电路技术领域，尤其涉及一种低电压下提高环路增益的LDO电路。
背景技术
低压差线性稳压器(LowDropout Regulator，LDO)具有噪声小、输出纹波小、静态电流小、成本低等特点，常常被用于为芯片内部电路提供电源电压。其中，环路增益是低压差线性稳压器的关键性能指标，环路增益指在低压差线性稳压器的反馈回路对于低压差线性稳压器输出的响应能力，也是保持低压差线性稳压器输出电压稳定的关键因素。
目前，对于某些应用场景下低压差线性稳压器调节效果有限，因此，亟需一种低电压下提高环路增益的LDO电路。
发明内容
有鉴于此，本申请提供了一种低电压下提高环路增益的LDO电路，能够在低供电电压下提高LDO电路的环路增益。
第一方面，本申请实施例提供了一种低电压下提高环路增益的LDO电路，所述LDO电路包括：运算放大器、电荷泵和调整管；
所述运算放大器包括输入级和输出级，所述输入级的供电端连接第一供电电压，所述输入级的第一端与基准电压输入端连接，所述输入级的第二端与反馈电压输入端连接，所述反馈电压输入端与所述调整管的第二端连接，所述输入级的输出端的正极与所述输出级的第一端连接，所述输入级的输出端的负极与所述输出级的第二端连接，所述输出级的供电端与所述电荷泵的输出端连接，所述输出级的输出端连接所述调整管的控制端；
所述电荷泵的第一输入端连接第二供电电压，所述电荷泵的第二输入端连接时钟信号输出端；
所述调整管的第一端连接第三供电电压；
所述电荷泵，用于利用所述时钟信号输出端输出的时钟信号将所述第二供电电压转换为目标高电压，所述目标高电压为所述输出级的供电端的电压；
所述运算放大器，用于比较所述基准电压和所述反馈电压，再放大后获得目标输出电压，所述目标输出电压为所述调整管的控制端的电压；
所述调整管的第二端作为所述低压下提高环路增益的LDO电路的输出端。
可选地，所述第二供电电压低于所述运算放大器正常工作所需的电压。
可选地，所述低电压下提高环路增益的LDO电路，还包括：
所述时钟信号输出端输出的时钟信号为差分信号。
可选地，所述低电压下提高环路增益的LDO电路，还包括：
所述时钟信号输出端输出的时钟信号的频率大于目标负载带宽，所述目标负载带宽为所述低电压下提高环路增益的LDO电路的负载带宽。
可选地，所述低电压下提高环路增益的LDO电路，还包括：
根据所述运算放大器正常工作所需的电压和所述第二供电电压确定所述时钟信号输出端输出的时钟信号的幅度。
可选地，所述调整管为第一NMOS管。
可选地，所述低电压下提高环路增益的LDO电路，还包括：第一反馈电阻和第二反馈电阻；
所述第一反馈电阻的第一端与所述调整管的第二端连接，所述第一反馈电阻的第二端与所述第二反馈电阻的第一端连接，所述第一反馈电阻的第二端与所述输入级的第二端连接，所述第二反馈电阻的第二端接地。
可选地，所述电荷泵，包括：第一电容，第二电容和锁存器；
所述第一电容的第二端与所述时钟信号输出端的正极连接，所述第二电容的第二端与所述时钟信号输出端的负极连接；
所述锁存器的第一输入端与所述第二供电电压连接，所述锁存器的第二输入端与所述第一电容的第一端连接，所述锁存器的第三输入端与所述第二电容的第一端连接，所述锁存器的输出端与所述输出级的供电端连接。
可选地，所述运算放大器的输出级的结构为高输出阻抗结构。
可选地，所述运算放大器的输出级，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；
所述第一PMOS管的源极与所述第三PMOS管的源极连接，所述第一PMOS管的源极与所述电荷泵的输出端连接，所述第三PMOS管的源极连接与所述电荷泵的输出端连接；
所述第一PMOS管的栅极与所述第三PMOS管的栅极连接，所述第一PMOS管的漏极与所述第二PMOS管的源极连接；
所述第二PMOS管的栅极与所述第四PMOS管的栅极连接，所述第二PMOS管的栅极与第一偏置电压的输入端连接，所述第四PMOS管的栅极与所述第一偏置电压的输入端连接；
所述第二PMOS管的漏极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接；
所述第二NMOS管的栅极与所述第四NMOS管的栅极连接，所述第二NMOS管的栅极与第二偏置电压的输入端连接，所述第四NMOS管的栅极与所述第二偏置电压的输入端连接；
所述第二NMOS管的源极与所述第三NMOS管的漏极连接；
所述第三NMOS管的栅极与所述运算放大器输入级的输出端的正极连接，所述第三NMOS管的源极与所述第五NMOS管的源极连接，所述第三NMOS管的源极接地，所述第五NMOS管的源极接地；
所述第三PMOS管的漏极与所述第四PMOS管的源极连接；
所述第四PMOS管的漏极与所述第四NMOS管的漏极连接，所述第四PMOS管的漏极与所述调整管的控制端连接；
所述第四NMOS管的源极与所述第五NMOS管的漏极连接；
所述第五NMOS管的栅极与所述运算放大器输入级的输出端的负极连接。
本申请提供了一种低电压下提高环路增益的LDO电路，该LDO电路包括：运算放大器、电荷泵和调整管；通过电荷泵，利用时钟信号输出端输出的时钟信号将第二供电电压转换为目标高电压，目标高电压为输出级的供电端的电压；再通过运算放大器，比较基准电压和反馈电压，再放大后获得目标输出电压，目标输出电压为调整管的控制端的电压；再将调整管的第二端作为低压下提高环路增益的LDO电路的输出端。如此可以提高运算放大器的输出级的供电电压，使得运算放大器处于正常工作状态，从而提高运算放大器的输出阻抗，达到提高LDO电路的环路增益的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的一种低电压下提高环路增益的LDO电路的结构示意图；
图2为本申请实施例公开的另一种低电压下提高环路增益的LDO电路的结构示意图；
图3为本申请实施例公开的一种电荷泵的结构示意图；
图4为本申请实施例公开的一种运算放大器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
低压差线性稳压器(LDO)具有噪声小、输出纹波小、静态电流小、成本低等特点，常常被用于为芯片内部电路提供电源电压。其中，环路增益是LDO的关键性能指标，指在LDO中的反馈回路对于LDO输出的响应能力，也是保持LDO输出电压稳定的关键因素之一。
目前，LDO的环路增益主要通过改变LDO电路中的反馈电阻或改变放大器的增益来调节，前者调节效果有限，后者常采用改变放大器的输出阻抗来改变放大器增益，但若提高放大器的输出阻抗则会需要放大器有较高的供电电压。而在实际应用中，会出现LDO电路中的放大器只有较低的供电电压，又要求LDO的环路增益大的问题。
为了解决该问题，本申请提供了一种低电压下提高环路增益的LDO电路，在仅有较低的供电电压的情况下，也能够提高LDO电路的环路增益。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
参见图1，图1为本发明实施例公开的一种低电压下提高环路增益的LDO电路的结构示意图，本申请实施例提供了一种低电压下提高环路增益的LDO电路，所述LDO电路包括：运算放大器11、电荷泵12和调整管N1；
所述运算放大器11包括输入级21和输出级22，所述输入级21的供电端连接第一供电电压Vdd1，所述输入级的第一端与基准电压输入端Vref连接，所述输入级的第二端与反馈电压Vf输入端连接，所述反馈电压Vf输入端与所述调整管的第二端连接，所述输入级的输出端的正极VOP与所述输出级的第一端连接，所述输入级的输出端的负极VON与所述输出级的第二端连接，所述输出级的供电端与所述电荷泵的输出端Vcp连接，所述输出级的输出端Vg连接所述调整管N1的控制端；
所述电荷泵12的第一输入端连接第二供电电压Vdd2，所述电荷泵12的第二输入端连接时钟信号输出端Clk；
所述调整管的第一端连接第三供电电压Vdd3；
所述电荷泵12，用于利用所述时钟信号输出端Clk输出的时钟信号将所述第二供电电压Vdd2转换为目标高电压，所述目标高电压为所述输出级的供电端的电压；
所述运算放大器11，用于比较所述基准电压Vref和所述反馈电压Vf，再放大后获得目标输出电压Vg，所述目标输出电压Vg为所述调整管N1的控制端的电压。可以理解的是，运算放大器11利用输入级21和输出级22获取目标输出电压Vg，具体如下：输入级21的作用具体为：比较所述基准电压Vref和所述反馈电压Vf，再放大后获得差分输出电压VOP/VON。输出级22的作用具体为：比较差分输出电压VOP/VON，再放大后获得目标输出电压Vg。
所述调整管N1的第二端作为所述低压下提高环路增益的LDO电路的输出端Vout。
在一种可能实现的方式中，所述反馈电压Vf可以与所述低压下提高环路增益的LDO电路的输出端Vout的电压相同。
可以理解的是，在本实施例中，可以通过电荷泵利用时钟信号输出端输出的时钟信号将第二供电电压转换为目标高电压，目标高电压为输出级的供电端的电压；再通过运算放大器，比较基准电压和反馈电压，再放大后获得目标输出电压，目标输出电压为调整管的控制端的电压；再将调整管的第二端作为低压下提高环路增益的LDO电路的输出端。如此可以提高运算放大器的输出级的供电电压，使得运算放大器处于正常工作状态，从而提高运算放大器的输出阻抗，达到提高LDO电路的环路增益的目的。
需要说明的是，第二供电电压Vdd2为低电压，具体的，运算放大器11正常工作的电压要求高于第二供电电压Vdd2。也就是说，第二供电电压Vdd2低于运算放大器11正常工作的电压要求。可以理解的是，此时第二供电电压Vdd2并不是运算放大器11正常工作的电压，若直接将第二供电电压Vdd2作为运算放大器的输入电压，将会导致运算放大无法正常工作，此时通过电荷泵可以将第二供电电压Vdd2转换为目标高电压，目标高电压即为运算放大器正常工作所需要的供电电压，如此提高了运算放大器的输出级的供电电压，使得运算放大器处于正常工作状态。
在一种可能实现的方式中，时钟信号输出端Clk输出的时钟信号为差分信号。并且，时钟信号输出端Clk输出的时钟信号的频率大于目标负载带宽，所述目标负载带宽即为所述低电压下提高环路增益的LDO电路的负载带宽。
进一步地，本实施例中可以根据所述运算放大器正常工作所需的电压和所述第二供电电压Vdd2确定所述时钟信号输出端Clk输出的时钟信号的幅度。
例如，若外部能提供的第二供电电压Vdd2为1.8V，运算放大器11正常工作的电压为3V，则时钟信号Clk的幅度大小设定为1.2V。
在一种可能实现的方式中，第一供电电压Vdd1，第二供电电压Vdd2和第三供电电压Vdd3，可以是同一个电源，也可以是不同的电源，具体可以根据需要设定。
在一种可能实现的方式中，所述调整管N1可以为第一NMOS管，也就是说，调整管N1可以为NMOS管。若调整管N1为NMOS管，此时，调整管N1的第一端为漏极，调整管N1的第二端为源极，调整管N1的控制端为栅极。
在一种可能实现的方式中，参见图2另一种低电压下提高环路增益的LDO电路的结构示意图，本实施例中的一种低电压下提高环路增益的LDO电路，包括：第一反馈电阻R1和第二反馈电阻R2；
所述第一反馈电阻R1的第一端与所述调整管N1的第二端连接，所述第一反馈电阻R1的第二端与所述第二反馈电阻R2的第一端连接，所述第一反馈电阻R1的第二端与所述输入级21的第二端连接，所述第二反馈电阻R2的第二端接地。需要说明的是，此时，所述反馈电压Vf与所述低压下提高环路增益的LDO电路的输出端Vout不相同。
在一种可能实现的方式中，参见图3一种电荷泵的结构示意图，电荷泵12可以包括：第一电容C1，第二电容C2和锁存器31；
所述第一电容C1的第二端与所述时钟信号输出端Clk的正极ClkP连接，所述第二电容C2的第二端与所述时钟信号输出端Clk的负极连接ClkN；
所述锁存器31的第一输入端与所述第二供电电压Vdd2连接，所述锁存器31的第二输入端与所述第一电容C1的第一端连接，所述锁存器31的第三输入端与所述第二电容C2的第一端连接，所述锁存器31的输出端与所述输出级22的供电端连接。
在一种可能实现的方式中，所述运算放大器的输出级的结构为高输出阻抗结构。
具体的，参见图4，图4为一种运算放大器的结构示意图，运算放大器11的输出级22可以包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；
所述第一PMOS管P1的源极与所述第三PMOS管P3的源极连接，所述第一PMOS管P1的源极与所述电荷泵12的输出端Vcp连接，所述第三PMOS管P3的源极连接与所述电荷泵12的输出端Vcp连接；
所述第一PMOS管P1的栅极与所述第三PMOS管P3的栅极连接，所述第一PMOS管P1的漏极与所述第二PMOS管P2的源极连接；
所述第二PMOS管P2的栅极与所述第四PMOS管P4的栅极连接，所述第二PMOS管P2的栅极与第一偏置电压Vb1的输入端连接，所述第四PMOS管P4的栅极与所述第一偏置电压Vb1的输入端连接；
所述第二PMOS管P2的漏极与所述第一PMOS管P1的栅极连接，所述第二PMOS管P2的漏极与所述第二NMOS管N2的漏极连接；
所述第二NMOS管N2的栅极与所述第四NMOS管N4的栅极连接，所述第二NMOS管N2的栅极与第二偏置电压Vb2的输入端连接，所述第四NMOS管N4的栅极与所述第二偏置电压Vb2的输入端连接；
所述第二NMOS管N2的源极与所述第三NMOS管N3的漏极连接；
所述第三NMOS管N3的栅极与所述运算放大器11输入级21的输出端的正极VOP连接，所述第三NMOS管N3的源极与所述第五NMOS管N5的源极连接，所述第三NMOS管N3的源极接地，所述第五NMOS管N5的源极接地；
所述第三PMOS管P3的漏极与所述第四PMOS管P4的源极连接；
所述第四PMOS管P4的漏极与所述第四NMOS管N4的漏极连接，所述第四PMOS管P4的漏极与所述调整管N1的控制端连接；
所述第四NMOS管N4的源极与所述第五NMOS管N5的漏极连接；
所述第五NMOS管N5的栅极与所述运算放大器11输入级21的输出端的负极VON连接。
在本实施例中，电荷泵12可以利用时钟信号将第二供电电压Vdd2转换成高电压，使得运算放大器11处于正常工作状态，提高运算放大器11的输出阻抗，使得运算放大器11的增益增大，从而提高LDO电路的环路增益。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种低电压下提高环路增益的LDO电路，其特征在于，所述LDO电路包括：运算放大器、电荷泵和调整管；
所述运算放大器包括输入级和输出级，所述输入级的供电端连接第一供电电压，所述输入级的第一端与基准电压输入端连接，所述输入级的第二端与反馈电压输入端连接，所述反馈电压输入端与所述调整管的第二端连接，所述输入级的输出端的正极与所述输出级的第一端连接，所述输入级的输出端的负极与所述输出级的第二端连接，所述输出级的供电端与所述电荷泵的输出端连接，所述输出级的输出端连接所述调整管的控制端；
所述电荷泵的第一输入端连接第二供电电压，所述电荷泵的第二输入端连接时钟信号输出端；
所述调整管的第一端连接第三供电电压；
所述电荷泵，用于利用所述时钟信号输出端输出的时钟信号将所述第二供电电压转换为目标高电压，所述目标高电压为所述输出级的供电端的电压；
所述运算放大器，用于比较所述基准电压和所述反馈电压，再放大后获得目标输出电压，所述目标输出电压为所述调整管的控制端的电压；
所述调整管的第二端作为所述低压下提高环路增益的LDO电路的输出端。
2.根据权利要求1所述的低电压下提高环路增益的LDO电路，其特征在于，所述第二供电电压低于所述运算放大器正常工作所需的电压。
3.根据权利要求1所述的电路，其特征在于，所述低电压下提高环路增益的LDO电路，还包括：
所述时钟信号输出端输出的时钟信号为差分信号。
4.根据权利要求1所述的电路，其特征在于，所述低电压下提高环路增益的LDO电路，还包括：
所述时钟信号输出端输出的时钟信号的频率大于目标负载带宽，所述目标负载带宽为所述低电压下提高环路增益的LDO电路的负载带宽。
5.根据权利要求1所述的电路，其特征在于，所述低电压下提高环路增益的LDO电路，还包括：
根据所述运算放大器正常工作所需的电压和所述第二供电电压确定所述时钟信号输出端输出的时钟信号的幅度。
6.根据权利要求1所述的电路，其特征在于，所述调整管为第一NMOS管。
7.根据权利要求1所述的电路，其特征在于，所述低电压下提高环路增益的LDO电路，还包括：第一反馈电阻和第二反馈电阻；
所述第一反馈电阻的第一端与所述调整管的第二端连接，所述第一反馈电阻的第二端与所述第二反馈电阻的第一端连接，所述第一反馈电阻的第二端与所述输入级的第二端连接，所述第二反馈电阻的第二端接地。
8.根据权利要求1所述的电路，其特征在于，所述电荷泵，包括：第一电容，第二电容和锁存器；
所述第一电容的第二端与所述时钟信号输出端的正极连接，所述第二电容的第二端与所述时钟信号输出端的负极连接；
所述锁存器的第一输入端与所述第二供电电压连接，所述锁存器的第二输入端与所述第一电容的第一端连接，所述锁存器的第三输入端与所述第二电容的第一端连接，所述锁存器的输出端与所述输出级的供电端连接。
9.根据权利要求1所述的电路，其特征在于，所述运算放大器的输出级的结构为高输出阻抗结构。
10.根据权利要求9所述的电路，其特征在于，所述运算放大器的输出级，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；
所述第一PMOS管的源极与所述第三PMOS管的源极连接，所述第一PMOS管的源极与所述电荷泵的输出端连接，所述第三PMOS管的源极连接与所述电荷泵的输出端连接；
所述第一PMOS管的栅极与所述第三PMOS管的栅极连接，所述第一PMOS管的漏极与所述第二PMOS管的源极连接；
所述第二PMOS管的栅极与所述第四PMOS管的栅极连接，所述第二PMOS管的栅极与第一偏置电压的输入端连接，所述第四PMOS管的栅极与所述第一偏置电压的输入端连接；
所述第二PMOS管的漏极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接；
所述第二NMOS管的栅极与所述第四NMOS管的栅极连接，所述第二NMOS管的栅极与第二偏置电压的输入端连接，所述第四NMOS管的栅极与所述第二偏置电压的输入端连接；
所述第二NMOS管的源极与所述第三NMOS管的漏极连接；
所述第三NMOS管的栅极与所述运算放大器输入级的输出端的正极连接，所述第三NMOS管的源极与所述第五NMOS管的源极连接，所述第三NMOS管的源极接地，所述第五NMOS管的源极接地；
所述第三PMOS管的漏极与所述第四PMOS管的源极连接；
所述第四PMOS管的漏极与所述第四NMOS管的漏极连接，所述第四PMOS管的漏极与所述调整管的控制端连接；
所述第四NMOS管的源极与所述第五NMOS管的漏极连接；
所述第五NMOS管的栅极与所述运算放大器输入级的输出端的负极连接。
CN202311774467.7A 2023-12-21 2023-12-21 一种低电压下提高环路增益的ldo电路 Pending CN117572926A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311774467.7A CN117572926A (zh) 2023-12-21 2023-12-21 一种低电压下提高环路增益的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311774467.7A CN117572926A (zh) 2023-12-21 2023-12-21 一种低电压下提高环路增益的ldo电路

Publications (1)

Publication Number Publication Date
CN117572926A true CN117572926A (zh) 2024-02-20

Family

ID=89890137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311774467.7A Pending CN117572926A (zh) 2023-12-21 2023-12-21 一种低电压下提高环路增益的ldo电路

Country Status (1)

Country Link
CN (1) CN117572926A (zh)

Similar Documents

Publication Publication Date Title
JP4236586B2 (ja) 低ドロップアウト電圧レギュレータ
US7173402B2 (en) Low dropout voltage regulator
KR100967261B1 (ko) 전압 조정기
US7304540B2 (en) Source follower and current feedback circuit thereof
CN108508951B (zh) 一种无片外电容的ldo稳压器电路
US6281667B1 (en) Voltage regulator
EP3300235B1 (en) Voltage regulator
CN108508953B (zh) 新型摆率增强电路、低压差线性稳压器
CN113359931A (zh) 线性稳压器及软启动方法
TWI381511B (zh) 單一接腳多功能信號偵測方法以及用於其之結構
TWI633733B (zh) 電源供應器及電源供應器的操作方法
CN112106286A (zh) 促进用于谷值电流控制的功率转换器的电流感测的方法、设备及系统
US11881780B2 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
CN113342111A (zh) 一种应用于低功耗ldo的快速响应电路
TW201013357A (en) Power regulators, electronic systems, and methods for converting input voltage to output voltage
US8102163B2 (en) Voltage regulator
CN213634248U (zh) 适用于ldo电路的增强型缓冲器及其ldo电路
CN114204805A (zh) 用于高压Buck变换器的电源轨电路
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
CN117389371A (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
KR20050001406A (ko) 전원 회로
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
CN108388299B (zh) 低压差线性稳压器
US6812778B1 (en) Compensating capacitive multiplier
CN117572926A (zh) 一种低电压下提高环路增益的ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination