CN117546289A - 阻抗降低的基板 - Google Patents

阻抗降低的基板 Download PDF

Info

Publication number
CN117546289A
CN117546289A CN202280044616.1A CN202280044616A CN117546289A CN 117546289 A CN117546289 A CN 117546289A CN 202280044616 A CN202280044616 A CN 202280044616A CN 117546289 A CN117546289 A CN 117546289A
Authority
CN
China
Prior art keywords
substrate
metal layer
microns
conductive vias
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280044616.1A
Other languages
English (en)
Inventor
A·帕蒂尔
J·R·V·鲍特
卫洪博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117546289A publication Critical patent/CN117546289A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了包括基板的装置和用于制造该装置的技术。该基板可以包括在基板的第一侧上的具有信号互连件的第一金属层。第二金属层可包括在基板的第二侧上的接地平面部分。导电通道可在基板中形成并耦合至各接地平面部分。导电通道被配置成向信号互连件延伸接地平面部分，以减少从个体信号互连件到个体导电通道的距离。该距离可在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。

Description

阻抗降低的基板
背景技术
1.公开领域
本公开的各方面通常涉及集成电路(IC)，尤其设计降低用于高速数据信号的基板上的阻抗。
2.相关技术描述
半导体(也被称为芯片或集成电路(IC))可包括具有堆叠基板的模塑嵌入式封装件(MEP)。MEP可包括具有用于动态随机存取存储器(DRAM)的连接的层叠封装件(POP)。在常规设计中，形成存储器(例如，DRAM)与处理器之间的连接的基板可受将存储器耦合到处理器的信号互连件的高阻抗限制。
相应地，存在对克服常规基板设计的缺陷的系统、装置和方法(包括本文以下公开所提供的方法、系统和装置)的需求。
发明内容
以下给出了与本文所公开的一个或多个方面相关的简化概述。如此，以下概述既不应被视为与所有构想的方面相关的详尽纵览，以下概述也不应被认为标识与所有构想的方面相关的关键性或决定性要素或描绘与任何特定方面相关联的范围。因此，以下发明内容的唯一目的是在以下呈现的具体实施方式之前以简要形式呈现与涉及本文所公开的机制的一个或多个方面有关的某些概念。
在至少一个方面中，包括一种包含基板的设备。该基板包括：第一金属层，该第一金属层包括位于基板的第一侧上的多个信号互连件；第二金属层，该第二金属层包括位于基板的第二侧上的多个接地平面部分；以及在基板中耦合至多个接地平面部分的多个导电通道，该多个导电通道被配置为向信号互连件延伸多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，并且其中该距离在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。
至少一个其它第二方面包括一种制造装置的方法。该方法包括：提供包括第一金属层和第二金属层的基板；在基板的第一侧上形成多个信号互连件；在基板的第二侧上形成多个接地平面部分；以及在基板中形成耦合至多个接地平面部分的多个导电通道，该多个导电通道被配置为向信号互连件延伸多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，并且其中该距离在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。
基于附图和具体实施方式，与本文所公开的各方面相关联的其他目的和优点对于本领域技术人员将是显而易见的。
附图说明
呈现附图以帮助描述本公开的各个方面，并且提供附图仅用于说明而非限制各方面。当结合附图时，可通过参阅以下详细描述来获得本公开更全面地理解。在附图中，附图标记最左边的(诸)数位标识该附图标记首次出现的附图。不同附图中的相同附图标记指示相似或相同的项目。
图1图示了根据本公开的各个方面的具有芯的示例性封装件。
图2图示了根据本公开的各个方面的示例性无芯封装件。
图3图示了根据本公开的各个方面的包括具有堆叠基板的模塑嵌入式封装件(MEP)的示例性封装件。
图4A、4B、4C和4D图示了根据本公开的各个方面形成封装件的有芯基板的第一阶段集合。
图5A、5B、5C和5D图示了根据本公开的各个方面形成封装件的有芯基板的第二阶段集合。
图6图示了根据本公开的各个方面的包括形成封装件的有芯基板的过程。
图7图示了根据本公开的一个或多个方面的可与集成器件或半导体器件集成的各种电子设备。
具体实施方式
本公开的各方面在以下针对出于说明目的提供的各种示例的描述和相关附图中提供。在不脱离本公开的范围的情况下，可以设计替代方面。另外，将不详细描述或将省略本公开的众所周知的元件，以免使本公开的相关细节难以理解。
措辞“示例性”和/或“示例”在本文中用于意指“用作示例、实例或图示”。本文中描述为“示例性”和/或“示例”的任何方面不必被解释为优于或胜过其他方面。同样地，术语“本公开的各方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。
本文所公开的各个方面包括用于降低基板(有芯或无芯)的阻抗以实现高速信号(例如，以约200兆赫(MHz)到12千兆赫兹(GHz)之间发送的信号)的使用的器件和技术。在一些方面中，高速信号可包含用于访问动态随机存取存储器(DRAM)的高速数据(DQ)信号。例如，层叠封装件(POP)DRAM将高速DQ信号用于去往和来自存储器阵列的数据传递。本文所公开的各个方面包括用于控制基板中的阻抗以促成高速通信的器件和技术。
本文所描述的器件和技术可用于具有有芯基板或无芯基板(例如，预浸料)的封装件。用树脂预浸渍的玻璃纤维被称为预浸料。有芯基板中的芯可使用例如覆铜层压板(CCL)(例如，具有用玻璃纤维增强的环氧树脂材料的铜)来形成。覆铜层压板被浸在具有玻璃纤维(或其他增强材料)的树脂中，并在任一侧或两侧上添加覆铜层。在一些示例性方面中，芯厚度可以在从40微米(um或微米)到1.2毫米(mm)的范围中。
在一些方面，半导体(也被称为芯片或集成电路(IC))可包括具有堆叠基板的模塑嵌入式封装件(MEP)。MEP可包括具有用于动态随机存取存储器(DRAM)的连接的层叠封装件(POP)。在一些方面中，MEP使用两层基板，其中第一层(M1)用于信号路由且第二层(M2)通常用作接地屏蔽平面。例如，当有芯基板的厚度通常约为40微米(μm或微米)时，该有芯基板可具有至少50欧姆(Ohms)的阻抗。这种相对高的阻抗可能影响信号路由时的信号速度。
对于高速信号，优选低于50欧姆的阻抗，尤其在DRAM访问速度增加时。降低阻抗的一种方式是减小高速信号(例如，第一层)与接地平面(例如，第二层)之间的距离。然而，对于约40微米厚的有芯基板来讲，使用较薄的芯可能不是一种选择，因为较薄的芯可能导致翘曲。本文所描述的器件和技术可用于通过减小高速信号(例如，第一层)与接地平面(例如，第二层)之间的距离来降低阻抗，而不改变基板的厚度。将理解，各个方面不限于前述的示例配置。例如，在一些配置中，层可以被反转，一些信号和/或电力线可以被包括在M2层中，芯可以具有不同的厚度等。
图1图示了根据本公开的各个方面的具有有芯基板101的示例性封装件100。封装件100包括具有芯112的有芯基板101、芯112之上的第一金属层102(也被称为M1)、和芯112之下的第二金属层104(也被称为M2)。
第一金属层102可包括诸如信号互连件114等的结构，信号互连件可以是第一金属层中的迹线或线。第一金属层包括多个信号互连件和其它金属结构，诸如相邻接地件106(1)、焊盘等。第二金属层104可包括接地平面部分106(2)，其可与信号互连件114相对。接地平面部分106(2)耦合到接地电位并且共同形成接地参考平面。过孔108可被电镀或填充穿基板过孔，并且可被配置成将第一金属层102中的相邻接地106(1)电耦合至第二金属层104中的接地平面部分106(2)。将理解，在各种方面中，金属平面106可耦合到电力线(Vdd)或接地，图1中所例示的金属平面106应理解为是接地平面部分。
导电通道110位于有芯基板101的芯112中。尽管图示了一个金属层(例如，102、104)，但将领会，所公开的各个方面不限于此配置。在一些方面，有芯基板101可在芯112的每一侧上具有不止一个金属层。在一些方面，如图1所图示的，第一金属层102(M1)、镀敷的穿通过孔108、导电通道110和第二金属层104(M2)可使用任何高导电材料，诸如，例如铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
在图1所图示的示例中，每个导电通道110位于每个信号互连件114之下，并且通常与每个信号互连件114对准。导电通道在沟槽109中形成，该沟槽仅被图示为导电通道110的边界。信号互连件114可被配置成携带高速信号。在一些方面，高速信号可包括用于动态随机存取存储器(DRAM)的DQ(数据)信号。在一些方面中，芯112具有约40微米的厚度116(例如，基板厚度)。在一些方面，每个导电通道110具有通道宽度120，其从与每个信号互连件114的宽度大致相同到比每个信号互连件114宽约5微米。额外宽度可用于补偿信号互连件114与导电通道110之间的轻微失准。如本文所讨论的，电耦合至接地平面部分106(2)的导电通道110的添加导致信号互连件114与接地平面部分106(2)之间的距离118的有效减小。附加地，在信号互连件114之下的各部分中，芯112从厚度116减小到距离118。距离118比厚度116小约25％至50％之间，或者可以被认为是第一金属层102和第二金属层104之间的基板厚度的75％至50％(即，减少25％至50％)。例如，当厚度116约为40微米时，距离118可在约20微米至30微米之间或通常小于约30微米。
在一些方面，基板101可以是印刷电路板(PCB)，并且可包括预浸料和芯112。芯112可使用预浸料(诸如，FR4)，其中FR指示阻燃材料，而“4”指示布纹玻璃增强的环氧树脂，并且具有均匀的特定厚度(例如，40微米)。芯112用于提供结构稳定性(例如，防止翘曲、变形等)，其中信号在第一层102上的信号互连件114上以及在第二层104上的接地平面上行进。芯112的均匀厚度产生均匀的阻抗。导电通道110能够降低阻抗，而无须减小芯112的厚度116或显著地降低结构稳定性。
导电通道110电耦合至接地平面部分106(2)，并在芯112中形成、在被配置成携带高速数据的信号互连件114下方。这种配置提供了经由导电通道110有效地减小信号互连件114和接地平面部分106(2)之间的距离的技术优点。减小的距离118提供较低阻抗，如本文中所论述。较低阻抗提供使信号互连件114能够经配置以载运高速数据信号(例如用以访问DRAM的DQ信号)的技术优点。以该方式，信号互连件114可用于访问较快DRAM(例如，与不包括导电通道的基板相比)，这为给定基板设计提供了改进的性能。
根据所公开的各个方面，本文所描述的器件和技术也可与无芯基板一起使用。图2例示了根据本公开的各个方面的封装件200的示例性无芯基板201。封装件200包括具有电介质212的无芯基板201、电介质212之上的第一金属层202(也被称为M1)、和电介质212之下的第二金属层204(也被称为M2)。
第一金属层202可包括诸如信号互连件214等的结构和其他金属结构(诸如，相邻接地206(1))。第二金属层204可包括接地平面部分206(2)，其可与信号互连件214相对。接地平面部分206(2)耦合到接地电位。过孔208可将第一金属层202中的相邻接地件206(1)连接到第二金属层204中的接地平面部分206(2)。
导电通道210位于无芯基板201的电介质212中。尽管例示了一个金属层(例如，202、204)，但将理解，所公开的各个方面不限于此配置。在一些方面，无芯基板201可在电介质212的每一侧上具有不止一个金属层。在一些方面，如图2所图示的，第一金属层202(M1)、过孔208、导电通道210和第二金属层204(M2)可使用任何高导电材料，诸如，例如铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
在图2所例示的示例中，每个导电通道210位于每个信号互连件214之下，并且通常与每个信号互连件114对准。信号互连件214可被配置为载运高速信号。在一些方面，高速信号可包括用于动态随机存取存储器(DRAM)的DQ(数据)信号。在一些方面，每个导电通道210具有通道宽度220，其从与每个信号互连件214的宽度大致相同到比每个信号互连件214宽约5微米。额外宽度可用于补偿信号互连件214与导电通道210之间的轻微失准。如本文所讨论的，电耦合至接地平面部分206(2)的导电通道210的添加导致信号互连件214与接地平面部分206(2)之间的距离218的有效减小。附加地，在信号互连件214之下的各部分中，电介质212从厚度216(基板厚度)减小到距离218。距离218比厚度216小约25％至50％或者是厚度216的75％至50％。例如，当厚度216约为25微米时，距离218可介于约12.5微米至19微米之间。
无芯基板201的厚度216可在约25微米至50微米之间。在一些方面，无芯基板201可包括电介质212的一个或多个层。在一些方面，电介质212可以是厚度在约25微米至50微米之间的预浸料。导电通道210的宽度220可在约8um至100um之间，并且在一些方面可在基板厚度的25％至75％的范围中。在一些方面，导电通道210可具有约12微米的深度，并位于电介质212中，从而以与上文关于有芯基板所讨论类似的方式降低信号互连件214的阻抗。
图3图示了根据本公开的各个方面的包括具有堆叠基板的模塑嵌入式封装件(MEP)304的示例性封装件300。封装件300包括电耦合到MEP 304的动态随机存取存储器(DRAM)302。MEP 304包括基板310、应用处理器(AP)管芯306和封装件基板308。在一些方面，基板310可被配置作为中介体以将AP管芯306耦合至DRAM 302，并且可根据图1的有芯基板101或图2的无芯基板201进行设计。将理解，所例示的布置仅作为示例配置来提供以帮助例示本文中所公开的各个方面，并且其他配置被包括在所公开的各个方面内。例如，AP管芯306可以是自立器件，而不是MEP 304的一部分，并且仍然利用基板310以耦合至DRAM 302。因此，所公开的各种方面不应被解释为限于所说明的实例，且各种组件的其它布置和配置将从本文中的揭示内容显而易见。
图4A、4B、4C和4D图示了根据本公开的一个或多个方面的部分制造过程。在图4A中，制造工艺可开始于提供包括第一金属层402、第二金属层404和芯412(例如，FR4)的铜芯层压板(CCL)基板401。在图4B中，制造过程可继续以在第二金属层404上执行图案化和蚀刻405，以在第二金属层404中形成金属开口以暴露芯412。此外，在一些方面中，蚀刻405还可在第二金属层404中形成其它金属结构。在图4C中，制造过程可继续以通过第二金属层404中的开口进行沟槽409在芯412中的图案化。在图4D中，制造过程可继续以在已执行蚀刻405的第二金属层404上施加光致抗蚀剂层407。光致抗蚀剂层407还可通过第二金属层404中的开口填充沟槽409。
图5A、5B、5C和5D图示了根据本公开的一个或多个方面的部分制造过程。在图5A中，制造过程可从图4D继续以从沟槽409和第二金属层404中的开口移除光致抗蚀剂407。在图5B中，制造过程以金属填充过程510继续。金属可以是铜等，并用于填充每个沟槽409以创建导电通道410。除了形成导电通道410之外，金属填充过程510还可填充第二金属层404中的开口。将领会，导电通道410更靠近第一金属层402，如图5B所示。在图5C中，制造过程可继续以移除光致抗蚀剂的剩余部分。基板401现在包括导电通道410连同第一金属层402、第二金属层404和芯412。在图5D中，制造过程可继续以在基板401上进行常规处理。例如，通过对孔进行钻孔与填充或电镀来形成过孔408，以在第一金属层402与第二金属层404之间形成过孔408。光刻工艺可被执行以对第一金属层402进行图案化并蚀刻，以在第一金属层402中形成信号互连414、相邻接地406(1)和任何其他金属结构。同样，光刻工艺可被执行以对第二金属层404进行图案化并蚀刻，以在第一金属层402中形成接地平面部分406(2)和任何其他金属结构。将理解，基板401(图5D中)类似于基板101(图1中)，不同之处在于其旋转180度，其中第一金属层402在底部并且第二金属层404在顶部。因此，将不提供基板401的各个方面的详细讨论。
相应地，从上述公开将领会，用于制造本文公开的各方面的附加过程对于本领域技术人员而言将是明显的，并且将不提供或不在所包括的附图中图示各个过程中的每一个过程的字面再现。例如，将领会，在一些方面，无芯基板的制造过程通常可遵循上述制造过程。此外，将理解，制造过程的序列不一定是以任何顺序的，并且为了便于讨论所公开的各个方面，可以更早地讨论较晚过程。
从上述内容中可以领会，存在用于制造本文所公开的器件的各种方法。图6例示了根据本公开的至少一个方面的用于制造包括较低阻抗基板的设备/装置的方法/过程600的流程图。在图6的流程图中，每个框表示可在硬件、软件或它们的组合中实现的一个或多个操作。在软件的上下文中，这些框表示当由一个或多个处理器执行时使处理器执行所述操作的计算机可执行指令。描述各框的顺序并不旨在被理解为是限制，并且任何数目的所描述的操作可以按任何顺序被组合和/或并行进行以实现各过程。出于讨论目的，如上所描述的，参照图1、2、3、4A、4B、4C、4D、5A、5B、5C和5D描述过程600，但是可使用其他模型、配置、系统和环境来实现该过程。在一些方面中，过程600可作为半导体制造工艺的一部分来执行。
在框602处，过程600开始于提供包括第一金属层和第二金属层的基板。在框604处，过程600继续以在基板的第一侧上形成多个信号互连件。例如，在图5D中，使用图案化在第一金属层102或202中创建信号互连件114或214。在框606处，过程600继续以在基板的第二侧上形成多个接地平面部分。例如，第一金属层102或202中的接地平面部分106(2)或206(2)。在框608处，过程600继续以在基板中形成耦合至多个接地平面部分的多个导电通道。该多个导电通道被配置成向信号互连件延伸多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离。例如，在图5A、5B和5C中，导电通道410被创建并用金属电镀或填充，以创建与接地平面部分接触的导电通道410(例如，图5D中的406(2))。个体导电通道位于个体信号互连件之下。进一步地，在框608中，在一些方面，该距离在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。例如，如图1所图示的，每个导电通道110位于一个信号互连件114之下。从每个导电通道110到直接位于每个导电通道110之上的信号互连件114的距离118至少比芯112的厚度116小25％，或者可被认为是基板厚度的75％至50％。例如，如果芯112的基板厚度116为40微米，则信号互连件114和位于信号互连件114之下的导电通道之间的距离118约为20至30微米，例如，芯112的厚度116的50％至25％。作为另一示例，在图2中，每个导电通道210位于一个信号互连件214之下。从每个导电通道210到直接位于每个导电通道210之上的信号互连件214的距离218小于基板201的基板厚度216的75％至50％。
因此，与接地平面接触的导电通道被放置在基板(例如，有芯或无芯)中，位于能够携带高速数据的信号互连件之下，以提供减小的信号互连件与接地平面之间距离的技术优势。减小的距离提供了较低阻抗的进一步技术优点。较低阻抗提供使信号互连件能够载运高速数据信号(例如用以访问DRAM的DQ信号)的技术优点。以该方式，信号互连件可用于访问较快DRAM(例如，与不包括导电通道的基板相比)，从而实现更快的性能。
从本文公开的各个方面将认识到其他技术优点，并且这些技术优点仅仅是作为示例提供的，而不应被解读为限定本文公开的各个方面中的任一者。
前面公开的器件和功能性可被设计和存储在计算机可读介质上存储的计算机文件(例如，寄存器传输级(RTL)、几何数据流(GDS)Gerber等)中。一些或所有这样的文件可以提供给基于这样的文件来制造设备的制造处理商。所得到的产品可包括包含半导体晶片的各种元件，该半导体晶片随后被切割成半导体管芯并被封装成半导体封装件、集成器件、层叠封装件、片上系统器件等，它们随后可被用在本文中所描述的各种设备中。
应当领会，本文所公开的各个方面可以被描述为本领域技术人员描述和/或认识的结构、材料、和/或器件的功能等同方案。例如，在一个方面，设备可包括用于执行以上讨论的各种功能性的装置。将领会，前述各方面仅作为示例提供，并且要求保护的各个方面不限于作为示例引述的特定参考和/或图示。
图7图示了根据本公开的各个示例的可与任何前述封装件或半导体器件集成的各种电子设备。例如，移动电话设备702、膝上型计算机设备704和固定位置终端设备706可各自一般被视为用户装备(UE)，并且可包括具有有芯基板的封装件700，如本文所描述的。封装件700可以是例如本文中所描述的集成电路、管芯、集成器件、集成器件封装件、集成电路器件、器件封装件、集成电路(IC)封装件、层叠封装器件中的任一者。图7所示的设备702、704、706仅仅是示例性的。其他设备也可包括封装件700，该设备包括不限于包括以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动交通工具(例如，自主交通工具)中的电子设备、物联网(IoT)设备、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。
可以注意到，尽管在本文的各方面中描述了特定频率、集成电路(IC)、硬件和其他特征，但各替换方面可以是不同的。即，各替换方面可利用附加或替换频率(例如，除60GHz和/或28GHz频带外)、天线振子(例如，具有不同大小/形状的天线振子阵列)、扫描周期(包括静态和动态扫描周期)，电子设备(例如，WLAN AP、蜂窝基站、智能扬声器、IoT设备、移动电话、平板电脑、个人电脑(PC)等)和/或其他特征。本领域普通技术人员将领会这样的变体。
应当理解，本文中使用诸如“第一”、“第二”等指定对元素的任何引述一般不限定这些元素的数目或次序。确切地说，本申请所使用的这些标号可以作为区分两个或更多个元素或元素的实例的简便方法。因此，对第一和第二元素的引用并不意味着仅采用了两个元素或第一元素必须以某种方式在第二元素之前。而且，除非特别声明，否则一组元素可以包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一个”或“A、B、或C中的一个或多个”或“包括A、B、和C的组中的至少一个”形式的术语表示“A或B或C或这些元素的任何组合”。例如，此术语可以包括A、或者B、或者C、或者A和B、或者A和C、或者A和B和C、或者2A、或者2B、或者2C、等等。
鉴于以上描述和解释，本领域技术人员将领会，结合本文中所公开的方面描述的各种图示性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或这两者的组合。为了清楚地例示硬件和软件的这种可互换性，已经在其功能性方面大致描述了各种例示性部件、方框、模块、电路和步骤。将这种功能性实现为硬件还是软件取决于具体的应用和对整个系统提出的设计约束条件。本领域技术人员可以针对每个特定应用以不同的方式实施所描述的功能，但是这样的实施方式决定不应被解释为导致背离本公开的范围。
在上文的详细描述中，可以看出，不同的特征在各示例中被分组在一起。这种公开方式不应被理解为示例条款具有比每个条款中明确提及的特征更多的特征的意图。相反，本公开的各个方面可以包括少于所公开的个体示例条款的所有特征。因此，以下条款应当据此被视为包含在说明书中，其中，每个条款可以单独地作为分开的示例。尽管每个从属条款可以在条款中指代与其他条款之一的特定组合，但是该从属条款的方面不限于特定组合。应当理解，其他示例条款还可以包括从属条款方面与任何其他从属条款或独立条款的主题的组合、或者任何特征与其他从属和独立条款的组合。本文公开的各个方面明确地包括这些组合，除非明确地表达或可以容易地推断出不预期特定组合(例如，矛盾的方面，诸如将元件定义为绝缘体和导体)。此外，还预期条款的各方面可以被包括在任何其他独立条款中，即使该条款不直接依赖于独立条款。在以下经编号条款中描述了各实现示例：
条款1.一种包括基板的装置，该基板包括：第一金属层，该第一金属层包括位于基板的第一侧上的多个信号互连件；第二金属层，该第二金属层包括位于基板的第二侧上的多个接地平面部分；以及在基板中耦合至多个接地平面部分的多个导电通道，该多个导电通道被配置为向信号互连件延伸多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，并且其中该距离在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。
条款2.根据条款1所述的装置，其中该多个信号互连件被配置成携带高速数据信号。
条款3.根据条款2所述的装置，其中该多个信号互连件耦合至动态随机存取存储器(DRAM)。
条款4.根据条款3所述的装置，还包括：处理器管芯，其中该处理器管芯通过基板耦合至DRAM。
条款5.根据条款4所述的装置，还包括：包括该处理器管芯、基板和DRAM的模塑嵌入式封装件(MEP)。
条款6.根据条款1至5中任一项所述的装置，其中该第一金属层、该第二金属层和该多个导电通道包括以下项中的至少一项：铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
条款7.根据条款1至6中任一项所述的装置，其中该基板是有芯基板。
条款8.根据条款7所述的装置，其中该基板厚度在40微米至1.2毫米的范围中。
条款9.根据条款7至8中任一项所述的装置，其中该多个导电通道在有芯基板的芯中形成，并且其中基板厚度约为40微米，而该距离在约20微米至约30微米之间。
条款10.根据条款1至9中任一项所述的装置，其中该基板是在第一金属层与第二金属层之间具有电介质的无芯基板。
条款11.根据条款10所述的装置，其中该基板厚度在25微米至50微米的范围中。
条款12.根据条款10至11中任一项所述的装置，其中该多个导电通道在无芯基板的电介质中形成，其中基板厚度约为25微米，而该距离在约12.5微米至约19微米之间。
条款13.根据条款1至12中任一项所述的装置，其中该多个信号互连件中的每个信号互连件的阻抗小于50欧姆。
条款14.根据条款1至13中任一项所述的装置，其中该多个导电通道中的每个导电通道的宽度比多个信号互连件中的每个信号互连件的宽度宽不超过5微米。
条款15.根据条款1至14中任一项所述的装置，其中该装置选自包括以下各项的组：封装件、模塑嵌入式封装件(MEP)、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、基站、以及机动交通工具中的设备。
条款16.一种制造装置的方法，该方法包括：提供包括第一金属层和第二金属层的基板；在基板的第一侧上形成多个信号互连件；在基板的第二侧上形成多个接地平面部分；以及在基板中形成耦合至多个接地平面部分的多个导电通道，该多个导电通道被配置为向信号互连件延伸多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，并且其中该距离在第一金属层与第二金属层之间的基板厚度的75％至50％的范围中。
条款17.根据条款16所述的方法，其中该多个信号互连件被配置成携带高速数据信号。
条款18.根据条款17所述的方法，其中该多个信号互连件耦合至动态随机存取存储器(DRAM)。
条款19.根据条款18所述的方法，还包括：使用该基板将该处理器管芯耦合到DRAM。
条款20.根据条款19所述的方法，还包括：形成包括该处理器管芯、基板和DRAM的模塑嵌入式封装件(MEP)。
条款21.根据条款16至20中任一项所述的方法，其中该第一金属层、该第二金属层和该多个导电通道包括以下项中的至少一项：铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
条款22.根据条款16至21中任一项所述的方法，其中该基板是具有芯的有芯基板。
条款23.根据条款22所述的方法，其中该基板厚度在40微米至1.2毫米的范围中。
条款24.根据条款23所述的方法，其中该多个导电通道在有芯基板的芯中形成，并且其中基板厚度约为40微米，而该距离在约20微米至约30微米之间。
条款25.根据条款16至24中任一项所述的方法，其中该基板是在第一金属层与第二金属层之间具有电介质的无芯基板。
条款26.根据条款25所述的方法，其中该基板厚度在25微米至50微米的范围中。
条款27.根据条款25至26中任一项所述的方法，其中该多个导电通道在无芯基板的电介质中形成，其中基板厚度约为25微米，而该距离在约12.5微米至约19微米之间。
条款28.根据条款16至27中任一项所述的方法，其中该多个信号互连件中的每个信号互连件的阻抗小于50欧姆。
条款29.根据条款16至28中任一项所述的方法，其中该多个导电通道中的每个导电通道的宽度比多个信号互连件中的每个信号互连件的宽度宽不超过5微米。
条款30.根据条款16至29中任一项所述的方法，其中该装置选自包括以下各项的组：封装件、模塑嵌入式封装件(MEP)、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、基站、以及机动交通工具中的设备。
将领会，例如装置或装置的任何组件可被配置成(或者使其能操作用于或适配成)提供如本文所教导的功能性。这可以实现，例如：通过制造(例如，装配)该装置或部件使得它将提供该功能；通过对装置或部件进行编程，使得其将提供功能；或者通过使用一些其他合适的实现技术。举一个例子，集成电路可以被装配为提供必备的功能。举另一个例子，集成电路可以被装配为支持所述必备的功能，并且然后被配置为(例如，通过编程)提供必备的功能。又一示例，处理器电路可执行用于提供所必备功能的代码。
此外，结合本文所公开的方面描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可擦式可编程ROM(EPROM)、电可擦式可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其他形式的存储介质中。示例存储介质耦合到处理器，使得处理器可以从存储介质读取信息，并且向存储介质写入信息。在替换方案中，存储介质可被整合到处理器(例如，高速缓存)。
尽管前面的公开示出了各种图示性方面，但是应当注意，可对所图示的示例作出各种改变和修改而不会脱离如所附权利要求定义的范围。本公开无意被仅限定于具体图示的示例。例如，除非另有说明，否则根据本文中所描述的本公开的各方面的方法权利要求中的功能、步骤和/或动作无需以任何特定次序执行。此外，虽然某些方面可以以单数的形式描述或声明，但是除非明确声明限制于单数，否则复数也是可以预期的。

Claims (30)

1.一种包括基板的装置，所述基板包括：
第一金属层，所述第一金属层包括位于所述基板的第一侧上的多个信号互连件；
第二金属层，所述第二金属层包括位于所述基板的第二侧上的多个接地平面部分；以及
在所述基板中耦合至所述多个接地平面部分的多个导电通道，所述多个导电通道被配置为朝向信号互连件延伸所述多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，并且其中所述距离在所述第一金属层与所述第二金属层之间的基板厚度的75％至50％的范围中。
2.根据权利要求1所述的装置，其中所述多个信号互连件被配置为携带高速数据信号。
3.根据权利要求2所述的装置，其中所述多个信号互连件耦合至动态随机存取存储器(DRAM)。
4.根据权利要求3所述的装置，还包括：
处理器管芯，其中所述处理器管芯通过所述基板耦合至所述DRAM。
5.根据权利要求4所述的装置，还包括：
模塑嵌入式封装件(MEP)，所述模塑嵌入式封装件包括所述处理器管芯、所述基板和所述DRAM。
6.根据权利要求1所述的装置，其中所述第一金属层、所述第二金属层和所述多个导电通道包括以下项中的至少一项：铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
7.根据权利要求1所述的装置，其中所述基板是有芯基板。
8.根据权利要求7所述的装置，其中所述基板厚度在40微米至1.2毫米的范围中。
9.根据权利要求7所述的装置，其中所述多个导电通道是在所述有芯基板的芯中形成的，并且其中所述基板厚度约为40微米，并且所述距离在约20微米至约30微米之间。
10.根据权利要求1所述的装置，其中所述基板是在所述第一金属层与所述第二金属层之间具有电介质的无芯基板。
11.根据权利要求10所述的装置，其中所述基板厚度在25微米至50微米的范围中。
12.根据权利要求10所述的装置，其中所述多个导电通道是在所述无芯基板的所述电介质中形成的，其中所述基板厚度约为25微米，并且所述距离在约12.5微米至约19微米之间。
13.根据权利要求1所述的装置，其中所述多个信号互连件中的每个信号互连件的阻抗小于50欧姆。
14.根据权利要求1所述的装置，其中所述多个导电通道中的每个导电通道的宽度比所述多个信号互连件中的每个信号互连件的宽度宽不超过5微米。
15.根据权利要求1所述的装置，其中所述装置选自包括以下各项的组：封装件、模塑嵌入式封装件(MEP)、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、基站、以及机动交通工具中的设备。
16.一种制造装置的方法，所述方法包括：
提供包括第一金属层和第二金属层的基板；
在所述基板的第一侧上形成多个信号互连件；
在所述基板的第二侧上形成多个接地平面部分；以及
在所述基板中形成耦合至所述多个接地平面部分的多个导电通道，所述多个导电通道被配置为朝向信号互连件延伸所述多个接地平面部分，以减少从个体信号互连件到个体导电通道的距离，其中所述距离在所述第一金属层与所述第二金属层之间的基板厚度的75％至50％的范围中。
17.根据权利要求16所述的方法，其中所述多个信号互连件被配置为携带高速数据信号。
18.根据权利要求17所述的方法，其中所述多个信号互连件耦合至动态随机存取存储器(DRAM)。
19.根据权利要求18所述的方法，还包括：
使用所述基板将处理器管芯耦合至所述DRAM。
20.根据权利要求19所述的方法，还包括：
形成包括所述处理器管芯、所述基板和所述DRAM的模塑嵌入式封装件(MEP)。
21.根据权利要求16所述的方法，其中所述第一金属层、所述第二金属层和所述多个导电通道包括以下项中的至少一项：铜(Cu)、钴(Co)、钌(Ru)、钨(W)、钼(Mo)、金(Au)、银(Ag)、铝(Al)、锡(Sn)或其任何组合。
22.根据权利要求16所述的方法，其中所述基板是具有芯的有芯基板。
23.根据权利要求22所述的方法，其中所述基板厚度在40微米至1.2毫米的范围中。
24.根据权利要求23所述的方法，其中所述多个导电通道是在所述有芯基板的芯中形成的，并且其中所述基板厚度约为40微米，并且所述距离在约20微米至约30微米之间。
25.根据权利要求16所述的方法，其中所述基板是在所述第一金属层与所述第二金属层之间具有电介质的无芯基板。
26.根据权利要求25所述的方法，其中所述基板厚度在25微米至50微米的范围中。
27.根据权利要求25所述的方法，其中所述多个导电通道是在所述无芯基板的所述电介质中形成的，其中所述基板厚度约为25微米，并且所述距离在约12.5微米至约19微米之间。
28.根据权利要求16所述的方法，其中所述多个信号互连件中的每个信号互连件的阻抗小于50欧姆。
29.根据权利要求16所述的方法，其中所述多个导电通道中的每个导电通道的宽度比所述多个信号互连件中的每个信号互连件的宽度宽不超过5微米。
30.根据权利要求16所述的方法，其中所述装置选自包括以下各项的组：封装件、模塑嵌入式封装件(MEP)、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、基站、以及机动交通工具中的设备。
CN202280044616.1A 2021-07-14 2022-06-14 阻抗降低的基板 Pending CN117546289A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/375,676 2021-07-14
US17/375,676 US20230018448A1 (en) 2021-07-14 2021-07-14 Reduced impedance substrate
PCT/US2022/072935 WO2023288164A1 (en) 2021-07-14 2022-06-14 Reduced impedance substrate

Publications (1)

Publication Number Publication Date
CN117546289A true CN117546289A (zh) 2024-02-09

Family

ID=82547141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280044616.1A Pending CN117546289A (zh) 2021-07-14 2022-06-14 阻抗降低的基板

Country Status (6)

Country Link
US (1) US20230018448A1 (zh)
EP (1) EP4371154A1 (zh)
KR (1) KR20240034750A (zh)
CN (1) CN117546289A (zh)
TW (1) TW202306083A (zh)
WO (1) WO2023288164A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214258A1 (de) 2021-12-13 2023-06-15 Volkswagen Aktiengesellschaft Wärmepumpenkaskade und Verfahren zur Erwärmung oder Abkühlung eines Kühlmittels mittels einer Wärmepumpenkaskade

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114397A1 (en) * 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
TWI242889B (en) * 2004-10-20 2005-11-01 Advanced Semiconductor Eng Integrated capacitor on packaging substrate
JP5054019B2 (ja) * 2005-11-08 2012-10-24 エヌエックスピー ビー ヴィ 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
WO2008007258A2 (en) * 2006-06-20 2008-01-17 Nxp B.V. Power amplifier assembly
US9131602B2 (en) * 2012-02-24 2015-09-08 Mediatek Inc. Printed circuit board for mobile platforms
US20140124124A1 (en) * 2012-11-08 2014-05-08 Boardtek Electronics Corporation Printed circuit board manufacturing method
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
DE112017008339T5 (de) * 2017-12-30 2020-09-10 Intel Corporation Null-fehlausrichtungs-zwei-via-strukturen, verwendend ein photobildbares dielektrikum, einen aufbaufilm und elektrolytisches plattieren
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
US11637057B2 (en) * 2019-01-07 2023-04-25 Qualcomm Incorporated Uniform via pad structure having covered traces between partially covered pads
US11955436B2 (en) * 2019-04-24 2024-04-09 Intel Corporation Self-equalized and self-crosstalk-compensated 3D transmission line architecture with array of periodic bumps for high-speed single-ended signal transmission
US20220254872A1 (en) * 2021-02-09 2022-08-11 Intel Corporation Decoupling capacitors based on dummy through-silicon-via plates

Also Published As

Publication number Publication date
TW202306083A (zh) 2023-02-01
KR20240034750A (ko) 2024-03-14
EP4371154A1 (en) 2024-05-22
WO2023288164A1 (en) 2023-01-19
US20230018448A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US9691694B2 (en) Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
US20160183379A1 (en) Substrate comprising an embedded capacitor
CN117546289A (zh) 阻抗降低的基板
CN116686084A (zh) 包括衬底和被配置用于对角的布线的互连器件的封装件
KR20230038146A (ko) 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US11153968B2 (en) Device, system and method to promote the integrity of signal communications
US20230119525A1 (en) Package substrate with power delivery network
US11948853B2 (en) High-power die heat sink
US11929299B2 (en) High-power die heat sink with vertical heat path
US11721656B2 (en) Integrated device comprising pillar interconnect with cavity
US11694962B2 (en) Microelectronic package with mold-integrated components
US11551939B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11189686B2 (en) Integrated device coupled to a capacitor structure comprising a trench capacitor
US10157824B2 (en) Integrated circuit (IC) package and package substrate comprising stacked vias
US20240038831A1 (en) Package with a substrate comprising embedded stacked trench capacitor devices
US20230036650A1 (en) Sense lines for high-speed application packages
US20240204039A1 (en) Device having an in-substrate inductor and method for making the inductor
US20230087810A1 (en) Electronic packaging architecture with customized variable metal thickness on same buildup layer
TW202324621A (zh) 包含位於焊料互連之間的通道互連的封裝
TW202401690A (zh) 包括基板和配置用於高密度互連的互連晶粒的封裝
EP4334974A1 (en) High-power die heat sink with vertical heat path
KR20240050351A (ko) 고밀도 상호연결부를 갖는 기판을 포함하는 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination