CN117539636A - 总线模块的内存管理方法、装置、电子设备和存储介质 - Google Patents
总线模块的内存管理方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN117539636A CN117539636A CN202311667008.9A CN202311667008A CN117539636A CN 117539636 A CN117539636 A CN 117539636A CN 202311667008 A CN202311667008 A CN 202311667008A CN 117539636 A CN117539636 A CN 117539636A
- Authority
- CN
- China
- Prior art keywords
- spaces
- data
- data request
- memory
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 166
- 238000007726 management method Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 61
- 230000004044 response Effects 0.000 claims abstract description 25
- 239000013598 vector Substances 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims 1
- 238000012545 processing Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 230000003068 static effect Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000004321 preservation Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000009877 rendering Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5022—Mechanisms to release resources
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本公开涉及一种总线模块的内存管理方法、装置、电子设备和存储介质。所述方法包括：响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
Description
技术领域
本公开涉及计算机技术领域，尤其涉及一种总线模块的内存管理方法、装置、电子设备和存储介质。
背景技术
GPU(Graphics Processing Unit，图形处理器)作为一个复杂的图像处理单元，其内部众多的图形计算、渲染处理等相关模块需要对大量图像数据进行计算。这些模块本身并不存有固定数据，工作时需要从外部获取计算所需数据，并将计算结果输出给下级模块使用。GPU内的最后一级缓存通常被称为系统级缓存(System Level Cache，SLC)。总线模块(Bus InterFace，BIF)需要收取众多请求者的请求，通过轮询仲裁的方式，每个时钟周期发送一笔请求给系统级缓存。相关技术在SRAM(Static Random Access Memomy，静态随机存储器)空间分配和数据保序处理上，面积和时序的开销均较大，且容易导致总线模块阻塞，工作效率较低。
发明内容
本公开提供了一种总线模块的内存管理技术方案。
根据本公开的一方面，提供了一种总线模块的内存管理方法，包括：
响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；
通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；
向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
在一种可能的实现方式中，来自不同请求者的数据请求复用同一链表。
在一种可能的实现方式中，在所述将所述缓存返回的所述数据请求对应的数据写入所述b个空间之后，所述方法还包括：
按顺序向所述请求者返回所述b个空间中的数据。
在一种可能的实现方式中，所述方法还包括：
通过计数器获取所述内存的剩余空间数。
在一种可能的实现方式中，所述方法还包括：
响应于分配出所述内存中的m个空间，对所述计数器减m，其中，m为大于或等于1的整数；
以及，
响应于释放所述内存中的任一空间，对所述计数器加一。
在一种可能的实现方式中，
所述方法还包括：通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态；其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素；所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用；所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用；
所述从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，包括：将状态元素为所述第二预设值的b个空间分配给所述数据请求。
在一种可能的实现方式中，所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据。
在一种可能的实现方式中，所述根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间，包括：
接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量；
根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据。
在一种可能的实现方式中，
所述方法还包括：向所述数据请求分配指令编号；
所述向缓存发送所述数据请求，包括：将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据。
在一种可能的实现方式中，所述记录所述b个空间中的起始空间的地址，包括：
通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系。
根据本公开的一方面，提供了一种总线模块的内存管理装置，包括：
确定模块，用于响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；
第一记录模块，用于通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；
发送与写入模块，用于向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
在一种可能的实现方式中，来自不同请求者的数据请求复用同一链表。
在一种可能的实现方式中，所述装置还包括：
返回模块，用于按顺序向所述请求者返回所述b个空间中的数据。
在一种可能的实现方式中，所述装置还包括：
获取模块，用于通过计数器获取所述内存的剩余空间数。
在一种可能的实现方式中，所述装置还包括空间计数模块，所述空间计数模块用于：
响应于分配出所述内存中的m个空间，对所述计数器减m，其中，m为大于或等于1的整数；
以及，
响应于释放所述内存中的任一空间，对所述计数器加一。
在一种可能的实现方式中，
所述装置还包括：第二记录模块，用于通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态；其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素；所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用；所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用；
所述确定模块用于：将状态元素为所述第二预设值的b个空间分配给所述数据请求。
在一种可能的实现方式中，所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据。
在一种可能的实现方式中，所述发送与写入模块用于：
接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量；
根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据。
在一种可能的实现方式中，
所述装置还包括：分配模块，用于向所述数据请求分配指令编号；
所述发送与写入模块用于：将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据。
在一种可能的实现方式中，所述第一记录模块用于：
通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系。
根据本公开的一方面，提供了一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
根据本公开的一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
在本公开实施例中，通过响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数b小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，通过链表记录所述b个空间之间的连接关系，记录所述b个空间中的起始空间的地址，向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间，由此基于链表管理和分配总线模块的内存空间，总线模块的内存空间不再需要整块分配，从而在内存空间分配时不再产生碎片空间，能够降低总线模块因内存空间过度碎片化而被阻塞的概率。并且，本公开实施例中的总线模块在高负载时空间利用率能够达到最大，从而能够提高总线模块的运行效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出本公开实施例提供的总线模块的内存管理方法的流程图。
图2示出本公开实施例提供的总线模块的内存管理方法的应用场景中，总线模块将数据请求发送给系统级缓存(SLC)之前的数据处理流程的示意图。
图3示出本公开实施例提供的总线模块的内存管理方法的应用场景中，系统级缓存经总线模块保序返回数据给请求者的处理流程。
图4示出本公开实施例提供的总线模块的内存管理装置的框图。
图5示出本公开实施例提供的电子设备1900的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
GPU(Graphics Processing Unit，图形处理器)作为一个复杂的图像处理单元，其内部众多的图形计算、渲染处理等相关模块需要对大量图像数据进行计算。这些模块本身并不存有固定数据，工作时需要从外部获取计算所需数据，并将计算结果输出给下级模块使用。GPU内部模块通常数据吞吐量巨大，因此需要多级缓存(cache)来缓存每级功能模块所需要使用的数据。当前缓存命中(cache hit)时，模块可以直接取走所需数据；当前缓存缺失(cache miss)时，需要向下级缓存申请新的数据。GPU内的最后一级缓存通常被称为系统级缓存(System Level Cache，SLC)。GPU内模块众多且数据访问量大，且要求从系统级缓存读取的数据依序返回。而系统级缓存的运行带宽和效率受到客观物理条件的限制，每个时钟周期(clock cycle)仅能收取一笔请求、返回一笔位宽固定的数据。其中，固定的位宽可以称为突发大小或者突发尺寸(burst size)，表示突发传输中的每笔数据传输的字节数。其中，一笔数据传输中的数据保序、不同笔数据传输中的数据乱序，显然这并不符合请求者(requestor)的要求。其中，请求者可以表示访问系统级缓存的任意模块。
在此背景下，总线模块(Bus InterFace，BIF)需要收取众多请求者的请求，通过轮询仲裁的方式，每个时钟周期发送一笔请求给系统级缓存。总线模块每个时钟周期收取系统级缓存发来的一笔数据，并对返回同一个请求者的各笔数据进行重排序，最后将排好序的数据逐周期、逐笔返回请求者。相关技术中，总线模块内存在一个共享内存空间、一个内存空间分配模块和多个指令序列，其中，共享内存空间采用宽度等于突发大小、深度有限的SRAM(Static Random Access Memomy，静态随机存储器)。
总线模块每收到一笔读请求，将获取该请求包含的突发长度(burst length)。内存空间分配模块将根据突发长度，在SRAM内找到一整块大小等于突发长度+1的连续空间分配给该请求，并把所分配的起始空间的地址作为边带信号连同原请求一起发往系统级缓存，同时将突发长度和所分配的起始空间的地址存入该请求专属的指令序列。指令序列在输出时会严格遵照先入先出原则，从而能够实现对同一请求者的多次读请求间的保序。读请求提供的虚拟地址(vaddr)将被系统级缓存用于确定第一笔数据在页表中的位置，突发长度则用于确定从该虚拟地址的偏移量。一个读请求所需的数据包括突发长度+1笔数据，分别为从虚拟地址到虚拟地址+突发长度的数据，其偏移量分别为0到突发长度。系统级缓存对每一笔返回的数据也会附加一个边带信号，边带信号的内容为总线模块发送给系统级缓存的起始空间的地址加偏移量，用以确定是哪一笔请求中的第几笔数据。系统级缓存返回的数据进入总线模块后，总线模块会将系统级缓存返回的边带信号作为SRAM的写入地址，将返回数据放入指定位置，并通过这样的方式对同一个请求中的各笔数据完成重排序。
总线模块在将数据返回请求者之前，需要先读取指令序列，确定最早接收到的请求的首笔数据是否已经在SRAM内，在首笔数据返回请求者前，这一请求者的其他数据均不返回。由此实现了总线模块对同一请求者所请求的所有数据的保序。
相关技术中，对SRAM空间分配时必须要求整块的连续空间，而在空间释放时每个时钟周期仅能释放一个空间。因此在总线模块高负载工作时，SRAM空间有极大概率非常零碎，对突发长度较大的请求的响应时间较长，从而降低了系统的工作效率。
而在系统级缓存返回数据后，通过指令序列控制保序的操作分为两种方案：第一种方案是各指令序列模块相互独立，即，各指令序列模块分别采用不同的RAM(RandomAccess Memomy，随机存储器)；第二种方案是各指令序列模块复用同一块RAM搭建的FIFO(First In First Out，先入先出)队列，通过指针控制逻辑来确定各请求者下一笔需要返回的数据。其中，第一种方案的时序表现较好，但面积开销较大。第二种方案的面积开销略小于第一种方案，但由于在指针设计上逻辑复杂，因此逻辑带来的面积开销较大，且时序表现显著下降。因此可以认为，相关技术在SRAM空间分配和数据保序处理上，面积和时序的开销均较大，且容易导致总线模块阻塞，工作效率较低。
本公开实施例提供了一种总线模块的内存管理方法、装置、电子设备和存储介质，通过响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数b小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，通过链表记录所述b个空间之间的连接关系，记录所述b个空间中的起始空间的地址，向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间，由此基于链表管理和分配总线模块的内存空间，总线模块的内存空间不再需要整块分配，从而在内存空间分配时不再产生碎片空间，能够降低总线模块因内存空间过度碎片化而被阻塞的概率。并且，本公开实施例中的总线模块在高负载时空间利用率能够达到最大，从而能够提高总线模块的运行效率。
下面结合附图对本公开实施例提供的总线模块的内存管理方法进行详细的说明。
图1示出本公开实施例提供的总线模块的内存管理方法的流程图。在一种可能的实现方式中，所述总线模块的内存管理方法的执行主体可以是总线模块的内存管理装置，例如，所述总线模块的内存管理方法可以由终端设备或服务器或其它电子设备执行。其中，终端设备可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备或者可穿戴设备等。在一些可能的实现方式中，所述总线模块的内存管理方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。如图1所示，所述总线模块的内存管理方法包括步骤S11至步骤S13。
在步骤S11中，响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数。
在步骤S12中，通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址。
在步骤S13中，向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
本公开实施例提供的总线模块的内存管理方法可以应用于GPU(GraphicsProcessing Unit，图形处理器)、CPU(Central Processing Unit，中央处理器)等，在此不做限定。在下文中，以所述总线模块的内存管理方法应用于GPU为例进行说明。
在本公开实施例中，总线模块(Bus InterFace，BIF)可以接收来自于请求者(requestor)的数据请求。其中，请求者可以为需要访问缓存的任意模块。例如，在GPU中，请求者可以为GPU中进行图形计算、渲染处理等的任意模块。例如，请求者可以为像素数据主控模块(pixel data master)、计算数据主控模块(compute data master)、顶点数据主控模块(vertex data master)、二维数据主控模块(2D data master)、域数据主控模块(domain data master)等等，在此不做限定。
本公开实施例中请求者访问的缓存可以为任意一级缓存。例如，所述缓存可以为系统级缓存(System Level Cache，SLC)；又如，所述缓存可以为L3缓存；又如，所述缓存可以为L2缓存；等等。
在本公开实施例中，数据请求可以为需向请求者返回数据的读请求，在此不做限定。数据请求可以携带目标地址和突发长度(burst length)。其中，目标地址可以为虚拟地址或物理地址，在此不做限定。在一种可能的实现方式中，数据请求还可以携带标识信息，其中，数据请求的标识信息可以用于唯一标识数据请求。
总线模块在接收到来自于任一请求者的数据请求后，可以根据所述数据请求所需的空间数和总线模块的内存的剩余空间数，判断总线模块当前是否能够处理所述数据请求(即，判断当前是否能够给所述数据请求分配总线模块的内存的空间)。其中，若所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，则总线模块可以确定当前能够处理所述数据请求；若所述数据请求所需的空间数大于总线模块的内存的剩余空间数，则总线模块可以确定当前无法处理所述数据请求，需要等待总线模块的内存的剩余空间数达到所述数据请求所需的空间数后再处理所述数据请求。
在本公开实施例中，总线模块的内存可以采用SRAM(Static Random AccessMemomy，静态随机存储器)，也可以采用其他类型的存储器，在此不做限定。
在一种可能的实现方式中，总线模块的内存可以包括n个空间，每个空间的容量可以等于突发大小(burst size)。其中，突发大小还可以称为突发尺寸等，在此不做限定。突发大小可以表示突发传输中的每笔数据传输的字节数。突发大小可以为32字节(即256比特)或者64字节(即512比特)等，在此不做限定。n表示所述内存中的空间数，n可以为256、512、128等等，在此不做限定。
在本公开实施例中，总线模块可以根据数据请求的突发长度，确定所述数据请求所需的空间数。其中，所述数据请求所需的空间数可以等于突发长度加1。例如，所述数据请求的突发长度为L，则所述数据请求所需的空间数b＝L+1。
在一种可能的实现方式中，所述方法还包括：通过计数器获取所述内存的剩余空间数。在该实现方式中，可以在总线模块中设置计数器(counter)，从而总线模块可以通过计数器统计总线模块的内存的剩余空间数。其中，由于总线模块的内存中的最后一个空间(即最尾部的空间)不用于存放数据，仅作为链表内指针的默认值，因此，计数器的初始值可以为总线模块的内存的空间数减1。例如，总线模块的内存的空间数为n，则计数器的初始值可以为n-1。其中，总线模块的内存的空间数指的是总线模块的内存的总空间数，所述内存的剩余空间数指的是所述内存的可用空间的数量。
相关技术中，总线模块的内存空间分配模块的计算、管理逻辑复杂，对于突发长度有较大限制，不利于高带宽请求者工作。并且，相关技术中的内存空间分配模块的计算量大，需要对总线模块的状态向量逐位异或得到连续为1的空间，因此当突发长度较大时，需要较多的逻辑门以及较深的逻辑级数，因此时序表现较差。
上述实现方式仅采用计数器即可实现是否可以通过仲裁(即当前是否可以处理所述数据请求)的判断，简化了总线模块寻找可用空间的逻辑，即，简化了内存空间分配的逻辑，从而优化了内存空间分配的时序。
作为该实现方式的一个示例，所述方法还包括：响应于分配出所述内存中的m个空间，对所述计数器减m，其中，m为大于或等于1的整数；以及，响应于释放所述内存中的任一空间，对所述计数器加一。在该示例中，总线模块的内存每分配出m个空间，则总线模块可以对计数器减去对应的数目m；总线模块的内存每释放一个空间，则总线模块可以对计数器加一。其中，总线模块的内存每次分配出的空间数根据数据请求的突发长度的不同而不同。
在该示例中，通过响应于分配出所述内存中的m个空间，对所述计数器减m，以及，响应于释放所述内存中的任一空间，对所述计数器加一，由此能够通过计数器准确地统计总线模块的内存的剩余空间数。
在另一种可能的实现方式中，可以响应于接收到来自于任一请求者的数据请求，统计总线模块的内存对应的状态向量中状态元素为第二预设值的空间数，得到总线模块的内存的剩余空间数。
在本公开实施例中，在数据请求所需的空间数b小于或等于总线模块的内存的剩余空间数的情况下，总线模块可以从总线模块的内存中找到b个可用的空间分配给所述数据请求。
相关技术中，在数据请求需要b个空间的情况下，需要从总线模块的内存中找到b个连续的空间分配给所述数据请求。而在本公开实施例中，分配给所述数据请求的b个空间无需连续。
在一种可能的实现方式中，所述方法还包括：通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态；其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素；所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用；所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用；所述从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，包括：将状态元素为所述第二预设值的b个空间分配给所述数据请求。
在该实现方式中，所述状态向量的长度可以等于总线模块的内存的空间数。例如，总线模块的内存的空间数为n，则所述状态向量的长度也可以为n。
作为该实现方式的一个示例，第一预设值为0，第二预设值为1。
作为该实现方式的另一个示例，第一预设值为1，第二预设值为0。
在该实现方式，总线模块可以响应于分配出所述内存中的m个空间，将所述m个空间对应的状态元素设置为第一预设值，其中，m为大于或等于1的整数，以及，总线模块可以响应于释放所述内存中的任一空间，将所述空间对应的状态元素设置为第二预设值。
在该实现方式中，总线模块可以通过逐位遍历的方式，得到b个可用的空间分配给所述数据请求，同时将这b个空间对应的状态元素设置为第一预设值。在该实现方式中，仅需遍历得到b个可用的空间，无需遍历得到b个连续的可用空间。
在该实现方式中，通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态，其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素，所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用，所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用，并将状态元素为所述第二预设值的b个空间分配给所述数据请求，由此基于总线模块的内存对应的状态向量准确地确定各空间的可用情况。
在另一种可能的实现方式中，可以通过总线模块的内存对应的数组记录所述内存中的n个空间的可用状态。
在本公开实施例中，在确定分配给所述数据请求的b个空间之后，通过链表(linklist)记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址。
在一种可能的实现方式中，来自不同请求者的数据请求复用同一链表。
在该实现方式中，来自不同请求者的数据请求可以复用同一链表。与相关技术中对多个请求者维护多个指令序列，且多个指令序列分别采用不同RAM(Random AccessMemomy，随机存储器)的方案相比，在该实现方式仅需要通过一个链表更新维护各请求者对应的空间节点，从而能够节省面积开销。与相关技术中多个指令序列复用同一RAM搭建FIFO(First In First Out，先入先出)队列的方案，该实现方式优化了流水线结构，简化了总线模块的整体逻辑，能够以更简单的逻辑实现总线模块对数据保序返回的功能。
在一种可能的实现方式中，所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据。
在该实现方式中，链表中的n个空间节点与总线模块的内存中的n个空间一一对应。任一空间节点的指针域可以为log2n比特。例如，n＝256，则各个空间节点的指针域可以分别为8比特。
例如，总线模块向某一数据请求分配总线模块的内存中的4个空间，分别为空间b0、空间b1、空间b2和空间b3。其中，链表中的空间节点b0的指针域存储空间节点b1的地址，即，链表中的空间节点b0指向空间节点b1；链表中的空间节点b1的指针域存储空间节点b2的地址，即，链表中的空间节点b1指向空间节点b2；链表中的空间节点b2的指针域存储空间节点b3的地址，即，链表中的空间节点b2指向空间节点b3；链表中的空间节点b3的指针域存储内存的最尾部的空间的地址，即，链表中空间节点b3指向内存的最尾部的空间。
在该实现方式中，通过所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据，由此使总线模块的内存中的每一块物理空间可以通过指针连接，总线模块的内存空间不再整块分配，从而在内存空间分配时不再产生碎片空间。并且，来自不同请求者的数据请求可以复用同一链表，从而能够节省面积开销并优化时序。请求者的数目越多，则该方案的优势就越显著。
在一种可能的实现方式中，所述方法还包括：向所述数据请求分配指令编号；所述向缓存发送所述数据请求，包括：将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据。
在一些应用场景中，指令编号也可以称为控制编号(cmd编号)等，在此不做限定。
在该实现方式中，指令编号可以表示总线模块向数据请求分配的、用于唯一标识数据请求的编号。即，在总线模块处理数据请求的过程中，可以根据指令编号识别不同的数据请求。
在实现方式中，总线模块每通过一个数据请求，可以为其分配一个指令编号。
作为该实现方式的一个示例，指令编号的范围可以为0～n-1，其中，n表示总线模块的内存的空间数。由于总线模块在同一时段不会向n个以上数据请求分配空间，因此，在同一时段内，能够保证各数据请求对应的指令编号不同。
当然，本领域技术人员可以根据实际应用场景需求和/或个人喜好灵活确定指令编号的设置方式，在此不做限定。
在该实现方式中，缓存在接收到数据请求对应的指令编号之后，可以不对指令编号进行处理，直接将指令编号随着数据返回给总线模块。
在该实现方式中，通过向所述数据请求分配指令编号，并将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据，由此总线模块能够基于指令编号确定缓存返回的是哪个数据请求对应的数据。
作为该实现方式的一个示例，所述记录所述b个空间中的起始空间的地址，包括：通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系。
在该示例中，总线模块可以通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系，由此在缓存返回数据后，总线模块可以根据数据携带的指令编号，通过查找表确定相应的数据请求对应的起始空间的地址，从而能够将数据写入相应的空间中。
在另一种可能的实现方式中，所述数据请求可以携带标识信息(ID)，总线模块可以将所述标识信息连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述标识信息返回所述数据请求对应的数据。
在一种可能的实现方式中，所述根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间，包括：接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量；根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据。
在该实现方式中，总线模块可以响应于接收到缓存返回的任一数据请求对应的任一笔数据和所述数据对应的偏移量，获取所述数据请求对应的起始空间的地址，并根据所述数据请求对应的起始空间的地址和所述数据对应的偏移量，遍历链表，确定所述数据在总线模块的内存中的写入地址，以将所述数据写入所述写入地址中。其中，所述数据对应的偏移量，可以表示待写入所述数据的空间相对于所述数据请求对应的起始空间的偏移量。偏移量的取值范围可以为0～L，其中，L表示所述数据请求的突发长度。
在该实现方式中，通过接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量，根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据，由此能够在总线模块实现数据的保序。
在一种可能的实现方式中，在所述将所述缓存返回的所述数据请求对应的数据写入所述b个空间之后，所述方法还包括：按顺序向所述请求者返回所述b个空间中的数据。
在该实现方式中，总线模块可以按顺序向请求者返回所述b个空间中的数据。例如，b个空间依次包括空间b0、空间b1、空间b2和空间b3，则空间b0、空间b1、空间b2和空间b3的数据按顺序返回所述请求者。即，在空间b0中的数据返回给所述请求者之前，空间b1、空间b2和空间b3中的数据均不返回给所述请求者；在空间b1中的数据返回给所述请求者之前，空间b2和空间b3中的数据均不返回给所述请求者；在空间b2中的数据返回给所述请求者之前，空间b3中的数据不返回给所述请求者。在该实现方式中，总线模块在每个时钟周期可以返回一笔数据(即一个空间的数据)。若空间b0中已有数据(即空间b0对应的数据已写入空间b0)，则可以向所述请求者返回空间b0中的数据，并释放空间b0；若空间b1中已有数据(即空间b1对应的数据已写入空间b1)，则可以向所述请求者返回空间b1中的数据，并释放空间b1；若空间b2中已有数据(即空间b2对应的数据已写入空间b2)，则可以向所述请求者返回空间b2中的数据，并释放空间b2；若空间b3中已有数据(即空间b3对应的数据已写入空间b3)，则可以向所述请求者返回空间b3中的数据，并释放空间b3。
在该实现方式中，通过按顺序向所述请求者返回所述b个空间中的数据，由此能够实现数据的有序返回。
在一种可能的实现方式中，总线模块可以针对每个请求者分别设置读指针，且任一请求者对应的读指针指向该请求者对应的最早的一笔未返回的数据对应的空间。
下面通过一个具体的应用场景说明本公开实施例提供的总线模块的内存管理方法。在该应用场景中，可以将所述总线模块的内存管理方法应用于GPU。
图2示出本公开实施例提供的总线模块的内存管理方法的应用场景中，总线模块将数据请求发送给系统级缓存(SLC)之前的数据处理流程的示意图。如图2所示，总线模块可以接收来自于请求者的数据请求，并获取数据请求携带的突发长度b。总线模块可以判定计数器是否大于或等于b(参见图2中的步骤1)。若否，则等待处理；若是，则可以从SRAM中找到b个可用空间分配给所述数据请求(参见图2中的步骤2)，并为所述数据请求分配一个指令编号(参见图2中的步骤3)。总线模块可以通过链表记录b个空间之间的连接关系(参见图2中的步骤4)，记录b个空间中的起始空间的地址(参见图2中的步骤5)，并记录指令编号与起始空间的地址之间的对应关系。总线模块可以将所述数据请求和所述指令编号发往系统级缓存。
图3示出本公开实施例提供的总线模块的内存管理方法的应用场景中，系统级缓存经总线模块保序返回数据给请求者的处理流程。如图3所示，系统级缓存向总线模块返回的数据可以携带指令编号和偏移量。总线模块可以根据指令编号，获取起始空间的地址，根据起始空间的地址和偏移量，遍历链表获取所述数据的写入地址(参见图3中的步骤6)，并向SRAM中的所述写入地址写入所述数据(参见图3中的步骤7)。总线模块可以通过所述请求者对应的读指针指向所述请求者对应的最早的一笔未返回所述请求者的数据对应的空间，以对返回所述请求者的数据进行保序(参见图3中的步骤8)。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了总线模块的内存管理装置、电子设备、计算机可读存储介质、计算机程序产品，上述均可用来实现本公开提供的任一种总线模块的内存管理方法，相应技术方案和技术效果可参见方法部分的相应记载，不再赘述。
图4示出本公开实施例提供的总线模块的内存管理装置的框图。如图4所示，所述总线模块的内存管理装置包括：
确定模块41，用于响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；
第一记录模块42，用于通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；
发送与写入模块43，用于向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
在一种可能的实现方式中，来自不同请求者的数据请求复用同一链表。
在一种可能的实现方式中，所述装置还包括：
返回模块，用于按顺序向所述请求者返回所述b个空间中的数据。
在一种可能的实现方式中，所述装置还包括：
获取模块，用于通过计数器获取所述内存的剩余空间数。
在一种可能的实现方式中，所述装置还包括空间计数模块，所述空间计数模块用于：
响应于分配出所述内存中的m个空间，对所述计数器减m，其中，m为大于或等于1的整数；
以及，
响应于释放所述内存中的任一空间，对所述计数器加一。
在一种可能的实现方式中，
所述装置还包括：第二记录模块，用于通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态；其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素；所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用；所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用；
所述确定模块41用于：将状态元素为所述第二预设值的b个空间分配给所述数据请求。
在一种可能的实现方式中，所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据。
在一种可能的实现方式中，所述发送与写入模块43用于：
接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量；
根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据。
在一种可能的实现方式中，
所述装置还包括：分配模块，用于向所述数据请求分配指令编号；
所述发送与写入模块43用于：将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据。
在一种可能的实现方式中，所述第一记录模块42用于：
通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现和技术效果可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。其中，所述计算机可读存储介质可以是非易失性计算机可读存储介质，或者可以是易失性计算机可读存储介质。
本公开实施例还提出一种计算机程序，包括计算机可读代码，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图5示出本公开实施例提供的电子设备1900的框图。例如，电子设备1900可以被提供为一终端或一服务器。参照图5，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入/输出接口1958(I/O接口)。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(MacOS XTM)，多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
若本公开实施例的技术方案涉及个人信息，应用本公开实施例的技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本公开实施例的技术方案涉及敏感个人信息，应用本公开实施例的技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (13)
1.一种总线模块的内存管理方法，其特征在于，包括：
响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；
通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；
向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
2.根据权利要求1所述的方法，其特征在于，来自不同请求者的数据请求复用同一链表。
3.根据权利要求1所述的方法，其特征在于，在所述将所述缓存返回的所述数据请求对应的数据写入所述b个空间之后，所述方法还包括：
按顺序向所述请求者返回所述b个空间中的数据。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过计数器获取所述内存的剩余空间数。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
响应于分配出所述内存中的m个空间，对所述计数器减m，其中，m为大于或等于1的整数；
以及，
响应于释放所述内存中的任一空间，对所述计数器加一。
6.根据权利要求1所述的方法，其特征在于，
所述方法还包括：通过所述内存对应的状态向量，记录所述内存中的n个空间的可用状态；其中，n表示所述内存中的空间数，所述状态向量包括与所述n个空间一一对应的n个状态元素；所述状态向量中的任一状态元素为第一预设值，表示所述状态元素对应的空间不可用；所述状态向量中的任一状态元素为第二预设值，表示所述状态元素对应的空间可用；
所述从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，包括：将状态元素为所述第二预设值的b个空间分配给所述数据请求。
7.根据权利要求1所述的方法，其特征在于，所述链表包括n个空间节点，且任一空间节点包括指针域和数据域，其中，n表示所述内存中的空间数，所述指针域用于存储下一空间节点的地址，所述数据域用于存储数据。
8.根据权利要求1至7中任意一项所述的方法，其特征在于，所述根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间，包括：
接收所述缓存返回的所述数据请求对应的数据和所述数据对应的偏移量；
根据所述起始空间的地址、所述连接关系和所述偏移量，向所述b个空间写入所述数据请求对应的数据。
9.根据权利要求1至7中任意一项所述的方法，其特征在于，
所述方法还包括：向所述数据请求分配指令编号；
所述向缓存发送所述数据请求，包括：将所述指令编号连同所述数据请求一并发送给所述缓存，以使所述缓存基于所述指令编号返回所述数据请求对应的数据。
10.根据权利要求9所述的方法，其特征在于，所述记录所述b个空间中的起始空间的地址，包括：
通过查找表记录所述数据请求对应的指令编号与所述数据请求对应的起始空间的地址之间的对应关系。
11.一种总线模块的内存管理装置，其特征在于，包括：
确定模块，用于响应于接收到来自于任一请求者的数据请求，且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数，从所述内存的剩余空间中，确定分配给所述数据请求的b个空间，其中，b表示所述数据请求所需的空间数，且b为大于或等于1的整数；
第一记录模块，用于通过链表记录所述b个空间之间的连接关系，并记录所述b个空间中的起始空间的地址；
发送与写入模块，用于向缓存发送所述数据请求，并根据起始空间的地址和所述连接关系，将所述缓存返回的所述数据请求对应的数据写入所述b个空间。
12.一种电子设备，其特征在于，包括：
一个或多个处理器；
用于存储可执行指令的存储器；
其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行权利要求1至10中任意一项所述的方法。
13.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至10中任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311667008.9A CN117539636A (zh) | 2023-12-06 | 2023-12-06 | 总线模块的内存管理方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311667008.9A CN117539636A (zh) | 2023-12-06 | 2023-12-06 | 总线模块的内存管理方法、装置、电子设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117539636A true CN117539636A (zh) | 2024-02-09 |
Family
ID=89793753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311667008.9A Pending CN117539636A (zh) | 2023-12-06 | 2023-12-06 | 总线模块的内存管理方法、装置、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117539636A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106339258A (zh) * | 2016-08-10 | 2017-01-18 | 西安诺瓦电子科技有限公司 | 可编程逻辑器件与微处理器共享内存的管理方法及装置 |
| CN108121813A (zh) * | 2017-12-27 | 2018-06-05 | 东软集团股份有限公司 | 数据管理方法、装置、系统、存储介质及电子设备 |
| CN110321301A (zh) * | 2018-03-30 | 2019-10-11 | 华为技术有限公司 | 一种数据处理的方法及装置 |
| CN111506269A (zh) * | 2020-04-22 | 2020-08-07 | 腾讯科技（深圳）有限公司 | 一种磁盘存储空间分配方法、装置、设备及存储介质 |
| CN112860592A (zh) * | 2021-01-29 | 2021-05-28 | 广州极飞科技股份有限公司 | 基于链表的数据缓存方法、装置、电子设备和存储介质 |
| WO2021258749A1 (zh) * | 2020-06-24 | 2021-12-30 | 苏州浪潮智能科技有限公司 | 一种写请求数据压缩方法、系统、终端及存储介质 |
| CN114463162A (zh) * | 2020-10-21 | 2022-05-10 | 浙江宇视科技有限公司 | 图像缓存处理方法、装置、电子设备以及存储介质 |
| CN115525417A (zh) * | 2021-06-24 | 2022-12-27 | 北京图森智途科技有限公司 | 数据通信方法、通信系统及计算机可读存储介质 |
| CN116431099A (zh) * | 2023-06-13 | 2023-07-14 | 摩尔线程智能科技(北京)有限责任公司 | 数据的处理方法、多输入输出队列电路及存储介质 |
| CN116578502A (zh) * | 2023-04-17 | 2023-08-11 | 深圳云豹智能有限公司 | 访问请求处理装置、处理方法、设备及存储介质 |
-
2023
- 2023-12-06 CN CN202311667008.9A patent/CN117539636A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106339258A (zh) * | 2016-08-10 | 2017-01-18 | 西安诺瓦电子科技有限公司 | 可编程逻辑器件与微处理器共享内存的管理方法及装置 |
| CN108121813A (zh) * | 2017-12-27 | 2018-06-05 | 东软集团股份有限公司 | 数据管理方法、装置、系统、存储介质及电子设备 |
| CN110321301A (zh) * | 2018-03-30 | 2019-10-11 | 华为技术有限公司 | 一种数据处理的方法及装置 |
| CN111506269A (zh) * | 2020-04-22 | 2020-08-07 | 腾讯科技（深圳）有限公司 | 一种磁盘存储空间分配方法、装置、设备及存储介质 |
| WO2021258749A1 (zh) * | 2020-06-24 | 2021-12-30 | 苏州浪潮智能科技有限公司 | 一种写请求数据压缩方法、系统、终端及存储介质 |
| CN114463162A (zh) * | 2020-10-21 | 2022-05-10 | 浙江宇视科技有限公司 | 图像缓存处理方法、装置、电子设备以及存储介质 |
| CN112860592A (zh) * | 2021-01-29 | 2021-05-28 | 广州极飞科技股份有限公司 | 基于链表的数据缓存方法、装置、电子设备和存储介质 |
| CN115525417A (zh) * | 2021-06-24 | 2022-12-27 | 北京图森智途科技有限公司 | 数据通信方法、通信系统及计算机可读存储介质 |
| CN116578502A (zh) * | 2023-04-17 | 2023-08-11 | 深圳云豹智能有限公司 | 访问请求处理装置、处理方法、设备及存储介质 |
| CN116431099A (zh) * | 2023-06-13 | 2023-07-14 | 摩尔线程智能科技(北京)有限责任公司 | 数据的处理方法、多输入输出队列电路及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10073770B2 (en) | Scheme for determining data object usage in a memory region | |
| KR102594657B1 (ko) | 비순차적 리소스 할당을 구현하는 방법 및 장치 | |
| CN111949605A (zh) | 用于实现文件系统的方法、设备和计算机程序产品 | |
| US9389997B2 (en) | Heap management using dynamic memory allocation | |
| CN111124270B (zh) | 缓存管理的方法、设备和计算机程序产品 | |
| CN109857545B (zh) | 一种数据传输方法及装置 | |
| CN116010109B (zh) | 缓存资源分配方法、装置、电子设备和存储介质 | |
| CN110609708B (zh) | 用于数据处理的方法、设备和计算机可读介质 | |
| CN109478171B (zh) | 提高openfabrics环境中的吞吐量 | |
| CN107748649B (zh) | 一种缓存数据的方法和装置 | |
| CN116303126B (zh) | 缓存、数据的处理方法及电子设备 | |
| CN116841624A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN117539636A (zh) | 总线模块的内存管理方法、装置、电子设备和存储介质 | |
| CN116820579A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN116841623A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN117472796A (zh) | 总线模块的数据处理方法、装置、电子设备和存储介质 | |
| CN113805845A (zh) | 随机数序列生成方法和随机数引擎 | |
| CN116166575B (zh) | 访存段长度的配置方法、装置、设备、介质和程序产品 | |
| CN116107926B (zh) | 缓存替换策略的管理方法、装置、设备、介质和程序产品 | |
| CN116244216B (zh) | 缓存控制方法、装置、缓存行结构、电子设备和存储介质 | |
| CN117743220A (zh) | 数据传输方法及装置、电子设备和存储介质 | |
| CN116360708B (zh) | 数据写入方法及装置、电子设备和存储介质 | |
| CN116521095B (zh) | 响应输出系统、方法、电子设备、存储介质及程序产品 | |
| CN117743203A (zh) | 存储空间管理方法、装置、电子设备和存储介质 | |
| CN116028388B (zh) | 高速缓存方法、装置、电子设备、存储介质和程序产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |