CN117525085A - 显示面板及其制作方法、显示装置 - Google Patents
显示面板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN117525085A CN117525085A CN202311050435.2A CN202311050435A CN117525085A CN 117525085 A CN117525085 A CN 117525085A CN 202311050435 A CN202311050435 A CN 202311050435A CN 117525085 A CN117525085 A CN 117525085A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- source
- drain electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 325
- 239000010409 thin film Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000011575 calcium Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000113 methacrylic resin Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种显示面板及其制作方法、显示装置，该显示面板包括层叠设置的基板、有源层、源漏电极层以及导电层，源漏电极层包括间隔设置的源极和漏极，源极与有源层的源极接触区连接，漏极与有源层的漏极接触区连接，导电层包括间隔设置的第一导电层和第二导电层，第一导电层与源极接触，且第一导电层与有源层的源极接触区连接，第二导电层与漏极接触，且第二导电层与有源层的漏极接触区连接；其中，第一导电层与第二导电层之间的最小距离小于源极与漏极之间的最小距离，从而减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗。
Description
技术领域
本发明涉及显示领域，特别是涉及一种显示面板及其制作方法、显示装置。
背景技术
目前液晶显示面板(Liquid Crystal Display，LCD)因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示面板中的主要驱动元件，直接关系到高性能平板移动终端的发展方向；传统的薄膜晶体管通常为平面型，在基底上通过现有曝光设备制作源漏电极时，由于其材料通常选用金属铜(Cu)，在铜制程中的关键尺寸损失(Critical-Dimension Loss，CD loss)过大(一般大于2微米)，沟道长度需要大于3.5毫米才能保证源漏电极制程的稳定，因此在现有技术中，很难实现所述薄膜晶体管的短沟道化。
发明内容
本申请实施例提供了一种显示面板及其制作方法、显示装置，用以解决相关技术中的不足。
为实现上述功能，本申请实施例提供的技术方案如下：
本申请实施例提供一种薄膜晶体管，包括：
基底；
有源层，设置于所述基底上，所述有源层包括源极接触区、漏极接触区和位于所述源极接触区和所述漏极接触区之间的沟道区；
源漏电极层，设置于所述有源层远离所述基底的一侧，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接；
导电层，设置于所述源漏电极层远离所述有源层的一侧，所述导电层包括间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接；其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离。
在本申请实施例所提供的显示面板中，所述第一导电层在所述有源层上的正投影覆盖所述源极在所述有源层上的正投影，所述第二导电层在所述有源层上的正投影覆盖所述漏极在所述有源层上的正投影。
在本申请实施例所提供的显示面板中，所述有源层包括依次层叠设置于所述基底上的半导体层和掺杂层，所述掺杂层包括间隔设置的第一掺杂子层和第二掺杂子层，所述第一掺杂子层位于所述源极接触区内，所述第二掺杂子层位于所述漏极接触区内；
所述第一掺杂子层在所述半导体层上的正投影覆盖所述源极在所述半导体层上的正投影，所述第二掺杂子层在所述半导体层上的正投影覆盖所述漏极在所述半导体层上的正投影。
在本申请实施例所提供的显示面板中，所述第一导电层远离所述第二导电层的一端设置有第一接触部，所述第一接触部朝靠近所述半导体层的方向延伸，所述第一接触部与所述源极的侧壁、所述第一掺杂子层的侧壁以及所述半导体层的侧壁接触；
所述第一导电层靠近所述第二导电层的一端设置有第二接触部，所述第二接触部朝靠近所述半导体层的方向延伸，并凸出于所述源极的外边缘，所述第二接触部与所述第一掺杂子层远离所述基底的一侧接触。
在本申请实施例所提供的显示面板中，所述第二导电层远离所述第一导电层的一端设置有第三接触部，所述第三接触部朝靠近所述半导体层的方向延伸，所述第三接触部与所述漏极的侧壁、所述第二掺杂子层的侧壁以及所述半导体层的侧壁接触；
所述第二导电层靠近所述第一导电层的一端设置有第四接触部，所述第四接触部朝靠近所述半导体层的方向延伸，并凸出于所述漏极的外边缘，所述第四接触部与所述第二掺杂子层远离所述基底的一侧接触。
在本申请实施例所提供的显示面板中，所述第一掺杂子层在所述半导体层上的正投影覆盖所述第二接触部在所述半导体层上的正投影；
所述第二掺杂子层在所述半导体层上的正投影覆盖所述第四接触部在所述半导体层上的正投影。
本申请实施例提供一种显示面板的制作方法，所述制作方法包括以下步骤：
提供一基底；
在所述基底依次形成有源层和源漏电极层，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接；
在所述源漏电极层上形成导电层，所述导电层覆盖所述源漏电极层；
对所述导电层图案化处理，形成间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接；其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离。
在本申请实施例所提供的制作方法中，所述在所述基底依次形成有源层和源漏电极层，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接的步骤包括：
在所述基底上形成半导体层；
在所述半导体层上形成掺杂层；
在所述掺杂层上形成第二金属层，对所述第二金属层图案化处理形成源极和漏极。
在本申请实施例所提供的制作方法中，所述显示面板的制作方法还包括以下步骤：
对所述掺杂层图案化处理，形成间隔设置的第一掺杂子层和第二掺杂子层，所述第一导电层与所述第一掺杂子层连接，所述第二导电层与所述第二掺杂子层连接。
本申请实施例提供一种显示装置，所述显示装置包括上述任一所述的显示面板。
本申请实施例的有益效果：本申请实施例通过设置所述导电层包括间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接，从而使所述源极和所述漏极上的电流分别传导到所述第一导电层和所述第二导电层上，进而使所述有源层的沟道长度由所述第一导电层与所述第二导电层之间的最小距离决定，其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离，相对于现有技术沟道长度为所述源极与所述漏极之间的最小距离，本设计减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有显示面板的截面示意图；
图2为本申请实施例所提供的显示面板的截面示意图。
图3为本申请实施例所提供显示面板的制作方法的流程图；
图4A至图4D为图3中显示面板制作的结构工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本申请实施例提供一种显示面板及其制作方法、显示装置。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图2～图4D，本申请实施例提供一种显示面板及其制作方法、显示装置，所述显示面板2包括：
基底10；
有源层40，设置于所述基底10上，所述有源层40包括源极接触区1000、漏极接触区2000和位于所述源极接触区1000和所述漏极接触区2000之间的沟道区3000；
源漏电极层50，设置于所述有源层40远离所述基底10的一侧，所述源漏电极层50包括间隔设置的源极51和漏极52，所述源极51与所述源极接触区1000连接，所述漏极52与所述漏极接触区2000连接；
导电层60，设置于所述源漏电极层50远离所述有源层40的一侧，所述导电层60包括间隔设置的第一导电层61和第二导电层62，所述第一导电层61与所述源极51接触，且所述第一导电层61与所述源极接触区1000连接，所述第二导电层62与所述漏极52接触，且所述第二导电层62与所述漏极接触区2000连接；其中，所述第一导电层61与所述第二导电层62之间的最小距离小于所述源极51与所述漏极52之间的最小距离。
请参阅图1为现有显示面板的截面示意图；需要说明的是，本实施例对所述现有显示面板1的结构不做具体限制，下文仅以现有显示面板1为液晶显示面板(Liquid CrystalDisplay，LCD)为例进行举例说明。
现有显示面板1包括相对设置的第一基板、第二基板以及设置于所述第一基板与所述第二基板之间的液晶层(图中未画出)，所述第一基板包括层叠设置的基底10、薄膜晶体管层、钝化层70以及电极层80，所述薄膜晶体管层包括依次层叠设置于所述基底10上的栅极20、栅极绝缘层30、有源层40、层间绝缘层90、源极51和漏极52；其中，所述薄膜晶体管层包括呈矩阵式排布的多个薄膜晶体管2A，一个所述薄膜晶体管2A对应位于一个子像素区域内。
其中，薄膜晶体管2A(Thin Film Transistor，TFT)是目前液晶显示面板中的主要驱动元件，直接关系到高性能平板移动终端的发展方向；而薄膜晶体管导通时的电性能与有源层40对应于所述源极51和所述漏极52之间的部分(即所述有源层40的沟道长度(channel length))有关，为了实现上述效果，需要使薄膜晶体管2A具有更短的沟道长度和更小的体积；传统的薄膜晶体管2A通常为平面型，在基底10上通过现有曝光设备制作源漏电极时，由于其材料通常选用金属铜(Cu)，在铜制程中的关键尺寸损失(Critical-Dimension Loss，CD loss)过大(一般大于2微米)，沟道长度需要大于3.5毫米才能保证源漏电极制程的稳定，因此在现有技术中，很难实现所述薄膜晶体管2A的短沟道化。
可以理解的是，本申请实施例通过设置所述导电层包括间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接，从而使所述源极和所述漏极上的电流分别传导到所述第一导电层和所述第二导电层上，进而使所述有源层的沟道长度由所述第一导电层与所述第二导电层之间的最小距离决定，其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离，相对于现有技术沟道长度为所述源极与所述漏极之间的最小距离，本设计减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗。
现结合具体实施例对本申请的技术方案进行描述。
在一实施例中，请参阅图2，为本申请实施例所提供的显示面板的截面示意图。
本实施例提供一种显示面板1，所述显示面板1包括层叠设置的薄膜晶体管层、钝化层70以及电极层80，所述薄膜晶体管层包括呈矩阵式排布的多个薄膜晶体管2A，所述显示面板1包括基底10、以及层叠设置于所述基底10上的薄膜晶体管层和导电层60，所述薄膜晶体管层包括多个薄膜晶体管2A，所述薄膜晶体管2A包括层叠设置于所述基底10上的栅极20、栅极绝缘层30、有源层40以及源漏电极层50；其中，需要说明的是，在本实施例中，所述薄膜晶体管2A为底栅型薄膜晶体管2A仅用于举例说明，本实施例对所述薄膜晶体管2A的类型不做具体限制。
所述有源层40设置于所述基底10上，所述有源层40包括源极接触区1000、漏极接触区2000和位于所述源极接触区1000和所述漏极接触区2000之间的沟道区3000；进一步地，所述有源层40包括依次层叠设置于所述基底10上的半导体层41和掺杂层42，所述掺杂层42包括间隔设置的第一掺杂子层421和第二掺杂子层422，所述第一掺杂子层421位于所述源极接触区1000内，所述第二掺杂子层422位于所述漏极接触区2000内。
具体地，在本实施例中，所述半导体层41的材料包括但不限于非晶硅(a-si)、多晶硅、或者氧化物半导体材料，所述第一掺杂子层421和所述第二掺杂子层422均可以由硅化物制成以高浓度掺杂n型杂质的非晶硅。
所述源漏电极层50包括间隔设置的源极51和漏极52，所述源极51与所述源极接触区1000连接，所述漏极52与所述漏极接触区2000连接；其中，所述第一掺杂子层421在所述半导体层41上的正投影覆盖所述源极51在所述半导体层41上的正投影，所述第二掺杂子层422在所述半导体层41上的正投影覆盖所述漏极52在所述半导体层41上的正投影；具体地，所述源极51位于所述第一掺杂子层421远离所述半导体层41的一侧，所述源极51与所述第一掺杂子层421连接，所述漏极52位于所述第二掺杂子层422远离所述半导体层41的一侧，所述漏极52与所述第二掺杂子层422连接。
所述导电层60包括间隔设置的第一导电层61和第二导电层62，所述第一导电层61与所述源极51接触，且所述第一导电层61与所述源极接触区1000连接，所述第二导电层62与所述漏极52接触，且所述第二导电层62与所述漏极接触区2000连接；其中，所述第一导电层61与所述第二导电层62之间的最小距离小于所述源极51与所述漏极52之间的最小距离；优选地，所述导电层60的材料包括但不限于氧化铟锡、氧化铟锌以及钼金属中的一种。
进一步地，所述源极51在所述导电层60上的正投影位于所述第一导电层61内，所述漏极52在所述导电层60上的正投影位于所述第二导电层62内；具体地，所述第一导电层61完全覆盖所述源极51，且所述第一导电层61与所述第一掺杂子层421连接，从而增大所述第一导电层61与所述源极51之间的接触面积，降低了接触电阻，提高了所述第一导电层61与所述源极51电性连接的可靠性，所述第二导电层62完全覆盖所述漏极52，且所述第二导电层62与所述第二掺杂子层422连接，从而增大所述第二导电层62与所述漏极52之间的接触面积，降低了接触电阻，提高了所述第一导电层61与所述源极51电性连接的可靠性，进而使所述有源层40的沟道长度由所述第一导电层61与所述第二导电层62之间的最小距离决定。
同时，可以理解的是，所述第一导电层61与所述第二导电层62之间的最小距离小于所述源极51与所述漏极52之间的最小距离，相对于现有技术沟道长度为所述源极51与所述漏极52之间的最小距离，本设计减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗。
进一步地，在本实施例中，所述第一导电层61远离所述第二导电层62的一端设置有第一接触部61A，所述第一接触部61A朝靠近所述半导体层41的方向延伸，所述第一接触部61A与所述源极51的侧壁、所述第一掺杂子层421的侧壁、以及所述半导体层41的侧壁接触，所述第一导电层61靠近所述第二导电层62的一端设置有第二接触部61B，所述第二接触部61B朝靠近所述半导体层41的方向延伸，并凸出于所述源极51的外边缘，所述第二接触部61B与所述第一掺杂子层421远离所述基底10的一侧接触，从而实现所述第一导电层61与所述第一掺杂子层421的电性连接。
所述第二导电层62远离所述第一导电层61的一端设置有第三接触部62A，所述第三接触部62A朝靠近所述半导体层41的方向延伸，所述第三接触部62A与所述漏极52的侧壁、所述第二掺杂子层422的侧壁、以及所述半导体层41的侧壁接触，所述第二导电层62靠近所述第一导电层61的一端设置有第四接触部62B，所述第三接触部62A朝靠近所述半导体层41的方向延伸，并凸出于所述漏极52的外边缘，所述第四接触部62B与所述第二掺杂子层422远离所述基底10的一侧接触，从而实现所述第二导电层62与所述第二掺杂子层422的电性连接；其中，位于所述第一导电层与所述第二导电层62之间的所述半导体层41用于传导电流，也就是形成导电沟道。
具体地，所述第一掺杂子层421在所述半导体层41上的正投影覆盖所述第二接触部61B在所述半导体层41上的正投影；所述第二掺杂子层422在所述半导体层41上的正投影覆盖所述第四接触部62B在所述半导体层41上的正投影。
本实施例通过设置所述第一导电层61包括第二接触部61B，所述第二接触部61B朝靠近所述半导体层41的方向延伸，并凸出于所述源极51的外边缘，所述第二接触部61B与所述第一掺杂子层421远离所述基底10的一侧接触，从而增大所述第一导电层61与所述第一掺杂子层421之间的接触面积，避免了所述第一导电层61仅与所述第一掺杂子层421侧面搭接时，所述第一导电层61与所述第一掺杂子层421之间的接触面积较小，而导致所述第一导电层61与所述第一掺杂子层421出现接触不良的问题。
并且，通过设置所述第二导电层62包括第四接触部62B，所述第四接触部62B朝靠近所述半导体层41的方向延伸，并凸出于所述漏极52的外边缘，所述第四接触部62B与所述第二掺杂子层422远离所述基底10的一侧接触，从而增大所述第二导电层62与所述第二掺杂子层422之间的接触面积，避免了所述第二导电层62仅与所述第二掺杂子层422侧面搭接时，所述第二导电层62与所述第二掺杂子层422之间的接触面积较小，而导致所述第二导电层62仅与所述第二掺杂子层422出现接触不良的问题。
本申请实施例还提供一种薄膜晶体管的制作方法，请结合图2、图3和图4A至图4D；其中，图3为本申请实施例所提供的显示面板的制作方法的流程图；图4A至图4D为图3中显示面板制作的结构工艺流程图。
在本实施例中，所述显示面板的制作方法包括以下步骤：
步骤S100：提供一基底10。
其中，当所述基底10为刚性衬底时，材料可以是金属或玻璃，当所述基底10为柔性衬底时，材料可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺基树脂、聚酰胺基树脂中的至少一种。
步骤S200：在所述基底10上依次形成有源层40和源漏电极层50，所述源漏电极层50包括间隔设置的源极51和漏极52，所述源极51与所述有源层40的源极接触区1000连接，所述漏极52与所述有源层40的漏极接触区2000连接。
具体地，所述步骤200包括以下步骤：
步骤S201：在所述基底10上形成第一金属层，对所述第一金属层图案化处理，形成栅极20，如图4A所示。
其中，所述第一金属层的材料包括但不限于钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
步骤S202：在所述栅极20上形成栅极绝缘层30，所述栅极绝缘层30完全覆盖所述栅极20；其中，所述栅极绝缘层30的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)或是以上膜层的双层结构。
步骤S203：在所述栅极绝缘层30上形成半导体层41，所述半导体层41的材料包括但不限于氧化物、非晶硅(a-si)以及多晶硅中的任意一种；优选地，所述半导体层41的材料为非晶硅(a-si)，所述半导体层41包括源极接触区1000、漏极接触区2000和位于所述源极接触区1000和所述漏极接触区2000之间的沟道区3000。
步骤S204：在所述半导体层41上形成掺杂层42，所述掺杂层42在所述基底10上的正投影与所述半导体层41在所述基底10上的正投影重叠，如图4B所示。
其中，所述掺杂层42可以由硅化物制成以高浓度掺杂n型杂质的非晶硅。
步骤S205：在所述掺杂层42上形成第二金属层，对所述第二金属层图案化处理形成源极51和漏极52，如图4C所示。
其中，所述第二金属层的材料包括但不限于钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
步骤S300：在所述源漏电极层50上形成导电层60，所述导电层60覆盖所述源漏电极层50，其中，所述导电层60的材料包括但不限于氧化铟锡、氧化铟锌以及钼金属中的一种。
步骤S400：对所述导电层60图案化处理，形成间隔设置的第一导电层61和第二导电层62，所述第一导电层61与所述源极51接触，且所述第一导电层61与所述源极接触区1000连接，所述第二导电层62与所述漏极52接触，且所述第二导电层62与所述漏极接触区2000连接；其中，所述第一导电层61与所述第二导电层62之间的最小距离小于所述源极51与所述漏极52之间的最小距离。
可以理解的是，本申请实施例通过对所述导电层60图案化处理，形成间隔设置的第一导电层61和第二导电层62，所述第一导电层61与所述源极51接触，且所述第一导电层61与所述源极接触区1000连接，所述第二导电层62与所述漏极52接触，且所述第二导电层62与所述漏极接触区2000连接，从而使所述源极51和所述漏极52上的电流分别传导到所述第一导电层61和所述第二导电层62上，进而使所述有源层40的沟道长度由所述第一导电层61与所述第二导电层62之间的最小距离决定；同时，所述第一导电层61与所述第二导电层62之间的最小距离小于所述源极51与所述漏极52之间的最小距离，相对于现有技术沟道长度为所述源极51与所述漏极52之间的最小距离，本设计减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗。
进一步地，在本实施例中，所述薄膜晶体管2A的制作方法还包括：
步骤S500：对所述掺杂层42图案化处理，形成间隔设置的第一掺杂子层421和第二掺杂子层422，所述第一掺杂子层421位于所述源极接触区1000内，所述第二掺杂子层422位于所述漏极接触区2000内，如图4D所示。
其中，所述第一导电层61完全覆盖所述源极51，且所述第一导电层61与所述第一掺杂子层421连接，所述第二导电层62完全覆盖所述漏极52，且所述第二导电层62与所述第二掺杂子层422连接。
进一步地，本实施例还提供一种显示装置，所述显示装置包括上述任一实施例中所述的显示面板。
可以理解的是，所述显示面板已经在上述实施例中进行了详细的说明，在此不在重复说明。
在具体应用时，所述显示装置可以为智能手机、平板电脑、笔记本电脑、智能手环、智能手表、智能眼镜、智能头盔、台式机电脑、智能电视或者数码相机等设备的显示屏，甚至可以应用在具有柔性显示屏的电子设备上。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制作方法、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板，其特征在于，包括：
基底；
有源层，设置于所述基底上，所述有源层包括源极接触区、漏极接触区和位于所述源极接触区和所述漏极接触区之间的沟道区；
源漏电极层，设置于所述有源层远离所述基底的一侧，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接；
导电层，设置于所述源漏电极层远离所述有源层的一侧，所述导电层包括间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接；其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离。
2.根据权利要求1所述的显示面板，其特征在于，所述第一导电层在所述有源层上的正投影覆盖所述源极在所述有源层上的正投影，所述第二导电层在所述有源层上的正投影覆盖所述漏极在所述有源层上的正投影。
3.根据权利要求1所述的显示面板，其特征在于，所述有源层包括依次层叠设置于所述基底上的半导体层和掺杂层，所述掺杂层包括间隔设置的第一掺杂子层和第二掺杂子层，所述第一掺杂子层位于所述源极接触区内，所述第二掺杂子层位于所述漏极接触区内；
所述第一掺杂子层在所述半导体层上的正投影覆盖所述源极在所述半导体层上的正投影，所述第二掺杂子层在所述半导体层上的正投影覆盖所述漏极在所述半导体层上的正投影。
4.根据权利要求3所述的显示面板，其特征在于，所述第一导电层远离所述第二导电层的一端设置有第一接触部，所述第一接触部朝靠近所述半导体层的方向延伸，所述第一接触部与所述源极的侧壁、所述第一掺杂子层的侧壁以及所述半导体层的侧壁接触；
所述第一导电层靠近所述第二导电层的一端设置有第二接触部，所述第二接触部朝靠近所述半导体层的方向延伸，并凸出于所述源极的外边缘，所述第二接触部与所述第一掺杂子层远离所述基底的一侧接触。
5.根据权利要求4所述的显示面板，其特征在于，所述第二导电层远离所述第一导电层的一端设置有第三接触部，所述第三接触部朝靠近所述半导体层的方向延伸，所述第三接触部与所述漏极的侧壁、所述第二掺杂子层的侧壁以及所述半导体层的侧壁接触；
所述第二导电层靠近所述第一导电层的一端设置有第四接触部，所述第四接触部朝靠近所述半导体层的方向延伸，并凸出于所述漏极的外边缘，所述第四接触部与所述第二掺杂子层远离所述基底的一侧接触。
6.根据权利要求5所述的显示面板，其特征在于，所述第一掺杂子层在所述半导体层上的正投影覆盖所述第二接触部在所述半导体层上的正投影；所述第二掺杂子层在所述半导体层上的正投影覆盖所述第四接触部在所述半导体层上的正投影。
7.一种显示面板的制作方法，其特征在于，包括以下步骤：
提供一基底；
在所述基底依次形成有源层和源漏电极层，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接；
在所述源漏电极层上形成导电层，所述导电层覆盖所述源漏电极层；
对所述导电层图案化处理，形成间隔设置的第一导电层和第二导电层，所述第一导电层与所述源极接触，且所述第一导电层与所述源极接触区连接，所述第二导电层与所述漏极接触，且所述第二导电层与所述漏极接触区连接；其中，所述第一导电层与所述第二导电层之间的最小距离小于所述源极与所述漏极之间的最小距离。
8.根据权利要求7所述的制作方法，其特征在于，所述在所述基底依次形成有源层和源漏电极层，所述源漏电极层包括间隔设置的源极和漏极，所述源极与所述源极接触区连接，所述漏极与所述漏极接触区连接的步骤包括：
在所述基底上形成半导体层；
在所述半导体层上形成掺杂层；
在所述掺杂层上形成第二金属层，对所述第二金属层图案化处理形成源极和漏极。
9.根据权利要求8所述的制作方法，其特征在于，所述显示面板的制作方法还包括以下步骤：
对所述掺杂层图案化处理，形成间隔设置的第一掺杂子层和第二掺杂子层，所述第一导电层与所述第一掺杂子层连接，所述第二导电层与所述第二掺杂子层连接。
10.一种显示装置，其特征在于，包括如权利要求1-6中任一权利要求所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311050435.2A CN117525085A (zh) | 2023-08-18 | 2023-08-18 | 显示面板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311050435.2A CN117525085A (zh) | 2023-08-18 | 2023-08-18 | 显示面板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117525085A true CN117525085A (zh) | 2024-02-06 |
Family
ID=89757276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311050435.2A Pending CN117525085A (zh) | 2023-08-18 | 2023-08-18 | 显示面板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117525085A (zh) |
-
2023
- 2023-08-18 CN CN202311050435.2A patent/CN117525085A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9564517B2 (en) | Method for manufacturing semiconductor device | |
| US7492420B2 (en) | Array substrate for LCD device having metal-diffusion film and manufacturing method thereof | |
| US10976630B2 (en) | Display device | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US8018013B2 (en) | Pixel structure and method for manufacturing thereof | |
| US7616267B2 (en) | Pixel structure for flat panel display | |
| US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
| US7872262B2 (en) | Pixel structure and manufacturing method thereof | |
| US9761614B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8111342B2 (en) | Display substrate, method of manufacturing the same and display device using the display substrate | |
| US7554619B2 (en) | Stacked storage capacitor structure for a LTPS TFT-LCD | |
| US9455276B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US7923312B2 (en) | Fabricating method of thin film transistor | |
| WO2011021438A1 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| CN117525085A (zh) | 显示面板及其制作方法、显示装置 | |
| US20060284254A1 (en) | Pixel structures and methods for fabricating the same | |
| CN114883346A (zh) | 阵列基板及其制作方法、显示面板 | |
| US7951629B2 (en) | Pixel structure and manufacturing method thereof | |
| WO2023184421A9 (zh) | 薄膜晶体管、显示基板和显示装置 | |
| US20240194684A1 (en) | Semiconductor device and electronic device | |
| CN117650149A (zh) | 半导体器件及显示装置 | |
| CN115685629A (zh) | 显示面板及其制作方法、显示装置 | |
| CN115274861A (zh) | 半导体器件及电子器件 | |
| CN117406505A (zh) | 阵列基板、阵列基板的制备方法、显示面板和显示装置 | |
| CN114823729A (zh) | 显示面板和显示面板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |