CN117521829A - 量子电路模拟方法、装置及电子设备 - Google Patents
量子电路模拟方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117521829A CN117521829A CN202311481968.6A CN202311481968A CN117521829A CN 117521829 A CN117521829 A CN 117521829A CN 202311481968 A CN202311481968 A CN 202311481968A CN 117521829 A CN117521829 A CN 117521829A
- Authority
- CN
- China
- Prior art keywords
- quantum
- circuit
- tensor
- state
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000002096 quantum dot Substances 0.000 claims abstract description 118
- 230000009471 action Effects 0.000 claims abstract description 55
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 22
- 230000008602 contraction Effects 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 11
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008707 rearrangement Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本公开提供了一种量子电路模拟方法、装置及电子设备,涉及量子计算技术领域,具体涉及量子电路技术领域。具体实现方案为:获取第一量子电路的第一结构信息;基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断,并基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展。
Description
技术领域
本公开涉及量子计算技术领域,尤其涉及量子电路技术领域,具体涉及一种量子电路模拟方法、装置及电子设备。
背景技术
量子计算由于其量子叠加、量子纠缠、量子干涉等特性,在计算速度、安全性等方面展示出巨大的潜力和优势。随着量子计算领域的快速发展,不仅在理论研究上取得了显著的进展,而且在硬件实现上也有了重大突破。这些进展为量子计算的实际应用和产业化奠定了坚实的基础,预示着一场新的科技革命。这场革命的潜在影响将延伸至各个领域,从信息安全到材料科学,再到制药和人工智能等等。
在这个时代背景下,量子电路模拟成为量子计算领域的重要技术之一。量子电路模拟不仅有助于模拟量子系统的行为,还为量子计算机的发展提供了重要的测试和验证平台。在理论层面,量子电路模拟使研究人员能够验证量子算法的正确性和效率,确保其在实际应用中的可用性。同时,量子电路模拟还为探索量子计算的潜在应用提供了关键的工具和方法,促进了更广泛领域的科学研究和技术创新。
相关技术中,量子电路模拟过程中,通常是先构建量子电路完整的量子态张量,之后随着量子电路模拟的演进过程推进,来更新这个量子态。
发明内容
本公开提供了一种量子电路模拟方法、装置及电子设备。
根据本公开的第一方面,提供了一种量子电路模拟方法,包括:
获取第一量子电路的第一结构信息;
基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;
以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断,并基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
根据本公开的第二方面,提供了一种量子电路模拟装置,包括:
获取模块,用于获取第一量子电路的第一结构信息;
确定模块,用于基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;
判断模块,用于以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断;
张量缩并模块,用于基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
根据本公开的第三方面,提供了一种电子设备,包括:
至少一个处理器;以及
与至少一个处理器通信连接的存储器;其中,
存储器存储有可被至少一个处理器执行的指令,该指令被至少一个处理器执行,以使至少一个处理器能够执行第一方面中的任一项方法。
根据本公开的第四方面,提供了一种存储有计算机指令的非瞬时计算机可读存储介质,该计算机指令用于使计算机执行第一方面中的任一项方法。
根据本公开的第五方面,提供了一种计算机程序产品,包括计算机程序,该计算机程序在被处理器执行时实现第一方面中的任一项方法。
根据本公开的技术解决了相关技术中量子电路模拟的效率比较低的问题。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案,不构成对本公开的限定。其中:
图1是根据本公开第一实施例的量子电路模拟方法的流程示意图;
图2是不同量子门进行交换的等效过程示意图;
图3是一示例的量子电路模拟方法的完整流程示意图;
图4是根据本公开第二实施例的量子电路模拟装置的结构示意图;
图5是用来实施本公开的实施例的示例电子设备的示意性框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
第一实施例
如图1所示,本公开提供一种量子电路模拟方法,包括如下步骤:
步骤S101:获取第一量子电路的第一结构信息。
本实施例中,量子电路模拟方法涉及量子计算技术领域,尤其涉及量子电路技术领域,其可以广泛应用于量子电路模拟场景下,对量子计算的实际应用,如信息安全、材料科学、制药和人工智能等具有潜在影响。本公开实施例的量子电路模拟方法,可以由本公开实施例的量子电路模拟装置执行。本公开实施例的量子电路模拟装置可以配置在任意电子设备中,以执行本公开实施例的量子电路模拟方法。
相关技术中,量子电路模拟通常将量子电路表示为张量网络,以有效地描述复杂量子电路的结构;之后通过选择合适的张量网络缩并顺序,来降低计算成本;并按照张量网络缩并顺序,逐步进行张量缩并处理,以完成量子电路模拟的计算过程。
然而,该量子电路模拟方式存在一个关键限制,即从一开始就构建与量子电路的量子比特规模相等的量子态张量,随着量子电路模拟的演进过程推进,来更新这个量子态。这样,在模拟过程中每次量子态与量子门计算都需要处理高维度张量的缩并处理,从而需要庞大的内存来存储量子态信息,导致资源的消耗,同时高维度量子态的更新也需要较长的计算时间,使得量子电路的模拟效率低。
而本实施例的目的即在于提出一种渐进式进行量子态张量扩展的量子电路模拟方案,以根据量子电路结构,动态调整量子态规模,从而提高量子电路的模拟效率。
第一结构信息可以为第一量子电路的电路图,也可以为第一量子电路的操作指令列表,亦或是可以表达第一量子电路结构的其他信息如第一量子电路的张量网络,这里不进行具体限定。其中,第一结构信息可以指示第一量子电路包括M个量子比特和N个量子门,以及M个量子比特的量子位和N个量子门的排列顺序,M和N均为正整数。
可以获取设备生成或用户输入的第一量子电路的第一结构信息,也可以接收其他设备发送的第一量子电路的第一结构信息,这里不进行具体限定。
步骤S102:基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示。
在一些实施方式中,目标量子比特可以为第一量子电路中任一量子比特;也可以为第一量子电路中第一个量子门的量子比特,该量子比特还可以为第一量子门的覆盖率最高的作用比特。
其中,覆盖率可以反映量子比特所作用的量子门数量,量子比特所作用的量子门数量越多,则量子比特的覆盖率越大,反之,量子比特所作用的量子门数量越少,则量子比特的覆盖率越小。比如,针对一个量子电路,其包括4个量子门,若一量子比特作用了两个双量子比特门,则该量子比特的覆盖率可以为50%,若其作用了三个双量子比特门,则该量子比特的覆盖率可以为75%。
在另一些实施方式中,目标量子比特可以为与第一量子电路等效的第二量子电路中第一个量子门的量子比特。其中,第二量子电路是基于第一量子电路的第一结构信息,利用量子电路重排技术对量子门的执行顺序进行重排得到的量子电路。第二量子电路中目标量子门的排列紧密程度高于目标量子门在第一量子电路的排列紧密程度,目标量子门之间作用比特的覆盖率大于或等于第二量子电路中其他量子门之间的作用比特的覆盖率。
目标量子比特的初始量子态可以为零态,即|0>,第一张量表示可以为零态的1阶张量。
步骤S103:以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断。
步骤S104:基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果。
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
步骤S103和步骤S104中,可以以目标量子比特为起始量子比特,按照预设顺序依次获取第一量子电路中当前模拟的量子门和其作用比特,基于当前量子态即第一量子态的量子比特和该量子门的作用比特,对第一量子态的处理方式进行判断,并基于判断结果和第一量子态的张量表示,对第一量子态和量子门进行张量缩并,以更新第一量子态,直至第一量子电路中量子门处理完成,可以得到第一量子电路的模拟结果。其中,在第一量子电路起始模拟时,第一量子态为初始量子态,初始量子态的量子比特即为目标量子比特。
其中,预设顺序可以为第一量子电路中量子门的执行顺序,该预设顺序也可以为与第一量子电路等效的第二量子电路中量子门的执行顺序,这里不进行具体限定。
判断结果包括两种,一种指示当前量子态即第一量子态的张量表示的维度需要进行扩展,需要在第一量子态的张量表示的维度进行扩展后,基于维度扩展后的张量表示进行张量缩并。另一种指示第一量子态的张量表示的维度不需要进行扩展,可以直接基于该第一量子态的张量表示进行张量缩并。
步骤S103中,可以确定当前量子态的量子比特是否包含当前量子门的所有作用比特,以对当前量子态的处理方式进行判断。在当前量子态的量子比特包含当前量子门的所有作用比特,则确定当前量子态即第一量子态的张量表示的维度不需要进行扩展,在当前量子态的量子比特不包含当前量子门的所有作用比特,则确定当前量子态即第一量子态的张量表示的维度需要进行扩展。
本实施例中,通过将量子电路初始量子态初始化为一个单量子比特的量子态张量;以目标量子比特为起始量子比特,依次基于第一量子电路模拟过程中第一量子态的量子比特和第一量子电路中量子门的作用比特,对第一量子态的处理方式进行判断,允许逐步扩展量子态张量,在必要时对量子态引入新的维度,以动态地扩展量子态张量的维度,如此可以渐进式进行量子态张量扩展,降低资源需求,降低量子电路中的计算复杂度。
其具有灵活性和高效性,通过在模拟过程中动态地增加系统规模,以适应不同规模的问题,并根据量子电路结构,动态调整量子态规模,从而提高量子电路的模拟效率,特别适用于模拟大规模量子电路,有助于加速模拟过程。同时,可以在一定程度上减少内存需求,有助于并行方案的设计,以便进一步提升量子电路的模拟效率。
相应的,在得到第一量子电路的模拟结果的情况下,可以基于该模拟结果进行量子态测量,以确定第一量子电路执行的量子计算任务的任务结果。该量子计算任务可以为量子通信、量子计算协议、量子密钥分发协议等任务。
可选的,所述步骤S102具体包括:
基于所述第一结构信息,对所述第一量子电路中量子门的执行顺序进行重排,得到与所述第一量子电路等效的第二量子电路的第二结构信息,所述第二量子电路中目标量子门的排列紧密程度高于所述目标量子门在所述第一量子电路的排列紧密程度,所述目标量子门之间作用比特的覆盖率大于或等于所述第二量子电路中其他量子门之间的作用比特的覆盖率;
基于所述第二结构信息,确定所述目标量子比特的初始量子态的第一张量表示,所述目标量子比特为所述第二量子电路中第一个量子门的其中之一的量子比特。
本实施方式中,可以基于第一结构信息执行预处理,即量子电路重排。其核心目标是通过重新排列量子门操作的执行顺序,让作用比特覆盖率高的量子门排列在一起,即将作用相同目标量子比特的量子门排列在一起。
实现量子电路重排的方式有多种,例如,基于有向无环图(Directed AcyclicGraph,DAG)的启发式算法,基于组合优化的最优化算法等。
之后,可以基于第二结构信息确定第二量子电路中第一个量子门,并选取第二量子电路中第一个量子门的其中之一的量子比特作为目标量子比特,相应获取目标量子比特的初始量子态的第一张量表示。
如此,可以利用量子电路重排技术来优化量子电路结构,从而可以将量子态保持在低维度的量子态进行量子电路的模拟,以便更好地发挥渐进式进行量子态张量扩展的优势,进一步提高量子电路的模拟效率。并且,通过将量子电路重排与量子态维度动态扩展结合起来,进一步可以扩大量子电路模拟的适用范围。
可选的,所述第二量子电路中,所述目标量子门的执行顺序在所述第二量子电路中其他量子门之前。
可以利用量子门的可交换性执行不同量子门的交换,以将目标量子门的执行顺序在第二量子电路中其他量子门之前,如图2所示,可以交换U门和V门,交换之后,这两个量子电路是等效的,这样可以提升量子电路重排的效果,不仅可以使量子态保持在低维度的量子态进行量子电路的模拟,而且在模拟过程中可以平稳地扩展量子态维度,进一步提高量子电路的模拟效率。
可选的,所述目标量子比特为所述第一个量子门中与所述第二量子电路中其他量子门之间覆盖率最高的量子比特。
如此,在模拟过程中可以更加平稳地扩展量子态维度,进一步提高量子电路的模拟效率。
可选的,所述步骤S103具体包括:
获取所述第一量子态的量子比特与所述第一量子电路中当前模拟的量子门的作用比特的交集,所述第一量子态是以所述目标量子比特为起始量子比特,基于所述初始量子态和所述第一量子电路中之前模拟的量子门进行张量缩并得到的;
基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果。
如此,通过将第一量子态的量子比特与当前模拟的量子门的作用比特的交集与量子门的作用比特进行比较,如此,可以简单地实现对第一量子态的处理方式进行判断。
可选的,所述基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果,包括:
在所述交集中量子比特与所述当前模拟的量子门的作用比特相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度不进行扩展;
在所述交集中量子比特与所述当前模拟的量子门的作用比特不相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度进行扩展。
如此,可以简单地实现对第一量子态的处理方式的判断。
可选的,所述步骤S104具体包括:
在所述判断结果指示所述第一量子态的张量表示的维度进行扩展的情况下,获取所述第一量子态的量子比特与当前模拟的量子门的作用比特的相对补集;
基于所述相对补集,对所述第一量子态的张量表示的维度进行扩展,得到第二张量表示;
基于所述第二张量表示和当前模拟的量子门的张量表示进行量子态与量子门的张量缩并。
计算当前量子态|ψ>的量子比特与当前量子门的作用比特的相对补集T,基于下式(1)扩展当前量子态维度。
在第一量子态的张量表示维度扩展的情况下,基于扩展得到的第二张量表示和量子门的张量表示进行量子态与量子门的张量缩并,以模拟该量子门的演化。如此,可以根据判断结果实现对第一量子态和第一量子电路中量子门进行张量缩并,以实现对量子电路中量子门的模拟。
可选的,所述得到所述第一量子电路的模拟结果,包括:
在所述第一量子电路中量子门模拟完成,且张量缩并得到的第二量子态的张量表示的维度小于目标维度的情况下,将所述第二量子态的张量表示的维度扩展到所述目标维度,得到所述第一量子电路的模拟结果;
其中,所述目标维度基于所述第一量子电路中量子比特的数量确定。
在处理完所有量子门的情况下,可以得到量子末态|φ>及其对应的量子比特,扩展该量子态到目标维度2M,即M阶张量,M为第一量子电路中量子比特的数量,从而可以得到第一量子电路的模拟结果,实现量子电路的模拟。
可选的,所述得到所述量子电路的模拟结果,包括:
在所述第一量子电路中量子门模拟完成的情况下,以量子比特的标准排列顺序为目标指标顺序,将张量缩并得到的量子态的张量表示进行移轴操作,得到所述模拟结果,所述标准排列顺序是以量子位0开始按照量子比特的量子位从小到大进行排序的。
如此,通过调整量子态的量子比特排列顺序,可以规范量子比特排列顺序,得到第一量子电路的模拟结果,实现量子电路的模拟。
下面以具体示例详细说明本实施例的量子电路模拟方法的具体流程,如图3所示:
步骤301:输入一个包含M个量子比特、N个量子门的量子电路;
步骤302:执行预处理,即量子电路重排,让作用比特覆盖率高的量子门排列在一起,得到等效的量子电路;
步骤303:初始化量子电路对应的量子态为一个1阶张量,将其对应量子比特设置为量子电路中第一个量子门的作用比特之一;
步骤304:在量子电路中量子门未处理完成的情况下,获取当前量子门张量及其作用比特;
步骤305:计算当前量子态的量子比特与量子门的作用比特的交集;
步骤306:判断量子态张量是否需要扩展;若交集与量子门的作用比特相同,则不需要扩展,执行步骤309;若交集与量子门的作用比特不相同,则需要扩展,执行步骤307;
步骤307:计算当前量子态的量子比特与当前量子门的作用比特的相对补集;
步骤308:基于相对补集扩展当前量子态;
步骤309:计算量子态与量子门的张量缩并;
步骤310:在处理完所有量子门的情况下,得到量子末态,及其对应量子比特;扩展量子态到目标维度,并对量子态执行张量移轴操作以恢复到量子比特的标准排列顺序。
第二实施例
如图4所示,本公开提供一种量子电路模拟装置400,包括:
获取模块401,用于获取第一量子电路的第一结构信息;
确定模块402,用于基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;
判断模块403,用于以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断;
张量缩并模块404,用于基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
可选的,所述确定模块402,具体用于:
基于所述第一结构信息,对所述第一量子电路中量子门的执行顺序进行重排,得到与所述第一量子电路等效的第二量子电路的第二结构信息,所述第二量子电路中目标量子门的排列紧密程度高于所述目标量子门在所述第一量子电路的排列紧密程度,所述目标量子门之间作用比特的覆盖率大于或等于所述第二量子电路中其他量子门之间的作用比特的覆盖率;
基于所述第二结构信息,确定所述目标量子比特的初始量子态的第一张量表示,所述目标量子比特为所述第二量子电路中第一个量子门的其中之一的量子比特。
可选的,所述第二量子电路中,所述目标量子门的执行顺序在所述第二量子电路中其他量子门之前。
可选的,所述目标量子比特为所述第一个量子门中与所述第二量子电路中其他量子门之间覆盖率最高的量子比特。
可选的,所述判断模块403包括:
第一获取单元,用于获取所述第一量子态的量子比特与所述第一量子电路中当前模拟的量子门的作用比特的交集,所述第一量子态是以所述目标量子比特为起始量子比特,基于所述初始量子态和所述第一量子电路中之前模拟的量子门进行张量缩并得到的;
判断单元,用于基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果。
可选的,所述判断单元,具体用于:
在所述交集中量子比特与所述当前模拟的量子门的作用比特相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度不进行扩展;
在所述交集中量子比特与所述当前模拟的量子门的作用比特不相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度进行扩展。
可选的,所述张量缩并模块404包括:
第二获取单元,用于在所述判断结果指示所述第一量子态的张量表示的维度进行扩展的情况下,获取所述第一量子态的量子比特与当前模拟的量子门的作用比特的相对补集;
第一扩展单元,用于基于所述相对补集,对所述第一量子态的张量表示的维度进行扩展,得到第二张量表示;
张量缩并单元,用于基于所述第二张量表示和当前模拟的量子门的张量表示进行量子态与量子门的张量缩并。
可选的,所述张量缩并模块404包括:
第二扩展单元,用于在所述第一量子电路中量子门模拟完成,且张量缩并得到的第二量子态的张量表示的维度小于目标维度的情况下,将所述第二量子态的张量表示的维度扩展到所述目标维度,得到所述第一量子电路的模拟结果;
其中,所述目标维度基于所述第一量子电路中量子比特的数量确定。
可选的,所述张量缩并模块404包括:
移轴操作单元,用于在所述第一量子电路中量子门模拟完成的情况下,以量子比特的标准排列顺序为目标指标顺序,将张量缩并得到的量子态的张量表示进行移轴操作,得到所述模拟结果,所述标准排列顺序是以量子位0开始按照量子比特的量子位从小到大进行排序的。
本公开提供的量子电路模拟装置400能够实现量子电路模拟方法实施例实现的各个过程,且能够达到相同的有益效果,为避免重复,这里不再赘述。
本公开的技术方案中,所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理,均符合相关法律法规的规定,且不违背公序良俗。
根据本公开的实施例,本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图5示出了可以用来实施本公开的实施例的示例电子设备的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图5所示,设备500包括计算单元501,其可以根据存储在只读存储器(ROM)502中的计算机程序或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序,来执行各种适当的动作和处理。在RAM 503中,还可存储设备500操作所需的各种程序和数据。计算单元501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。
设备500中的多个部件连接至I/O接口505,包括:输入单元506,例如键盘、鼠标等;输出单元507,例如各种类型的显示器、扬声器等;存储单元508,例如磁盘、光盘等;以及通信单元509,例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元501可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元501的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元501执行上文所描述的各个方法和处理,例如量子电路模拟方法。例如,在一些实施例中,量子电路模拟方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元508。在一些实施例中,计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序加载到RAM 503并由计算单元501执行时,可以执行上文描述的量子电路模拟方法的一个或多个步骤。备选地,在其他实施例中,计算单元501可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行量子电路模拟方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本公开保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等,均应包含在本公开保护范围之内。
Claims (21)
1.一种量子电路模拟方法,包括:
获取第一量子电路的第一结构信息;
基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;
以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断,并基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
2.根据权利要求1所述的方法,其中,所述基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示,包括:
基于所述第一结构信息,对所述第一量子电路中量子门的执行顺序进行重排,得到与所述第一量子电路等效的第二量子电路的第二结构信息,所述第二量子电路中目标量子门的排列紧密程度高于所述目标量子门在所述第一量子电路的排列紧密程度,所述目标量子门之间作用比特的覆盖率大于或等于所述第二量子电路中其他量子门之间的作用比特的覆盖率;
基于所述第二结构信息,确定所述目标量子比特的初始量子态的第一张量表示,所述目标量子比特为所述第二量子电路中第一个量子门的其中之一的量子比特。
3.根据权利要求2所述的方法,其中,所述第二量子电路中,所述目标量子门的执行顺序在所述第二量子电路中其他量子门之前。
4.根据权利要求2所述的方法,其中,所述目标量子比特为所述第一个量子门中与所述第二量子电路中其他量子门之间覆盖率最高的量子比特。
5.根据权利要求1所述的方法,其中,所述以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断,包括:
获取所述第一量子态的量子比特与所述第一量子电路中当前模拟的量子门的作用比特的交集,所述第一量子态是以所述目标量子比特为起始量子比特,基于所述初始量子态和所述第一量子电路中之前模拟的量子门进行张量缩并得到的;
基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果。
6.根据权利要求5所述的方法,其中,所述基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果,包括:
在所述交集中量子比特与所述当前模拟的量子门的作用比特相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度不进行扩展;
在所述交集中量子比特与所述当前模拟的量子门的作用比特不相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度进行扩展。
7.根据权利要求1所述的方法,其中,所述基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,包括:
在所述判断结果指示所述第一量子态的张量表示的维度进行扩展的情况下,获取所述第一量子态的量子比特与当前模拟的量子门的作用比特的相对补集;
基于所述相对补集,对所述第一量子态的张量表示的维度进行扩展,得到第二张量表示;
基于所述第二张量表示和当前模拟的量子门的张量表示进行量子态与量子门的张量缩并。
8.根据权利要求1所述的方法,其中,所述得到所述第一量子电路的模拟结果,包括:
在所述第一量子电路中量子门模拟完成,且张量缩并得到的第二量子态的张量表示的维度小于目标维度的情况下,将所述第二量子态的张量表示的维度扩展到所述目标维度,得到所述第一量子电路的模拟结果;
其中,所述目标维度基于所述第一量子电路中量子比特的数量确定。
9.根据权利要求1或8所述的方法,其中,所述得到所述量子电路的模拟结果,包括:
在所述第一量子电路中量子门模拟完成的情况下,以量子比特的标准排列顺序为目标指标顺序,将张量缩并得到的量子态的张量表示进行移轴操作,得到所述模拟结果,所述标准排列顺序是以量子位0开始按照量子比特的量子位从小到大进行排序的。
10.一种量子电路模拟装置,包括:
获取模块,用于获取第一量子电路的第一结构信息;
确定模块,用于基于所述第一结构信息,确定所述第一量子电路中一个目标量子比特的初始量子态的第一张量表示;
判断模块,用于以所述目标量子比特为起始量子比特,依次基于所述第一量子电路模拟过程中第一量子态的量子比特和所述第一量子电路中量子门的作用比特,对所述第一量子态的处理方式进行判断;
张量缩并模块,用于基于判断结果和所述第一量子态的张量表示,对所述第一量子态和所述第一量子电路中量子门进行张量缩并,得到所述第一量子电路的模拟结果;
其中,所述判断结果用于指示所述第一量子态的张量表示的维度是否进行扩展,在所述第一量子态为初始量子态的情况下,所述第一量子态的张量表示为所述第一张量表示,所述模拟结果用于确定所述第一量子电路执行的量子计算任务的任务结果。
11.根据权利要求10所述的装置,其中,所述确定模块,具体用于:
基于所述第一结构信息,对所述第一量子电路中量子门的执行顺序进行重排,得到与所述第一量子电路等效的第二量子电路的第二结构信息,所述第二量子电路中目标量子门的排列紧密程度高于所述目标量子门在所述第一量子电路的排列紧密程度,所述目标量子门之间作用比特的覆盖率大于或等于所述第二量子电路中其他量子门之间的作用比特的覆盖率;
基于所述第二结构信息,确定所述目标量子比特的初始量子态的第一张量表示,所述目标量子比特为所述第二量子电路中第一个量子门的其中之一的量子比特。
12.根据权利要求11所述的装置,其中,所述第二量子电路中,所述目标量子门的执行顺序在所述第二量子电路中其他量子门之前。
13.根据权利要求11所述的装置,其中,所述目标量子比特为所述第一个量子门中与所述第二量子电路中其他量子门之间覆盖率最高的量子比特。
14.根据权利要求10所述的装置,其中,所述判断模块包括:
第一获取单元,用于获取所述第一量子态的量子比特与所述第一量子电路中当前模拟的量子门的作用比特的交集,所述第一量子态是以所述目标量子比特为起始量子比特,基于所述初始量子态和所述第一量子电路中之前模拟的量子门进行张量缩并得到的;
判断单元,用于基于所述交集和当前模拟的量子门的作用比特,对所述第一量子态的处理方式进行判断,得到判断结果。
15.根据权利要求14所述的装置,其中,所述判断单元,具体用于:
在所述交集中量子比特与所述当前模拟的量子门的作用比特相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度不进行扩展;
在所述交集中量子比特与所述当前模拟的量子门的作用比特不相同的情况下,确定所述判断结果指示所述第一量子态的张量表示的维度进行扩展。
16.根据权利要求10所述的装置,其中,所述张量缩并模块包括:
第二获取单元,用于在所述判断结果指示所述第一量子态的张量表示的维度进行扩展的情况下,获取所述第一量子态的量子比特与当前模拟的量子门的作用比特的相对补集;
第一扩展单元,用于基于所述相对补集,对所述第一量子态的张量表示的维度进行扩展,得到第二张量表示;
张量缩并单元,用于基于所述第二张量表示和当前模拟的量子门的张量表示进行量子态与量子门的张量缩并。
17.根据权利要求10所述的装置,其中,所述张量缩并模块包括:
第二扩展单元,用于在所述第一量子电路中量子门模拟完成,且张量缩并得到的第二量子态的张量表示的维度小于目标维度的情况下,将所述第二量子态的张量表示的维度扩展到所述目标维度,得到所述第一量子电路的模拟结果;
其中,所述目标维度基于所述第一量子电路中量子比特的数量确定。
18.根据权利要求10或17所述的装置,其中,所述张量缩并模块包括:
移轴操作单元,用于在所述第一量子电路中量子门模拟完成的情况下,以量子比特的标准排列顺序为目标指标顺序,将张量缩并得到的量子态的张量表示进行移轴操作,得到所述模拟结果,所述标准排列顺序是以量子位0开始按照量子比特的量子位从小到大进行排序的。
19.一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-9中任一项所述的方法。
20.一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行根据权利要求1-9中任一项所述的方法。
21.一种计算机程序产品,包括计算机程序,所述计算机程序在被处理器执行时实现根据权利要求1-9中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311481968.6A CN117521829A (zh) | 2023-11-08 | 2023-11-08 | 量子电路模拟方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311481968.6A CN117521829A (zh) | 2023-11-08 | 2023-11-08 | 量子电路模拟方法、装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117521829A true CN117521829A (zh) | 2024-02-06 |
Family
ID=89744982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311481968.6A Pending CN117521829A (zh) | 2023-11-08 | 2023-11-08 | 量子电路模拟方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117521829A (zh) |
-
2023
- 2023-11-08 CN CN202311481968.6A patent/CN117521829A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112529201B (zh) | 纠缠量子态转换方法、装置、设备、存储介质及产品 | |
CN112749809B (zh) | 构造量子仿真系统的方法和装置 | |
US20230267357A1 (en) | Simulation method of quantum system, computing device and storage medium | |
CN112561068B (zh) | 模拟方法、计算设备、经典设备、存储设备及产品 | |
US20240070500A1 (en) | Method and apparatus for simulating quantum circuit | |
JP7405933B2 (ja) | 量子チャンネルクラシック容量の推定方法及び装置、電子機器と媒体 | |
US20230095725A1 (en) | Method of processing quantum circuit, electronic device, and storage medium | |
AU2022263561A1 (en) | Quantum measurement device calibration method and apparatus, electronic device and medium | |
CN114580645A (zh) | 随机量子测量的模拟方法、装置、设备及存储介质 | |
CN116167446B (zh) | 量子计算处理方法、装置及电子设备 | |
CN117521829A (zh) | 量子电路模拟方法、装置及电子设备 | |
CN113408304B (zh) | 文本翻译方法、装置、电子设备及存储介质 | |
CN113344213A (zh) | 知识蒸馏方法、装置、电子设备及计算机可读存储介质 | |
CN113313261A (zh) | 函数处理方法、装置及电子设备 | |
CN115759260B (zh) | 深度学习模型的推理方法、装置、电子设备和存储介质 | |
AU2022235536B2 (en) | Quantum state processing method, computing device, computing apparatus and storage medium | |
CN115660034B (zh) | 分布式模型训练的方法、装置和系统 | |
CN115630630B (zh) | 语言模型处理方法、业务处理方法、装置、设备及介质 | |
CN116151383B (zh) | 量子计算处理方法、装置及电子设备 | |
CN116227607B (zh) | 量子电路的分类方法、装置、电子设备、介质和产品 | |
CN117669751A (zh) | 量子电路模拟方法、装置及电子设备 | |
WO2022249785A1 (ja) | 求解装置、求解方法およびプログラム | |
US20210342538A1 (en) | Processing word segmentation ambiguity | |
CN117556909A (zh) | 量子电路模拟方法、装置及电子设备 | |
CN117313881A (zh) | 量子电路的分类方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |