CN117520228A - 命令处理方法、装置、设备及计算机可读存储介质 - Google Patents

Abstract

本公开涉及一种命令处理方法、装置、设备及计算机可读存储介质。通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，可以一次下发多条待处理的命令数据，提高命令下发的效率，通过控制器基于第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理，通过控制器判断所述先进先出缓存器的状态是否为第二预设状态，若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态，可以同时轮询多条待处理的命令数据的完成状态，减少完成状态轮询的次数，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

Description

命令处理方法、装置、设备及计算机可读存储介质

技术领域

本公开涉及计算机技术领域，尤其涉及一种命令处理方法、装置、设备及计算机可读存储介质。

背景技术

在如今数据爆炸的时代，随着存储技术的发展，智能网卡越来越多的出现在人们视线中。人们将片上系统(Systerm On Chip，SOC)的很多处理，交给硬件(即控制器)去计算，于是就有了非易失存储器(Non-volatile memory express，NVME)的卸载。为了追求灵活性，目前很多网卡只做了数据处理卸载部分。

相关技术中，在对命令进行处理时，SOC的中央处理器通过总线向硬件的寄存器发送命令，硬件解析命令生成硬件描述符，硬件通过描述符驱动DMA进行数据的搬移，搬移完成后硬件向状态寄存器中写入反馈(Acknowledgement，ack)完成状态，SOC的中央处理器轮询状态寄存器的处理状态，当轮询到处理状态为ack完成状态，SOC再发送下一次命令。

但是，整个命令处理过程需要SOC的中央处理器不停的轮询状态寄存器的处理状态，导致SOC不能及时处理其他业务，待上一个命令完成，才能发送下一个命令，需要中央处理器一直发送命令，指令处理效率较低。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种命令处理方法、装置、设备及计算机可读存储介质，以降低轮询频率，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

第一方面，本公开实施例提供一种命令处理方法，所述方法包括：

通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；

通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；

通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；

通过控制器判断先进先出缓存器的状态是否为第一预设状态；

若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；

通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；

通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；

若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

第二方面，本公开实施例提供一种命令处理装置，所述装置包括：

存储模块，用于通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；

发送模块，用于通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；

计算模块，用于通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；

第一判断模块，用于通过控制器判断先进先出缓存器的状态是否为第一预设状态；

搬移模块，用于若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；

处理模块，用于通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；

第二判断模块，用于通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；

第一更新模块，用于若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

第三方面，本公开实施例提供一种电子设备，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如第一方面所述的方法。

第四方面，本公开实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现如第一方面所述的方法。

第五方面，本公开实施例还提供了一种计算机程序产品，该计算机程序产品包括计算机程序或指令，该计算机程序或指令被处理器执行时实现如第一方面所述的方法。

本公开实施例提供的命令处理方法、装置、设备及计算机可读存储介质，通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址，通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量。进一步，通过控制器判断先进先出缓存器的状态是否为第一预设状态，若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。然后，通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理，通过控制器判断所述先进先出缓存器的状态是否为第二预设状态。进而若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。相较于现有技术，本公开通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，可以一次下发多条待处理的命令数据，提高命令下发的效率，当所述先进先出缓存器的状态为第二预设状态时，通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态，可以同时轮询多条待处理的命令数据的完成状态，减少完成状态轮询的次数，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的命令处理方法流程图；

图2为本公开另一实施例提供的命令处理方法流程图；

图3为本公开实施例提供的命令处理装置的结构示意图；

图4为本公开实施例提供的电子设备的结构示意图。

具体实施方式

为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。

在如今数据爆炸的时代，随着存储技术的发展，智能网卡越来越多的出现在人们视线中。人们将片上系统(Systerm On Chip，SOC)的很多处理，交给硬件(即控制器)去计算，于是就有了非易失存储器(Non-volatile memory express，NVME)的卸载。为了追求灵活性，目前很多网卡只做了数据处理卸载部分。

相关技术中，在对命令进行处理时，SOC的中央处理器通过总线向硬件的寄存器发送命令，硬件解析命令生成硬件描述符，硬件通过描述符驱动DMA进行数据的搬移，搬移完成后硬件向状态寄存器中写入反馈(Acknowledgement，ack)完成状态，SOC的中央处理器轮询状态寄存器的处理状态，当轮询到处理状态为ack完成状态，SOC再发送下一次命令。

但是，整个命令处理过程需要SOC的中央处理器不停的轮询状态寄存器的处理状态，导致SOC不能及时处理其他业务，待上一个命令完成，才能发送下一个命令，需要中央处理器一直发送命令，指令处理效率较低。针对该问题，本公开实施例提供了一种命令处理方法，下面结合具体的实施例对该方法进行介绍。

图1为本公开实施例提供的命令处理方法流程图。该方法的执行主体为电子设备。电子设备可以为智能手机、平板电脑、笔记本电脑、车载导航设备、智能运动装备等便携移动设备；也可以为个人计算机、智能家电、服务器等固定式设备，其中，服务器可以是单个服务器，可以是服务器集群，服务器集群可以是分布式集群，也可以是集中式集群。电子设备中包括中央处理器、控制器，中央处理器相当于软件，控制器相当于硬件，该方法可以应用于对命令进行处理的场景，也可以应用于感知命令完成状态的场景。可以理解的是，本公开实施例提供的命令处理方法还可以应用在其他场景中。

下面对图1所示的命令处理方法进行介绍，中央处理器相当于软件，控制器相当于硬件，该方法包括的具体步骤如下：

S101、通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中。

本步骤中，中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中。具体的，软件在SOC上申请一块内存空间，内存大小由软件决定，取决于SOC轮询间隔，以及SOC资源情况。申请的内存越大，可以存储的待处理命令数量就越多，SOC轮询的间隔越长，轮询次数就越少。软件只需要在内存中命令快完成的时候，继续向内存添加新的命令，内存空间用于存放待处理的命令数据。

在一些实施例中，所述通过中央处理器在SOC上申请内存空间，包括：通过中央处理器向SOC发送内存空间的请求；所述SOC用于基于所述请求为所述待处理的命令数据分配内存空间。

S102、通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址。

本步骤中，中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址，还可以发送每条待处理的命令数据的数据长度。可选的，数量寄存器可以为门铃寄存器，不做限定。

S103、通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量。

本步骤中，控制器可以从数量寄存器例如门铃寄存器中读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，进一步控制器根据所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量。

S104、通过控制器判断先进先出缓存器的状态是否为第一预设状态。

本步骤中，控制器判断先进先出缓存器(First In First Out，FIFO)的状态是否为第一预设状态。具体的，第一预设状态为非满状态即写地址小于预设阈值，控制器判断先进先出缓存器的写地址是否小于预设阈值，例如，先进先出缓存器的深度为8，预设阈值为7，仅用举例说明，不对先进先出缓存器的深度以及预设阈值做限定。

S105、若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。

如果控制器判断出所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，进一步，搬移出待处理的命令数据之后，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。可选的，第一描述符用于驱动DMA引擎从所述内存空间中搬移待处理的命令数据，第二描述符用于驱动DMA引擎对待处理命令进行处理。

在一些实施例中，如果控制器判断出所述先进先出缓存器的状态不为第一预设状态，则控制器不再从所述内存空间中搬移待处理的命令数据，同时DMA引擎处于等待状态。

S106、通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理。

生成待处理命令的第二描述符之后，控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理。具体的，DMA引擎对先进先出缓存器中的第一条待处理命令进行处理，第一条待处理命令处理完成之后，DMA引擎对先进先出缓存器中的第二条待处理命令进行处理，直至先进先出缓存器中的所有待处理命令均处理完成。

S107、通过控制器判断所述先进先出缓存器的状态是否为第二预设状态。

本步骤中，控制器判断所述先进先出缓存器的状态是否为第二预设状态，第二预设状态为空状态，控制器判断所述先进先出缓存器的读地址是否为空状态。

S108、若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

如果判断出先进先出缓存器的状态为第二预设状态，说明先进先出缓存器中的待处理命令均处理完成，控制器则更新所述待处理命令的状态寄存器的处理状态为完成状态，可以同时轮询多条待处理的命令数据的完成状态，减少完成状态轮询的次数，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

在一些实施例中，如果判断出先进先出缓存器的状态不为第二预设状态，说明先进先出缓存器中的待处理命令未处理完成，则继续通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理。

本公开实施例通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址，通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量。进一步，通过控制器判断先进先出缓存器的状态是否为第一预设状态，若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。然后，通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理，通过控制器判断所述先进先出缓存器的状态是否为第二预设状态。进而若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。相较于现有技术，本公开通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，可以一次下发多条待处理的命令数据，提高命令下发的效率，当所述先进先出缓存器的状态为第二预设状态时，通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态，可以同时轮询多条待处理的命令数据的完成状态，减少完成状态轮询的次数，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

图2为本公开另一实施例提供的命令处理方法流程图，如图2所示，该方法包括如下几个步骤：

S201、通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中。

具体的，S201和S101的实现过程和原理一致，此处不再赘述。

S202、通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址。

具体的，S202和S102的实现过程和原理一致，此处不再赘述。

S203、通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述待处理的命令数据的尾指针、以及头指针寄存器中的头指针，计算出所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值。

可选的，所述命令数据的累计数量包括待处理的命令数据的尾指针。本实施例中，控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，进一步控制器根据所述待处理的命令数据的尾指针、以及头指针寄存器中的头指针，计算出所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值。所述待处理的命令数据的尾指针用于表征命令数据的累计数量，即到当前为止，命令数据的总数量；所述头指针寄存器中的头指针为已处理完的命令数据的数量；尾指针与头指针的差值即表征待处理的命令数据的数量。

S204、将所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值确定为所述内存空间中待处理的命令数据的数量。

进一步，将所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值确定为所述内存空间中待处理的命令数据的数量。例如，所述待处理的命令数据的尾指针为10，所述头指针寄存器中的头指针为6，所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值为4，确定出所述内存空间中待处理的命令数据的数量为4条待处理的命令数据。

S205、通过控制器判断先进先出缓存器的状态是否为第一预设状态。

具体的，S205和S104的实现过程和原理一致，此处不再赘述。

S206、若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。

具体的，S206和S105的实现过程和原理一致，此处不再赘述。

在一些实施例中，S206根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据时，具体包括但不限于S2061、S2062：

S2061、基于所述每条待处理的命令数据的存储地址，生成用于搬移待处理的命令数据的第一描述符。

本实施例中，控制器根据所述每条待处理的命令数据的存储地址，生成第一描述符，第一描述符用于驱动DMA引擎从所述内存空间搬移待处理的命令数据。

S2062、基于所述第一描述符驱动DMA引擎从所述内存空间中的所述每条待处理的命令数据的存储地址中搬移待处理的命令数据。

本实施例中，控制器根据所述第一描述符驱动DMA引擎从所述内存空间中的所述每条待处理的命令数据的存储地址中搬移待处理的命令数据。

S207、通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理。

具体的，S207和S106的实现过程和原理一致，此处不再赘述。

在一些实施例中，S207可以包括但不限于S2071、S2072、S2073：

S2071、通过控制器判断DMA引擎的状态是否为空闲状态；

S2072、若所述DMA引擎的状态为空闲状态，则通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎；

在一些实施例中，所述通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎，包括：通过控制器从先进先出缓存器中的所述待处理命令中读取下一个执行的命令，将所述下一个执行的命令确定为目标命令；从所述待处理命令的第二描述符中确定出与所述目标命令对应的第二描述符，将所述目标命令对应的第二描述符发送给DMA引擎。

在一些实施例中，若所述DMA引擎的状态不为空闲状态，说明DMA引擎正在搬移数据，则进行等待。

S2073、基于所述第二描述符驱动DMA引擎对所述目标命令进行处理。

本步骤中，控制器基于所述第二描述符驱动DMA引擎对所述目标命令进行处理。具体的，控制器基于所述第二描述符驱动DMA引擎执行所述目标命令对应的数据搬移操作。

S208、通过控制器判断所述先进先出缓存器的状态是否为第二预设状态。

具体的，S208和S107的实现过程和原理一致，此处不再赘述。

S209、若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

具体的，S209和S108的实现过程和原理一致，此处不再赘述。

S210、通过控制器更新头指针寄存器中的头指针。

在更新所述待处理命令的状态寄存器的处理状态为完成状态之后，进一步控制器更新头指针寄存器中的头指针，即在本次待处理命令处理完成之后更新已处理完的命令数据的数量。

S211、通过中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针。

本步骤中，中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针，以感知待处理命令的处理状态。

在一些实施例中，通过中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针之后，所述方法还包括：通过中央处理器向数量寄存器发送下次的命令数据的累计数量、以及下次的每条待处理的命令数据的存储地址，进行下次命令的处理。

本公开实施例通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址，通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述待处理的命令数据的尾指针、以及头指针寄存器中的头指针，计算出所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值，将所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值确定为所述内存空间中待处理的命令数据的数量。进一步，通过控制器判断先进先出缓存器的状态是否为第一预设状态，若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中。然后，通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理，通过控制器判断所述先进先出缓存器的状态是否为第二预设状态，若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。进而通过控制器更新头指针寄存器中的头指针，通过中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针。相较于现有技术，本公开实施例通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中，可以一次下发多条待处理的命令数据，提高命令下发的效率，当所述先进先出缓存器的状态为第二预设状态时，通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态，可以同时轮询多条待处理的命令数据的完成状态，减少完成状态轮询的次数，使SOC可以处理其他业务，提高控制器的利用率，提高指令处理效率。

图3为本公开实施例提供的命令处理装置的结构示意图。该命令处理装置可以是如上实施例所述的电子设备，或者该命令处理装置可以该电子设备中的部件或组件。本公开实施例提供的命令处理装置可以执行命令处理方法实施例提供的处理流程，如图3所示，命令处理装置300包括：存储模块301、发送模块302、计算模块303、第一判断模块304、搬移模块305、处理模块306、第二判断模块307、第一更新模块308；其中，存储模块301用于通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；发送模块302用于通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；计算模块303用于通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；第一判断模块304用于通过控制器判断先进先出缓存器的状态是否为第一预设状态；搬移模块305用于若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；处理模块306用于通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；第二判断模块307用于通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；第一更新模块308用于若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

可选的，所述存储模块301通过中央处理器在SOC上申请内存空间时，具体用于：通过中央处理器向SOC发送内存空间的请求；所述SOC用于基于所述请求为所述待处理的命令数据分配内存空间。

可选的，所述命令数据的累计数量包括待处理的命令数据的尾指针；所述计算模块303基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量时，具体用于：基于所述待处理的命令数据的尾指针、以及头指针寄存器中的头指针，计算出所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值；将所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值确定为所述内存空间中待处理的命令数据的数量。

可选的，所述搬移模块305根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据时，具体用于：基于所述每条待处理的命令数据的存储地址，生成用于搬移待处理的命令数据的第一描述符；基于所述第一描述符驱动DMA引擎从所述内存空间中的所述每条待处理的命令数据的存储地址中搬移待处理的命令数据。

可选的，所述处理模块306通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理时，具体用于：通过控制器判断DMA引擎的状态是否为空闲状态；若所述DMA引擎的状态为空闲状态，则通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎；基于所述第二描述符驱动DMA引擎对所述目标命令进行处理。

可选的，所述处理模块306通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎时，具体用于：通过控制器从先进先出缓存器中的所述待处理命令中读取下一个执行的命令，将所述下一个执行的命令确定为目标命令；从所述待处理命令的第二描述符中确定出与所述目标命令对应的第二描述符，将所述目标命令对应的第二描述符发送给DMA引擎。

可选的，所述第一更新模块308通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态之后，所述命令处理装置300还包括：第二更新模块309、获取模块310；第二更新模块309用于通过控制器更新头指针寄存器中的头指针；获取模块310用于通过中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针。

图3所示实施例的命令处理装置可用于执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

图4为本公开实施例中的一种电子设备的结构示意图。下面具体参考图4，其示出了适于用来实现本公开实施例中的电子设备600的结构示意图。图4示出的电子设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

如图4所示，电子设备600可以包括处理装置(例如中央处理器、图形处理器等)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储装置608加载到随机访问存储器(RAM)603中的程序而执行各种适当的动作和处理以实现如本公开所述的实施例的命令处理方法。在RAM 603中，还存储有电子设备600操作所需的各种程序和数据。处理装置601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。

通常，以下装置可以连接至I/O接口605：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置606；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置607；包括例如磁带、硬盘等的存储装置608；以及通信装置609。通信装置609可以允许电子设备600与其他设备进行无线或有线通信以交换数据。虽然图4示出了具有各种装置的电子设备600，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。

特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码，从而实现如上所述的命令处理方法。在这样的实施例中，该计算机程序可以通过通信装置609从网络上被下载和安装，或者从存储装置608被安装，或者从ROM 602被安装。在该计算机程序被处理装置601执行时，执行本公开实施例的方法中限定的上述功能。

需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。

另外，本公开实施例还提供了一种车辆，包括：存储器；处理器；以及计算机程序；其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如上所述的命令处理方法。

在一些实施方式中，客户端、服务器可以利用诸如HTTP(HyperText TransferProtocol，超文本传输协议)之类的任何当前已知或未来研发的网络协议进行通信，并且可以与任意形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(“LAN”)，广域网(“WAN”)，网际网(例如，互联网)以及端对端网络(例如，ad hoc端对端网络)，以及任何当前已知或未来研发的网络。

上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。

上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：

通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；

通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；

通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；

通过控制器判断先进先出缓存器的状态是否为第一预设状态；

若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；

通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；

通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；

若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

可选的，当上述一个或者多个程序被该电子设备执行时，该电子设备还可以执行上述实施例所述的其他步骤。

可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码，上述程序设计语言包括但不限于面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定。

本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

此外，虽然采用特定次序描绘了各操作，但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。

尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (10)

1.一种命令处理方法，其特征在于，所述方法包括：

通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；

通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；

通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；

通过控制器判断先进先出缓存器的状态是否为第一预设状态；

若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；

通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；

通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；

若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

2.根据权利要求1所述的方法，其特征在于，所述通过中央处理器在SOC上申请内存空间，包括：

通过中央处理器向SOC发送内存空间的请求；所述SOC用于基于所述请求为所述待处理的命令数据分配内存空间。

3.根据权利要求1所述的方法，其特征在于，所述命令数据的累计数量包括待处理的命令数据的尾指针；

所述基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量，包括：

基于所述待处理的命令数据的尾指针、以及头指针寄存器中的头指针，计算出所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值；

将所述待处理的命令数据的尾指针与所述头指针寄存器中的头指针的差值确定为所述内存空间中待处理的命令数据的数量。

4.根据权利要求1所述的方法，其特征在于，所述根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，包括：

基于所述每条待处理的命令数据的存储地址，生成用于搬移待处理的命令数据的第一描述符；

基于所述第一描述符驱动DMA引擎从所述内存空间中的所述每条待处理的命令数据的存储地址中搬移待处理的命令数据。

5.根据权利要求1所述的方法，其特征在于，所述通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理，包括：

通过控制器判断DMA引擎的状态是否为空闲状态；

若所述DMA引擎的状态为空闲状态，则通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎；

基于所述第二描述符驱动DMA引擎对所述目标命令进行处理。

6.根据权利要求5所述的方法，其特征在于，所述通过控制器从先进先出缓存器中读取目标命令，将所述目标命令对应的第二描述符发送给DMA引擎，包括：

通过控制器从先进先出缓存器中的所述待处理命令中读取下一个执行的命令，将所述下一个执行的命令确定为目标命令；

从所述待处理命令的第二描述符中确定出与所述目标命令对应的第二描述符，将所述目标命令对应的第二描述符发送给DMA引擎。

7.根据权利要求1所述的方法，其特征在于，所述通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态之后，所述方法还包括：

通过控制器更新头指针寄存器中的头指针；

通过中央处理器获取所述待处理命令的状态寄存器的处理状态以及所述头指针寄存器的头指针。

8.一种命令处理装置，其特征在于，包括：

存储模块，用于通过中央处理器在SOC上申请内存空间，将待处理的命令数据存储在所述内存空间中；

发送模块，用于通过中央处理器向数量寄存器发送命令数据的累计数量、以及每条待处理的命令数据的存储地址；

计算模块，用于通过控制器从所述数量寄存器读取命令数据的累计数量、以及每条待处理的命令数据的存储地址，基于所述命令数据的累计数量，计算出所述内存空间中待处理的命令数据的数量；

第一判断模块，用于通过控制器判断先进先出缓存器的状态是否为第一预设状态；

搬移模块，用于若所述先进先出缓存器的状态为第一预设状态，则根据第一描述符驱动DMA引擎从所述内存空间中搬移待处理的命令数据，从所述待处理的命令数据解析出待处理命令，生成待处理命令的第二描述符，将所述待处理命令存储到所述先进先出缓存器中；

处理模块，用于通过控制器基于所述第二描述符驱动DMA引擎依次对所述先进先出缓存器中的所述待处理命令进行处理；

第二判断模块，用于通过控制器判断所述先进先出缓存器的状态是否为第二预设状态；

第一更新模块，用于若所述先进先出缓存器的状态为第二预设状态，则通过控制器更新所述待处理命令的状态寄存器的处理状态为完成状态。

9.一种电子设备，其特征在于，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求1-7中任一所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的方法。