CN117501840A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117501840A CN117501840A CN202280001568.8A CN202280001568A CN117501840A CN 117501840 A CN117501840 A CN 117501840A CN 202280001568 A CN202280001568 A CN 202280001568A CN 117501840 A CN117501840 A CN 117501840A
- Authority
- CN
- China
- Prior art keywords
- sub
- electrode
- substrate
- active layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 408
- 238000002360 preparation method Methods 0.000 title abstract description 21
- 239000010410 layer Substances 0.000 claims description 426
- 239000011148 porous material Substances 0.000 claims description 66
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004806 packaging method and process Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 229910010272 inorganic material Inorganic materials 0.000 description 8
- 239000011147 inorganic material Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000000470 constituent Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供了一种显示基板及其制备方法、显示装置，显示基板包括：底以及设置在所述衬底上的驱动电路层，所述驱动结构层还包括至少一个第一过孔，所述第一过孔位于所述第二子电极与所述第一有源层之间，所述第一过孔分别与所述第一子电极和所述第一有源层在所述衬底的正投影存在交叠，所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
Description
本公开涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。
近年来，低温多晶硅薄膜晶体管(英文：Low Temperature Poly-Silicon Thin Film Transistor；简称：LTPS TFT)和氧化物(Oxide)薄膜晶体管在显示行业备受关注，各具优势，不分伯仲。低温多晶硅薄膜晶体管具有迁移率高、充电快的优势，氧化物薄膜晶体管具有低漏电流、低功耗的优势。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括：衬底以及设置在所述衬底上的驱动电路层，所述驱动电路层包括：至少一个像素电路，所述像素电路包括：至少一个第一晶体管；
所述第一晶体管至少包括：依次设置在所述衬底上的第一有源层和第一源漏电极，所述第一源漏电极包括第一子电极和第二子电极，所述第二子电极位于所述第一子电极远离衬底一侧；
所述驱动结构层还包括至少一个第一过孔，所述第一过孔位于所述第二 子电极与所述第一有源层之间，所述第一过孔分别与所述第一子电极和所述第一有源层在所述衬底的正投影存在交叠，所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
在示例性实施例中，所述第一子电极包括互相分离的第一子电极部和第二子电极部，至少部分所述第一过孔在所述衬底的正投影分别与所述第一子电极部和所述第二子电极部在所述衬底的正投影交叠，所述第一过孔分别将至少部分所述第一子电极部以及至少部分所述第二子电极部暴露，所述第二子电极通过所述第一过孔分别与暴露的所述第一子电极部和暴露的所述第二子电极部电连接。
在示例性实施例中，所述第一子电极包括第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部；
所述第一子电极部和所述第二子电极部均沿着第一方向延伸，所述第三子电极部沿着第二方向弯曲；
至少部分所述第一过孔在所述衬底的正投影与所述第三子电极部在所述衬底的正投影交叠，所述第一过孔将至少部分所述第三子电极部暴露；
所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接，所述第一方向与所述第二方向不同。
在示例性实施例中，所述第三子电极部的弯曲形状可以包括U形、圆弧形、多边形中的一种。
在示例性实施例中，所述第一子电极沿着第一方向延伸，且所述第一子电极在所述衬底的正投影呈直线状，至少部分所述第一过孔在所述衬底的正投影与所述第一子电极在所述衬底的正投影交叠，所述第一过孔将至少部分所述第一子电极暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接。
在示例性实施例中，所述第一过孔包括互相连通的第一孔道和第二孔道，所述第一孔道位于所述第二孔道靠近所述衬底一侧；
所述第一孔道在所述衬底的正投影与至少部分所述第二孔道在所述衬底的正投影交叠，所述第一孔道在所述衬底的正投影与所述第一子电极在所述衬底的正投影不交叠，所述第一孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露；
至少部分所述第二孔道在所述衬底的正投影与至少部分所述第一子电极在所述衬底的正投影交叠，并将至少部分所述第一子电极暴露；
至少部分所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，至少部分所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
在示例性实施例中，所述第一孔道在所述衬底的正投影位于所述第二孔道在所述衬底的正投影中，且所述第一孔道在所述衬底正投影的面积小于所述第二孔道在所述衬底正投影的面积。
在示例性实施例中，所述第一过孔包括互相独立的第一孔道和第二孔道，所述第一孔道位于所述第二孔道的周侧；
所述第一孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露，所述第一孔道在所述衬底的正投影与所述第一子电极在所述衬底的正投影不交叠；
所述第二孔道在所述衬底正投影与至少部分所述第一子电极在所述衬底正投影交叠，并将至少部分所述第一子电极暴露；
所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
在示例性实施例中，所述第二孔道在所述衬底正投影与至少部分所述第一有源层和至少部分所述第一子电极在所述衬底正投影交叠，且所述第二孔道将至少部分所述第一有源层以及至少部分所述第一子电极暴露，至少部分所述第二子电极通过所述第二孔道分别与暴露的所述第一有源层和暴露的所述第一子电极电连接。
在示例性实施例中，所述第二孔道包括互相连通的第一子孔道和第二子 孔道，所述第一子孔道位于所述第二子孔道靠近所述衬底一侧；
所述第一子孔道在所述衬底的正投影与至少部分所述第二子孔道在所述衬底的正投影交叠，所述第一子孔道在所述衬底的正投影与所述第一子电极不交叠，所述第一子孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露；
至少部分所述第二子孔道在所述衬底的正投影与至少部分所述第一子电极在所述衬底的正投影交叠，并将至少部分所述第一子电极暴露；
所述第二子电极通过所述第一子孔道与暴露的所述第一有源层电连接，至少部分所述第二子电极通过所述第二子孔道与暴露的所述第一子电极电连接。
在示例性实施例中，所述第一子孔道在所述衬底的正投影位于所述第二子孔道在所述衬底的正投影中，且所述第一子孔道在所述衬底正投影的面积小于所述第二子孔道在所述衬底正投影的面积。
在示例性实施例中，所述第一子电极包括第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部、所述第二子电极部和所述第三子电极部均沿着第一方向延伸；
所述第一过孔在所述衬底正投影与至少部分所述第三子电极部在所述衬底正投影交叠，且所述第一过孔将至少部分所述第三子电极部暴露；
所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接；
所述第三子电极部在第二方向上具有相对设置的第一边沿和第二边沿，所述第一子电极部在第二方向上具有相对设置的第三边沿和第四边沿，所述第二子电极部在第二方向上具有相对设置的第五边沿和第六边沿，所述第一边沿至所述第二边沿的距离大于所述第三边沿至所述第四边沿的距离；和/或，所述第一边沿至所述第二边沿的距离大于所述第五边沿至所述第六边沿的距离。
在示例性实施例中，所述驱动结构层还包括依次设置在所述衬底上的第二栅绝缘层、第二层间介质层和第三层间介质层，所述第二栅绝缘层和所述 第二层间介质层位于所述第一有源层与所述第一子电极之间，所述第三层间介质层位于所述第一子电极远离所述衬底一侧，所述第一过孔由所述第三层间介质层远离衬底一侧的表面，依次穿过第三层间介质层、第二层间介质层和第二栅绝缘层，延伸至所述第一有源层远离所述衬底一侧表面。
在示例性实施例中，所述第一晶体管还包括第二源漏电极，所述第二源漏电极位于所述第一有源层远离所述衬底一侧，所述驱动结构层还包括第二过孔，所述第二源漏电极通过所述第二过孔与所述第一有源层电连接。
在示例性实施例中，所述第二子电极与所述第二源漏电极同层设置。
在示例性实施例中，所述第一晶体管还包括第一栅极和第二栅极，所述第一栅极位于所述第一有源层靠近所述衬底一侧，所述第二栅极位于所述第一有源层远离所述衬底一侧，且所述第一栅极、所述第二栅极和所述第一有源层在所述衬底的正投影存在交叠。
在示例性实施例中，所述第一有源层的材料包括铟镓锌氧化物材料和铟锡锌氧化物材料中的一种。
在示例性实施例中，所述像素电路包括：至少一个第二晶体管；所述第二晶体管包括依次设置所述衬底上的第二有源层、第三栅极、第三源漏电极和第四源漏电极，所述第二有源层与所述第三栅极在所述衬底的正投影存在交叠，所述第三源漏电极和所述第四源漏电极均与所述第二有源层电连接，所述第二有源层的材料包括低温多晶硅。
另一方面，本公开还提供了一种显示装置，包括前述的显示背板。
又一方面，本公开还提供了一种显示背板的制备方法，包括：
在衬底上形成第一有源层；
在所述第一有源层上形成第一子电极；
在衬底上形成第一过孔，使所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露；
在所述第一子电极上形成第二子电极，使所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，使所述第二子电极通过所述第一过孔 与暴露的所述第一有源层电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成互相分离的第一子电极部和第二子电极部；
使所述第一过孔分别将至少部分所述第一子电极部以及至少部分所述第二子电极部暴露，使所述第二子电极通过所述第一过孔分别与暴露的所述第一子电极部和暴露的所述第二子电极部电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部和所述第二子电极部沿着第一方向延伸，所述第三子电极部沿着第二方向弯曲；
使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接，其中，所述第一方向与所述第二方向不同。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极，使所述第一子电极在所述衬底的正投影呈直线状；
使所述第一过孔将至少部分所述第一子电极暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接。
在示例性实施例中，在衬底上形成第一过孔包括：
在衬底上形成互相独立的第一孔道和第二孔道；
使所述第一孔道将至少部分所述第一有源层暴露，并使所述第一孔道在所述衬底正投影与所述第一子电极在所述衬底正投影不交叠；
使所述第二孔道将至少部分所述第一子电极暴露；
使所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
在示例性实施例中，在衬底上形成第二孔道包括：
在衬底上形成第一子孔道，使所述第一子孔道将至少部分所述第一子电极暴露，使所述第一子孔道在所述衬底的正投影与所述第一子电极不交叠；
在所述第一子孔道远离所述衬底一侧形成第二子孔道，使所述第二子孔道与所述第一子孔道连通；
使所述第二子电极通过所述第一子孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二子孔道与暴露的所述第一子电极电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部、所述第二子电极部以及所述第三子电极部沿着第一方向延伸；
所述第三子电极部在第二方向上具有相对设置的第一边沿和第二边沿，所述第一子电极部在第二方向上具有相对设置的第三边沿和第四边沿，所述第二子电极部在第二方向上具有相对设置的第五边沿和第六边沿，使所述第一边沿至所述第二边沿的距离大于所述第三边沿至所述第四边沿的距离；和/或，使所述第一边沿至所述第二边沿的距离大于所述第五边沿至所述第六边沿的距离；
使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接。
在阅读并理解了附图和详细描述后，可以明白其它方面。
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为相关技术显示基板的剖视图；
图2为相关技术显示基板形成第一半导体层、第一导电层、第二半导体层以及第二导电层后的示意图；
图3为相关技术显示基板形成第三过孔、第四过孔和第五过孔后的示意图；
图4为相关技术显示基板形成第一过孔和第六过孔后的示意图；
图5为相关技术显示基板形成第三导电层后的示意图；
图6为相关技术显示基板形成第二过孔后的示意图；
图7为相关显示基板中第一过孔和第二过孔的俯视图；
图8为本公开实施例显示基板的结构示意图；
图9为本公开实施例显示基板的显示区域的剖面结构示意图；
图10A为本公开实施例显示基板的剖视图一；
图10B为本公开实施例显示基板形成第一过孔后的示意图；
图10C为本公开实施例显示基板形成第一半导体层、第一导电层、第二半导体层、第二导电层、第三过孔、第四过孔和第五过孔后的示意图；
图11为本公开实施例显示基板中第一晶体的俯视图一；
图12A为本公开实施例显示基板的剖视图二；
图12B为本公开实施例显示基板形成第一过孔后的示意图二；
图12C为本公开实施例显示基板中第一晶体的俯视图二；
图12D为本公开实施例显示基板中第一晶体的俯视图三；
图13为本公开实施例显示基板中第一晶体的俯视图三；
图14A为本公开实施例显示基板的剖视图三；
图14B为本公开实施例显示基板形成第一过孔后的示意图三；
图14C为本公开实施例显示基板中第一晶体的俯视图四；
图15为本公开实施例显示基板中第一晶体的俯视图五；
图16A为本公开实施例显示基板的剖视图四；
图16B为本公开实施例显示基板中第一晶体的俯视图六。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连 接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为相关技术显示基板的剖视图。如图1所示，相关技术的显示基板包括衬底101以及设置在所述衬底101上的驱动电路层，该驱动电路层包括 至少一个像素电路以及至少一个栅极驱动电路。
像素电路包括至少一个第一晶体管；第一晶体管至少包括：依次设置在衬底101上的第一栅极21、第一有源层22、第二栅极23、第一源漏电极24以及第二源漏电极25；第一栅极21位于第一有源层22靠近衬底101一侧，第二栅极23位于第一有源层22远离衬底101一侧，且第一栅极21、第二栅极23和第一有源层22在衬底101的正投影存在交叠。
该驱动电路层还包括至少一个第一过孔31和至少一个第二过孔32。第一过孔31和第二过孔32均与第一有源层22在衬底101的正投影存在交叠。第一过孔31位于第一源漏电极24与第一有源层22之间，第一过孔31将至少部分第一有源层22暴露，第一源漏电极24通过第一过孔31与暴露的第一有源层22电连接。第二过孔32位于第二源漏电极25与第一有源层22之间，第二过孔32将至少部分第一有源层22暴露，第二源漏电极25通过第二过孔32与暴露的第一有源层22电连接。
栅极驱动电路包括至少一个第二晶体管；第二晶体管至少包括：依次设置在衬底101上的第二有源层41、第三栅极42、第三源漏电极43和第四源漏电极44，第三栅极42位于第二有源层41远离衬底101一侧，且第三栅极42与第二有源层41在衬底101的正投影存在交叠。
该驱动电路层还包括至少一个第三过孔33和至少一个第四过孔34。第三过孔33和第四过孔34均与第二有源层41在衬底101的正投影存在交叠。第三过孔33位于第三源漏电极43与第二有源层41之间，第三过孔33将至少部分第二有源层41暴露，第三源漏电极43通过第三过孔33与暴露的第二有源层41电连接。第四过孔34位于第四源漏电极44与第二有源层41之间，第四过孔34将至少部分第二有源层41暴露，第四源漏电极44通过第四过孔34与暴露的第二有源层41电连接。
相关技术的显示基板中第一晶体管可以为氧化物(Oxide)薄膜晶体管，氧化物薄膜晶体管具有漏电流低的优势；第二晶体管可以为低温多晶硅薄膜晶体管(英文：Low Temperature Poly-Silicon Thin Film Transistor；简称：LTPS TFT)，低温多晶硅薄膜晶体管具有迁移率高，充电快的优势。
图1至图6为相关显示基板制备过程的示意图。相关技术的显示基板的制备过程包括：
(1)在衬底101上依次第一半导体层、第一导电层、第二半导体层以及第二导电层；其中，第一半导体层包括第二有源层41，第一导电层包括第三栅极42、第一栅极21以及第一连接电极51，第二半导体层包括第一有源层22，第二导电层包括第二栅极23以及第二连接电极52，第一连接电极51与第一栅极21电连接，第二连接电极52与第二栅极23电连接，如图2所示。
(2)在形成前述图案的衬底101上，先通过第一刻蚀工艺，形成第三过孔33、第四过孔34和第五过孔35，使第三过孔33将至少部分第二有源层41暴露，使第四过孔34将至少部分第二有源层41暴露，使第五过孔35将至少部分第一连接电极51暴露；然后通过图形化工艺(例如刻蚀)将暴露的第二有源层41表面的氧化层去除，以改善第二有源层41与后续第三源漏电极43和第四源漏电极44的接触电阻，如图3所示。
(3)在形成前述图案的衬底101上，通过第二刻蚀工艺，形成第一过孔31和第六过孔36，使第一过孔31将至少部分第一有源层22暴露，使第六过孔36将至少部分第二连接电极52暴露，如图4所示。
(4)在形成前述图案的衬底101上，在第二导电层远离衬底101一侧形成第三导电层；其中，第三导电层包括第一源漏电极24、第三源漏电极43、第四源漏电极44以及第三连接电极53，第一源漏电极24通过第一过孔31与暴露的第一有源层22电连接，第三源漏电极43通过第三过孔33与暴露的第二有源层41电连接，第四源漏电极44通过第四过孔34与暴露的第二有源层41电连接，第三连接电极53通过第六过孔36与暴露的第二连接电极52电连接，使一部分第三连接电极53通过第一连接电极51与第一栅极21电连接，使一部分第三连接电极53通过第二连接电极52与第二栅极23电连接，进而使第一栅极21和第二栅极23实现电连接，如图5所示。
(5)在形成前述图案的衬底101上，通过第三刻蚀工艺，形成第二过孔32，使第二过孔32将至少部分第一有源层22暴露，如图6所示。
(6)在形成前述图案的衬底101上，在第三导电层远离衬底101一侧形 成第四导电层；其中，第四导电层包括第二源漏电极25，第二源漏电极25通过第二过孔32与暴露的第一有源层22电连接，如图1所示。
图7为相关显示基板中第一过孔和第二过孔的俯视图。如图7所示，第一过孔31在衬底的正投影与第二过孔32在衬底的正投影不交叠，第一源漏电极24通过第一过孔31与暴露的第一有源层22电连接，第二源漏电极25通过第二过孔32与暴露的第一有源层22电连接。
相关显示基板的制备过程先通过第一刻蚀工艺形成第三过孔33和第四过孔34，第三过孔33和第四过孔34均将至少部分第二有源层41暴露，再通过图形化工艺将暴露的第二有源层41表面的氧化层去除，然后通过第二刻蚀工艺形成第一过孔31，使第一过孔31、第三过孔33、第四过孔34、第五过孔35和第六过孔36无法通过同一刻蚀工艺形成。
相关显示基板中第一过孔31、第三过孔33、第四过孔34、第五过孔35和第六过孔36无法同时形成的原因为：第一方面，形成第三过孔33和第四过孔34后，需要通过图形化工艺将暴露的第二有源层41表面的氧化层去除，如果第一过孔31、第三过孔33、第四过孔34、第五过孔35和第六过孔36通过同一刻蚀工艺形成，在去除第二有源层41表面的氧化层时，会将第一过孔31暴露的第一有源层22刻蚀掉；第二方面，如果第一过孔31、第三过孔33、第四过孔34、第五过孔35和第六过孔36通过同一刻蚀工艺形成，由于第一连接电极51的上表面至第三连接电极53的下表面之间的距离，远远大于第二连接电极52的上表面至第三连接电极53的下表面之间的距离，会容易使第二连接电极52承受长时间的过刻，导致第二连接电极52有被刻穿的风险。
从上述相关显示基板的制备过程中可以看出，相关显示基板的制备过程工艺复杂，工艺制程较多，增加了生产成本。
本公开实施例提供了一种显示基板，包括：衬底以及设置在所述衬底上的驱动电路层，所述驱动电路层包括：至少一个像素电路，所述像素电路包括：至少一个第一晶体管；
所述第一晶体管至少包括：依次设置在所述衬底上的第一有源层和第一 源漏电极，所述第一源漏电极包括第一子电极和第二子电极，所述第二子电极位于所述第一子电极远离衬底一侧；
所述驱动结构层还包括位于所述第二子电极与所述第一有源层之间的第一过孔，所述第一过孔分别与所述第一子电极和所述第一有源层在所述衬底的正投影存在交叠，所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
本公开实施例显示基板通过第一过孔，将第一子电极和第一有源层暴露，第二子电极通过第一过孔分别与第一子电极和第一有源层电连接，使第一过孔能够与显示基板的其他过孔通过同一制备工艺形成，例如，第一过孔可以与第二过孔通过同一制备工艺形成，可以省去形成第一过孔的制备步骤，简化显示基板的制备制程，降低生产成本。
图8为本公开实施例显示基板的结构示意图。如图8所示，本公开实施例显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在一些示例中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij可以被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在一些示例中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
在示例性实施例中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域100的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使驱动芯片区和绑定引脚区弯折到显示区域100的背面。驱动芯片区可以设置集成电路(IC，Integrated Circuit)，集成电路可以被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(Bonding Pad)，绑定焊盘可以被配置为与外部的柔性线路板(FPC，Flexible Printed Circuit)绑定连接。
在一些示例性实施方式中，显示基板可以包括以矩阵方式排布的多个像素单元。例如，至少一个像素单元可以包括出射第一颜色光线的第一子像素、出射第二颜色光线的第二子像素和出射第三颜色光线的第三子像素和第四子像素。每个子像素可以均包括像素电路和发光元件，像素电路分别与扫描信号线、数据信号线和发光控制线电连接，像素电路可以被配置为在扫描信号线和发光控制线的控制下，接收数据信号线传输的数据电压，向发光元件输出相应的电流。每个子像素中的发光元件分别与所在子像素的像素电路连接，发光元件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。
在示例性实施例中，第一子像素可以是出射红色光线的红色子像素(R)，第二子像素可以是出射蓝色光线的蓝色子像素(B)，第三子像素和第四子像素可以是出射绿色光线的绿色子像素(G)。在一些示例中，子像素的发光元件的形状可以是矩形状、菱形、五边形或六边形，四个子像素的发光元件可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施例中，四个子像素的发光元件可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。在另一些示例性实施例中，像素单元可以包括三个子像素，三个子像素的发光元件可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
图9为本公开实施例显示基板的显示区域的剖面结构示意图。图9示意了显示区域100中三个子像素的结构。如图9所示，在垂直于显示基板的方向上，显示基板可以包括：衬底101、依次设置在衬底101上的驱动电路层102、发光结构层103以及封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施例中，衬底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和电容构成的像素电路。每个子像素的发光结构层103可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装 层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在示例性实施例中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在一些示例中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
下面通过一些示例对本实施例的显示基板进行举例说明。
图10A为本公开实施例显示基板的剖视图一。在示例性实施例中，如图10A所示，在平行于显示基板的方向上，本公开实施例显示基板的驱动电路层可以包括至少一个像素电路和至少一个栅极驱动电路。
在示例性实施例中，在垂直于显示基板的方向上，像素电路包括至少一个第一晶体管；第一晶体管至少包括：依次设置在衬底101上的第一栅极21、第一有源层22、第二栅极23、第一源漏电极以及第二源漏电极25；第一栅极21位于第一有源层22靠近衬底101一侧，第二栅极23位于第一有源层22远离衬底101一侧，且第一栅极21、第二栅极23和第一有源层22在衬底101的正投影存在交叠。
在示例性实施例中，第一源漏电极包括第一子电极241和第二子电极242，第二子电极242位于第一子电极241远离衬底101一侧。其中，第一源漏电极可以作为第一晶体管的漏电极。
在示例性实施例中，第二子电极242与第二源漏电极25可以同层设置，采用相同的材料通过同一制备工艺制备而成，从而简化工艺，降低生产成本。
在示例性实施例中，该驱动电路层还包括至少一个第一过孔31和至少一个第二过孔32。
在示例性实施例中，第一过孔31位于第二子电极242与第一有源层22之间，第一过孔31分别与第一子电极241和第一有源层22在衬底101的正 投影存在交叠，且第一过孔31将至少部分第一子电极241和至少部分第一有源层22暴露。第二子电极242与第一过孔31在衬底101的正投影存在交叠，至少部分第二子电极242通过第一过孔31与暴露的第一子电极241电连接，至少部分第二子电极242通过第一过孔31与暴露的第一有源层22电连接。
图11为本公开实施例显示基板中第一晶体的俯视图一。在示例性实施例中，如图10A和图11所示，第一子电极241包括互相分离的第一子电极部61和第二子电极部62，第一子电极部61和第二子电极部62均沿着第一方向X延伸，第一子电极部61和第二子电极部62均在衬底的正投影呈直线状。第一子电极部61和第二子电极部62在第一方向X上位于第一过孔31的两侧。
在示例性实施例中，第一子电极部61和第二子电极部62可以同层设置，采用相同的材料通过同一制备工艺制备而成，从而简化工艺，降低生产成本。
在示例性实施例中，如图10A和图11所示，至少部分第一过孔31在衬底101的正投影分别与第一子电极部61和第二子电极部62在衬底101的正投影交叠，第一过孔31分别将至少部分第一子电极部61以及至少部分第二子电极部62暴露。至少部分第二子电极242通过第一过孔31与暴露的第一子电极部61电连接，至少部分第二子电极242通过第一过孔31与暴露的第二子电极部62电连接，实现第二子电极242通过第一过孔31与暴露的第一子电极241电连接。
图10B为本公开实施例显示基板形成第一过孔后的示意图。在示例性实施例中，如图10B所示，第一过孔31包括互相连通的第一孔道311和第二孔道312，第一孔道311位于第二孔道312靠近衬底101一侧；第一孔道311在衬底的正投影与至少部分第二孔道312在衬底的正投影交叠，且第一孔道311在衬底的正投影与第一子电极241在衬底的正投影不交叠，例如，第一孔道311在衬底的正投影均与第一子电极241中第一子电极部和第二子电极部在衬底的正投影不交叠。第一孔道311在衬底的正投影与至少部分第一有源层22在衬底101的正投影交叠，并将至少部分第一有源层22暴露；至少部分第二孔道312在衬底的正投影与至少部分第一子电极241在衬底的正投影交叠，并将至少部分第一子电极241暴露，例如，第二孔道312在衬底的 正投影均与第一子电极241中第一子电极部和第二子电极部在衬底的正投影交叠，并将第一子电极241中第一子电极部和第二子电极部暴露。至少部分第二子电极通过第一孔道311与暴露的第一有源层22电连接，至少部分第二子电极通过第二孔道312与暴露的第一子电极241电连接。
在示例性实施例中，第一孔道311在衬底的正投影位于第二孔道312在衬底的正投影中，且第一孔道311在衬底正投影的面积小于第二孔道312在衬底正投影的面积，使第二孔道312能够完全覆盖第一孔道311。
在示例性实施例中，如图10A所示，第二过孔32位于第二源漏电极25与第一有源层22之间，第二过孔32与第一有源层22在衬底101的正投影存在交叠，且第二过孔32将至少部分第一有源层22暴露。第二源漏电极25与第二过孔32在衬底101的正投影存在交叠，至少部分第二源漏电极25通过第二过孔32与暴露的第一有源层22电连接。其中，第二源漏电极25可以作为第一晶体管的源电极。
在示例性实施例中，本公开实施例显示基板中第一晶体管可以为氧化物晶体管，第一晶体管中的第一有源层22可以采用氧化物半导体，例如，第一有源层22的材料包括铟镓锌氧化物材料和铟锡锌氧化物材料中的一种。第一晶体管可以为顶栅型晶体管、底栅型晶体管和双栅型晶体管中的一个。例如，第一晶体管可以为双栅型晶体管，从而提升第一晶体管开态电流及其均一性，如图10A所示。
在示例性实施例中，如图10A所示，栅极驱动电路包括至少一个第二晶体管；第二晶体管至少包括：依次设置在衬底101上的第二有源层41、第三栅极42、第三源漏电极43和第四源漏电极44，第三栅极42位于第二有源层41远离衬底101一侧，且第三栅极42与第二有源层41在衬底101的正投影存在交叠。
在示例性实施例中，如图10A所示，该驱动电路层还包括至少一个第三过孔33和至少一个第四过孔34。
在示例性实施例中，如图10A所示，第三过孔33位于第三源漏电极43与第二有源层41之间，第三过孔33与第二有源层41在衬底101的正投影存在交叠，且第三过孔33将至少部分第二有源层41暴露。第三源漏电极43 与第三过孔33在衬底101的正投影存在交叠，至少部分第三源漏电极43通过第三过孔33与暴露的第二有源层41电连接。其中，第三源漏电极43可以作为第二晶体管的源电极。
在示例性实施例中，如图10A所示，第四过孔34位于第四源漏电极44与第二有源层41之间，第四过孔34与第二有源层41在衬底101的正投影存在交叠，且第四过孔34将至少部分第二有源层41暴露。第四源漏电极44与第四过孔34在衬底101的正投影存在交叠，至少部分第四源漏电极44通过第四过孔34与暴露的第二有源层41电连接。其中，第四源漏电极44可以作为第二晶体管的漏电极。
下面参照图10A至图10C对显示基板的结构和制备过程进行示例性说明。
本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
在示例性实施方式中，显示基板的制备过程可以包括如下步骤：
(1)提供衬底。
在示例性实施例中，衬底101可以为刚性基底或者柔性基底。例如，刚性基底可以为但不限于玻璃、石英中的一种或多种，柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例性实施例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯 二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用硅氮化物(SiNx)或硅氧化物(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
(2)形成第一半导体层、第一导电层、第二半导体层、第二导电层、第三过孔、第四过孔和第五过孔。
在示例性实施例中，先在衬底101上依次第一阻隔层11、第一半导体层、第一栅绝缘层12、第一导电层、第一层间介质层13、第二半导体层、第二栅绝缘层14、第二导电层以及第二层间介质层15。其中，第一半导体层包括第二有源层41，第一导电层包括第三栅极42、第一栅极21以及第一连接电极51，第一连接电极51与第一栅极21电连接；第二半导体层包括第一有源层22，第二导电层包括第二栅极23以及第二连接电极52，第二连接电极52与第二栅极23电连接。
然后，通过第一刻蚀工艺形成第三过孔33、第四过孔34和第五过孔35。其中，第三过孔33和第四过孔34均与第二有源层41在衬底101的正投影存在交叠，第三过孔33和第四过孔34均由第二层间介质层15远离衬底101一侧表面沿着靠近衬底101方向延伸，依次穿过第二层间介质层15、第二栅绝缘层14、第一层间介质层13以及第一栅绝缘层12，延伸至第二有源层41远离衬底101一侧表面，第三过孔33和第四过孔34均将至少部分第二有源层41暴露。第五过孔35由第二层间介质层15远离衬底101一侧表面沿着靠近衬底101方向延伸，依次穿过第二层间介质层15、第二栅绝缘层14以及第一层间介质层13，延伸至第一连接电极51远离衬底101一侧表面，第五过孔35将至少部分第一连接电极51暴露。
最后，在第二层间介质层15上沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，使第一导电薄膜形成第三导电层。第三导电层包括第一子电极241、第三源漏电极43、第四源漏电极44以及第一连接子电极531，第一子电极241包括互相分离的第一子电极部和第二子电极部。第三源漏电极43通过第三过孔33与暴露的第二有源层41电连接，第四源漏电极44通过第四过孔34与暴露的第二有源层41电连接，第一连接子电极531通过第五过孔35与暴露的第一连接电极51电连接，如图10C所示。
(3)形成第一过孔、第二过孔、第六过孔以及第七过孔。
在形成前述图案的衬底101上，先在第二层间介质层15上形成第三层间介质层16，第三层间介质层16覆盖第一子电极241、第三源漏电极43、第四源漏电极44以及第一连接子电极531；然后通过第二刻蚀工艺，形成第一过孔31、第二过孔32、第六过孔36以及第七过孔37，如图10B所示。
在示例性实施例中，如图10B所示，第一过孔31包括互相连通的第一孔道311和第二孔道312，第一孔道311位于第二孔道312靠近衬底101一侧；第一孔道311在衬底的正投影与至少部分第一有源层22在衬底101的正投影交叠，第一孔道311由第二层间介质层15远离衬底101一侧表面沿着靠近衬底101方向延伸，依次穿过第二层间介质层15和第二栅绝缘层14，延伸至第一有源层22远离衬底101一侧表面，将至少部分第一有源层22暴露。第二孔道312与第一孔道311在衬底的正投影存在交叠，第二孔道312贯穿第三层间介质层16，与第一孔道311连通。
在示例性实施例中，如图10B所示，第二过孔32在衬底的正投影与至少部分第一有源层22在衬底101的正投影交叠，第二过孔32由第三层间介质层16远离衬底101一侧表面沿着靠近衬底101方向延伸，依次穿过第三层间介质层16、第二层间介质层15和第二栅绝缘层14，延伸至第一有源层22远离衬底101一侧表面，将至少部分第一有源层22暴露。
在示例性实施例中，如图10B所示，第六过孔36在衬底的正投影与至少部分第二连接电极52在衬底的正投影交叠，第六过孔36由第三层间介质层16远离衬底101一侧表面沿着靠近衬底101方向延伸，依次穿过第三层间介质层16和第二层间介质层15，延伸至第二连接电极52远离衬底101一侧表面，将至少部分第二连接电极52暴露。
在示例性实施例中，如图10B所示，第七过孔37在衬底的正投影与至少部分第一连接子电极531在衬底的正投影交叠，第七过孔37贯穿第三层间介质层16，将至少部分第一连接子电极531暴露。
(4)形成第四导电层。
在形成前述图案的衬底101上，沉积第二导电薄膜，通过图案化工艺对 第二导电薄膜进行图案化，使第二导电薄膜形成第四导电层。第四导电层包括第二源漏电极25、第二子电极242以及第二连接子电极532。第二源漏电极25通过第二过孔32与第一有源层22电连接；第二连接子电极532通过第六过孔36与第二连接电极52电连接；第二连接子电极532通过第七过孔37与第一连接子电极531电连接；第二子电极242通过第一过孔31分别与第一子电极241和第一有源层22电连接，如图10A所示。
其中，第一子电极241与第二子电极242形成第一源漏电极；第一连接子电极531与第二连接子电极532形成第三连接电极。第三连接电极将第一连接电极51和第二连接电极52电连接，从而使第一栅极21与第二栅极22通过第一连接电极51、第二连接电极52和第三连接电极实现电连接。
至此，在衬底上制备完成驱动电路层。在一些示例中，制备完成驱动电路层后，可以在驱动电路层上依次制备发光结构层和封装结构层，在此不再赘述。
从以上描述的显示基板的结构以及制备过程可以看出，本公开实施例显示基板通过第一过孔，将第一子电极和第一有源层暴露，第二子电极通过第一过孔分别与第一子电极和第一有源层电连接，使第一过孔能够与第二过孔等其他过孔通过同一制备工艺制备而成，省去形成第一过孔的制备步骤，简化显示基板的制备制程，降低生产成本。
图12A为本公开实施例显示基板的剖视图二；图12B为本公开实施例显示基板形成第一过孔后的示意图二。在示例性实施例中，如图12A和图12B所示，在垂直于显示基板的方向上，本公开实施例显示基板中第一过孔31均与第一子电极241和第一有源层22在衬底101的正投影交叠，第一过孔31将至少部分第一子电极241暴露，第一过孔31将至少部分第一有源层22暴露。第二子电极242与第一过孔31在衬底101的正投影交叠，第二子电极242通过第一过孔31与暴露的第一子电极241电连接，第二子电极242通过第一过孔31与暴露的第一有源层22电连接，从而实现第一子电极241和第二子电极242形成的第一源漏电极与第一有源层22电连接。
图12C为本公开实施例显示基板中第一晶体的俯视图二；12D为本公开实施例显示基板中第一晶体的俯视图三。在示例性实施例中，如图12C和图 12D所示，第一子电极241包括第一子电极部61、第二子电极部62以及将第一子电极部61和第二子电极部62连接的第三子电极部63；第一子电极部61、第三子电极部63和第二子电极部62沿着第一方向X依次连接。第一子电极部61和第二子电极部62均沿着第一方向延伸，且第一子电极部61和第二子电极部62均在衬底101的正投影呈直线状。第一过孔31在衬底的正投影均与第一子电极部61和第二子电极部62在衬底的正投影不交叠。
在示例性实施例中，如图12C和图12D所示，第三子电极部63沿着第二方向Y弯曲；至少部分第一过孔31在衬底的正投影与第三子电极部63在衬底的正投影交叠，且第一过孔31将至少部分第三子电极部63暴露，第一过孔31通过将第三子电极部63暴露，使第一过孔31将第一子电极241暴露。其中，第一方向X与第二方向Y不同，示例的，第一方向X与第二方向Y垂直。
本公开实施例显示基板通过第三子电极部63将第一子电极部61和第二子电极部62连接，使第一子电极241没有断开，保证了第一子电极241的完整性，从而减小了第一子电极241的传输电阻，提升第一晶体管的性能。
在示例性实施例中，第三子电极部63沿着第二方向Y的弯曲形状可以采用多种形状。例如，第三子电极部63的弯曲形状可以包括圆弧形，如图12C所示；或者，第三子电极部63的弯曲形状可以包括U形，如图12D所示。在一些实施例中，第三子电极部63的弯曲形状还可以包括多边形等规则或不规则形状，例如，五边形、六边形等。
在示例性实施例中，第三子电极部63在第二方向Y上的长度可以与第一子电极部61和/或第二子电极部62在第二方向Y上的长度相同。
图13为本公开实施例显示基板中第一晶体的俯视图三。在示例性实施例中，如图13所示，第一子电极241沿着第一方向X延伸，第一子电极241在衬底101的正投影呈直线状。至少部分第一过孔31在衬底的正投影与第一子电极241在衬底的正投影交叠，第一过孔31将至少部分第一子电极241暴露。
图14A为本公开实施例显示基板的剖视图三；图14B为本公开实施例显 示基板形成第一过孔后的示意图三。在示例性实施例中，如图14A和图14B所示，在垂直于显示基板的方向上，本公开实施例显示基板中第一过孔均与第一子电极241和第一有源层22在衬底101的正投影交叠。第一过孔包括互相独立的第一孔道71和第二孔道72，第一孔道71位于第二孔道72的周侧；第一孔道71在衬底的正投影与至少部分第一有源层22在衬底的正投影交叠，并将至少部分第一有源层22暴露，第一孔道71在衬底的正投影与第一子电极241在衬底正投影不交叠。第二孔道72在衬底正投影与至少部分第一子电极241在衬底正投影交叠，并将至少部分第一子电极241暴露；其中，第一孔道71与第二孔道72可以通过同一制备工艺制备而成，简化工艺，降低生产成本。
如图14A所示，本公开实施例显示基板中第二子电极242通过第一孔道71与暴露的第一有源层22电连接，第二子电极242通过第二孔道72与暴露的第一子电极241电连接。
图14C为本公开实施例显示基板中第一晶体的俯视图四。在示例性实施例中，如图14C所示，第一子电极241沿着第一方向延伸，第一子电极241在衬底101的正投影呈直线状。至少部分第一孔道71在衬底的正投影与第一有源层22在衬底的正投影交叠，第一孔道71将至少部分第一有源层22暴露；至少部分第二孔道72在衬底的正投影与第一子电极241在衬底的正投影交叠，第二孔道72将至少部分第一子电极241暴露。
图15为本公开实施例显示基板中第一晶体的俯视图五。在示例性实施例中，如图15所示，第一过孔31包括互相独立的第一孔道71和第二孔道72，第一孔道71在衬底的正投影与至少部分第一有源层22在衬底的正投影交叠，并将至少部分第一有源层22暴露，第二孔道72在衬底正投影与至少部分第一子电极241在衬底正投影交叠，并将至少部分第一子电极241暴露。第二子电极242通过第一孔道71与暴露的第一有源层22电连接，第二子电极242通过第二孔道72与暴露的第一子电极241电连接。
在示例性实施例中，如图15所示，第一子电极241包括第一子电极部61、第二子电极部62以及将第一子电极部61和第二子电极部62连接的第三子电极部63；第一子电极部61、第三子电极部63和第二子电极部62沿着第 一方向X依次连接。第一子电极部61、第三子电极部63和第二子电极部62均沿着第一方向延伸，且第一子电极部61、第三子电极部63和第二子电极部62均在衬底101的正投影呈直线状。第二孔道72在衬底的正投影均与第一子电极部61和第二子电极部62在衬底的正投影不交叠，第二孔道72在衬底的正投影与至少部分第三子电极部63交叠，且第二孔道72将至少部分第三子电极部63暴露。
在示例性实施例中，如图15所示，第三子电极部63在第二方向Y上具有相对设置的第一边沿和第二边沿，第一子电极部61在第二方向Y上具有相对设置的第三边沿和第四边沿，第二子电极部62在第二方向上具有相对设置的第五边沿和第六边沿，第三子电极部63的第一边沿至第三子电极部63的第二边沿的第一距离大于第一子电极部61的第三边沿至第一子电极部61的第四边沿的第二距离，使第三子电极部63的第一边沿和第二边沿在第二方向Y上凸出第一子电极部61的第三边沿和第四边沿；和/或，第三子电极部63的第一边沿至第三子电极部63的第二边沿的第一距离大于第二子电极部62的第五边沿至第二子电极部62第六边沿的第三距离，使第三子电极部63的第一边沿和第二边沿在第二方向Y上凸出第二子电极部62的第五边沿和第六边沿。其中，第一距离、第二距离和第三距离均为第二方向Y上的距离。
本公开实施例显示基板通过增大第三子电极部63的第一边沿至第二边沿的第一距离，以保证第二孔道72暴露第三子电极部63的面积，从而增大第二子电极242通过第一过孔31与第一子电极241的接触面积，降低第二子电极242与第一子电极241的接触电阻。
图16A为本公开实施例显示基板的剖视图四；图16B为本公开实施例显示基板中第一晶体的俯视图六。如图16A和图16B所示，第一过孔31包括互相独立的第一孔道71和第二孔道72，第一孔道71在衬底的正投影与至少部分第一有源层22在衬底的正投影交叠，并将至少部分第一有源层22暴露，第二孔道72在衬底正投影分别与至少部分第一有源层22和至少部分第一子电极241在衬底正投影交叠，且第二孔道72将至少部分第一有源层22和至少部分第一子电极241暴露。第二子电极242通过第一孔道71与暴露的第一有源层22电连接，第二子电极242通过第二孔道72与暴露的第一有源层22 和暴露的第一子电极241电连接。
在示例性实施例中，如图16A所示，第二孔道72包括互相连通的第一子孔道和第二子孔道，第一子孔道位于第二子孔道靠近衬底一侧；第一子孔道在衬底的正投影与至少部分第二子孔道在衬底的正投影交叠，第一子孔道在衬底的正投影与第一子电极241不交叠，第一子孔道在衬底的正投影与至少部分第一有源层22在衬底的正投影交叠，第一子孔道将至少部分第一有源层22暴露；至少部分第二子孔道在衬底的正投影与至少部分第一子电极241在衬底的正投影交叠，第二子孔道将至少部分第一子电极241暴露；第二子电极242通过第一子孔道与暴露的第一有源层22电连接，至少部分第二子电极241通过第二子孔道与暴露的第一子电极241电连接，从而使第二子电极241通过第二孔道72分别与第一有源层22和第一子电极241电连接。
在示例性实施例中，第一子孔道在衬底的正投影位于第二子孔道在衬底的正投影中，且第一子孔道在衬底正投影的面积小于第二子孔道在衬底正投影的面积。
本实施例还提供一种显示基板的制备方法，用于制备如上所述的显示基板，所述制备方法包括：
在衬底上形成第一有源层；
在所述第一有源层上形成第一子电极；
在衬底上形成第一过孔，使所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露；
在所述第一子电极上形成第二子电极，使所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，使所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成互相分离的第一子电极部和第二子电极部；
使所述第一过孔分别将至少部分所述第一子电极部以及至少部分所述第二子电极部暴露，使所述第二子电极通过所述第一过孔分别与暴露的所述第一子电极部和暴露的所述第二子电极部电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部和所述第二子电极部沿着第一方向延伸，所述第三子电极部沿着第二方向弯曲；
使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接，其中，所述第一方向与所述第二方向不同。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极，使所述第一子电极在所述衬底的正投影呈直线状；
使所述第一过孔将至少部分所述第一子电极暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接。
在示例性实施例中，在衬底上形成第一过孔包括：
在衬底上形成互相独立的第一孔道和第二孔道；
使所述第一孔道将至少部分所述第一有源层暴露，并使所述第一孔道在所述衬底正投影与所述第一子电极在所述衬底正投影不交叠；
使所述第二孔道将至少部分所述第一子电极暴露；
使所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
在示例性实施例中，在衬底上形成第二孔道包括：
在衬底上形成第一子孔道，使所述第一子孔道将至少部分所述第一子电极暴露，使所述第一子孔道在所述衬底的正投影与所述第一子电极不交叠；
在所述第一子孔道远离所述衬底一侧形成第二子孔道，使所述第二子孔道与所述第一子孔道连通；
使所述第二子电极通过所述第一子孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二子孔道与暴露的所述第一子电极电连接。
在示例性实施例中，在所述第一有源层上形成第一子电极包括：
在所述第一有源层上形成第一导电层；
对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部、所述第二子电极部以及所述第三子电极部沿着第一方向延伸；
所述第三子电极部在第二方向上具有相对设置的第一边沿和第二边沿，所述第一子电极部在第二方向上具有相对设置的第三边沿和第四边沿，所述第二子电极部在第二方向上具有相对设置的第五边沿和第六边沿，使所述第一边沿至所述第二边沿的距离大于所述第三边沿至所述第四边沿的距离；和/或，使所述第一边沿至所述第二边沿的距离大于所述第五边沿至所述第六边沿的距离；
使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接。
关于本实施例的显示基板的制备方法可以参照前述实施例的说明，故于此不再赘述。
本实施例还提供一种显示装置，包括如上所述的显示基板。
在一些示例性实施方式中，显示基板可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为 限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (26)
- 一种显示基板，包括：衬底以及设置在所述衬底上的驱动电路层，所述驱动电路层包括：至少一个像素电路，所述像素电路包括：至少一个第一晶体管；所述第一晶体管至少包括：依次设置在所述衬底上的第一有源层和第一源漏电极，所述第一源漏电极包括第一子电极和第二子电极，所述第二子电极位于所述第一子电极远离衬底一侧；所述驱动结构层还包括至少一个第一过孔，所述第一过孔位于所述第二子电极与所述第一有源层之间，所述第一过孔分别与所述第一子电极和所述第一有源层在所述衬底的正投影存在交叠，所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
- 根据权利要求1所述的显示基板，其中，所述第一子电极包括互相分离的第一子电极部和第二子电极部，至少部分所述第一过孔在所述衬底的正投影分别与所述第一子电极部和所述第二子电极部在所述衬底的正投影交叠，所述第一过孔分别将至少部分所述第一子电极部以及至少部分所述第二子电极部暴露，所述第二子电极通过所述第一过孔分别与暴露的所述第一子电极部和暴露的所述第二子电极部电连接。
- 根据权利要求1所述的显示基板，其中，所述第一子电极包括第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部；所述第一子电极部和所述第二子电极部均沿着第一方向延伸，所述第三子电极部沿着第二方向弯曲；至少部分所述第一过孔在所述衬底的正投影与所述第三子电极部在所述衬底的正投影交叠，所述第一过孔将至少部分所述第三子电极部暴露；所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接， 所述第一方向与所述第二方向不同。
- 根据权利要求3所述的显示基板，其中，所述第三子电极部的弯曲形状可以包括U形、圆弧形、多边形中的一种。
- 根据权利要求1所述的显示基板，其中，所述第一子电极沿着第一方向延伸，且所述第一子电极在所述衬底的正投影呈直线状，至少部分所述第一过孔在所述衬底的正投影与所述第一子电极在所述衬底的正投影交叠，所述第一过孔将至少部分所述第一子电极暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接。
- 根据权利要求1至5任一所述的显示基板，其中，所述第一过孔包括互相连通的第一孔道和第二孔道，所述第一孔道位于所述第二孔道靠近所述衬底一侧；所述第一孔道在所述衬底的正投影与至少部分所述第二孔道在所述衬底的正投影交叠，所述第一孔道在所述衬底的正投影与所述第一子电极在所述衬底的正投影不交叠，所述第一孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露；至少部分所述第二孔道在所述衬底的正投影与至少部分所述第一子电极在所述衬底的正投影交叠，并将至少部分所述第一子电极暴露；至少部分所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，至少部分所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
- 根据权利要求6所述的显示基板，其中，所述第一孔道在所述衬底的正投影位于所述第二孔道在所述衬底的正投影中，且所述第一孔道在所述衬底正投影的面积小于所述第二孔道在所述衬底正投影的面积。
- 根据权利要求1所述的显示基板，其中，所述第一过孔包括互相独立的第一孔道和第二孔道，所述第一孔道位于所述第二孔道的周侧；所述第一孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露，所述第一孔道在所述 衬底的正投影与所述第一子电极在所述衬底的正投影不交叠；所述第二孔道在所述衬底正投影与至少部分所述第一子电极在所述衬底正投影交叠，并将至少部分所述第一子电极暴露；所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
- 根据权利要求8所述的显示基板，其中，所述第二孔道在所述衬底正投影与至少部分所述第一有源层和至少部分所述第一子电极在所述衬底正投影交叠，且所述第二孔道将至少部分所述第一有源层以及至少部分所述第一子电极暴露，至少部分所述第二子电极通过所述第二孔道分别与暴露的所述第一有源层和暴露的所述第一子电极电连接。
- 根据权利要求9所述的显示基板，其中，所述第二孔道包括互相连通的第一子孔道和第二子孔道，所述第一子孔道位于所述第二子孔道靠近所述衬底一侧；所述第一子孔道在所述衬底的正投影与至少部分所述第二子孔道在所述衬底的正投影交叠，所述第一子孔道在所述衬底的正投影与所述第一子电极不交叠，所述第一子孔道在所述衬底的正投影与至少部分所述第一有源层在所述衬底的正投影交叠，并将至少部分所述第一有源层暴露；至少部分所述第二子孔道在所述衬底的正投影与至少部分所述第一子电极在所述衬底的正投影交叠，并将至少部分所述第一子电极暴露；所述第二子电极通过所述第一子孔道与暴露的所述第一有源层电连接，至少部分所述第二子电极通过所述第二子孔道与暴露的所述第一子电极电连接。
- 根据权利要求10所述的显示基板，其中，所述第一子孔道在所述衬底的正投影位于所述第二子孔道在所述衬底的正投影中，且所述第一子孔道在所述衬底正投影的面积小于所述第二子孔道在所述衬底正投影的面积。
- 根据权利要求1所述的显示基板，其中，所述第一子电极包括第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接 的第三子电极部，所述第一子电极部、所述第二子电极部和所述第三子电极部均沿着第一方向延伸；所述第一过孔在所述衬底正投影与至少部分所述第三子电极部在所述衬底正投影交叠，且所述第一过孔将至少部分所述第三子电极部暴露；所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接；所述第三子电极部在第二方向上具有相对设置的第一边沿和第二边沿，所述第一子电极部在第二方向上具有相对设置的第三边沿和第四边沿，所述第二子电极部在第二方向上具有相对设置的第五边沿和第六边沿，所述第一边沿至所述第二边沿的距离大于所述第三边沿至所述第四边沿的距离；和/或，所述第一边沿至所述第二边沿的距离大于所述第五边沿至所述第六边沿的距离。
- 根据权利要求1至12任一所述的显示基板，其中，所述驱动结构层还包括依次设置在所述衬底上的第二栅绝缘层、第二层间介质层和第三层间介质层，所述第二栅绝缘层和所述第二层间介质层位于所述第一有源层与所述第一子电极之间，所述第三层间介质层位于所述第一子电极远离所述衬底一侧，所述第一过孔由所述第三层间介质层远离衬底一侧的表面，依次穿过第三层间介质层、第二层间介质层和第二栅绝缘层，延伸至所述第一有源层远离所述衬底一侧表面。
- 根据权利要求1至12任一所述的显示基板，其中，所述第一晶体管还包括第二源漏电极，所述第二源漏电极位于所述第一有源层远离所述衬底一侧，所述驱动结构层还包括第二过孔，所述第二源漏电极通过所述第二过孔与所述第一有源层电连接。
- 根据权利要求14所述的显示基板，其中，所述第二子电极与所述第二源漏电极同层设置。
- 根据权利要求1至12任一所述的显示基板，其中，所述第一晶体管还包括第一栅极和第二栅极，所述第一栅极位于所述第一有源层靠近所述衬底一侧，所述第二栅极位于所述第一有源层远离所述衬底一侧，且所述第一栅极、所述第二栅极和所述第一有源层在所述衬底的正投影存在交叠。
- 根据权利要求1至12任一所述的显示基板，其中，所述第一有源层的材料包括铟镓锌氧化物材料和铟锡锌氧化物材料中的一种。
- 根据权利要求1至12任一所述的显示基板，其中，所述像素电路包括：至少一个第二晶体管；所述第二晶体管包括依次设置所述衬底上的第二有源层、第三栅极、第三源漏电极和第四源漏电极，所述第二有源层与所述第三栅极在所述衬底的正投影存在交叠，所述第三源漏电极和所述第四源漏电极均与所述第二有源层电连接，所述第二有源层的材料包括低温多晶硅。
- 一种显示装置，包括权利要求1至18任一所述的显示基板。
- 一种显示基板的制备方法，包括：在衬底上形成第一有源层；在所述第一有源层上形成第一子电极；在衬底上形成第一过孔，使所述第一过孔分别将至少部分所述第一子电极以及至少部分所述第一有源层暴露；在所述第一子电极上形成第二子电极，使所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接，使所述第二子电极通过所述第一过孔与暴露的所述第一有源层电连接。
- 根据权利要求20所述的显示基板的制备方法，其中，在所述第一有源层上形成第一子电极包括：在所述第一有源层上形成第一导电层；对所述第一导电层图案化，使所述第一导电层形成互相分离的第一子电极部和第二子电极部；使所述第一过孔分别将至少部分所述第一子电极部以及至少部分所述第二子电极部暴露，使所述第二子电极通过所述第一过孔分别与暴露的所述第一子电极部和暴露的所述第二子电极部电连接。
- 根据权利要求20所述的显示基板的制备方法，其中，在所述第一有源层上形成第一子电极包括：在所述第一有源层上形成第一导电层；对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部和所述第二子电极部沿着第一方向延伸，所述第三子电极部沿着第二方向弯曲；使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接，其中，所述第一方向与所述第二方向不同。
- 根据权利要求20所述的显示基板的制备方法，其中，在所述第一有源层上形成第一子电极包括：在所述第一有源层上形成第一导电层；对所述第一导电层图案化，使所述第一导电层形成第一子电极，使所述第一子电极在所述衬底的正投影呈直线状；使所述第一过孔将至少部分所述第一子电极暴露，所述第二子电极通过所述第一过孔与暴露的所述第一子电极电连接。
- 根据权利要求20所述的显示基板的制备方法，其中，在衬底上形成第一过孔包括：在衬底上形成互相独立的第一孔道和第二孔道；使所述第一孔道将至少部分所述第一有源层暴露，并使所述第一孔道在所述衬底正投影与所述第一子电极在所述衬底正投影不交叠；使所述第二孔道将至少部分所述第一子电极暴露；使所述第二子电极通过所述第一孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二孔道与暴露的所述第一子电极电连接。
- 根据权利要求24所述的显示基板的制备方法，其中，在衬底上形成第二孔道包括：在衬底上形成第一子孔道，使所述第一子孔道将至少部分所述第一子电 极暴露，使所述第一子孔道在所述衬底的正投影与所述第一子电极不交叠；在所述第一子孔道远离所述衬底一侧形成第二子孔道，使所述第二子孔道与所述第一子孔道连通；使所述第二子电极通过所述第一子孔道与暴露的所述第一有源层电连接，使所述第二子电极通过所述第二子孔道与暴露的所述第一子电极电连接。
- 根据权利要求20所述的显示基板的制备方法，其中，在所述第一有源层上形成第一子电极包括：在所述第一有源层上形成第一导电层；对所述第一导电层图案化，使所述第一导电层形成第一子电极部、第二子电极部以及将所述第一子电极部和所述第二子电极部连接的第三子电极部，所述第一子电极部、所述第二子电极部以及所述第三子电极部沿着第一方向延伸；所述第三子电极部在第二方向上具有相对设置的第一边沿和第二边沿，所述第一子电极部在第二方向上具有相对设置的第三边沿和第四边沿，所述第二子电极部在第二方向上具有相对设置的第五边沿和第六边沿，使所述第一边沿至所述第二边沿的距离大于所述第三边沿至所述第四边沿的距离；和/或，使所述第一边沿至所述第二边沿的距离大于所述第五边沿至所述第六边沿的距离；使所述第一过孔将至少部分所述第三子电极部暴露，所述第二子电极通过所述第一过孔与暴露的所述第三子电极部电连接。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/096477 WO2023230922A1 (zh) | 2022-05-31 | 2022-05-31 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117501840A true CN117501840A (zh) | 2024-02-02 |
Family
ID=89026716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001568.8A Pending CN117501840A (zh) | 2022-05-31 | 2022-05-31 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117501840A (zh) |
| WO (1) | WO2023230922A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| CN104253159B (zh) * | 2014-08-19 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| KR102570469B1 (ko) * | 2017-12-04 | 2023-08-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 표시 장치 |
| CN215896392U (zh) * | 2021-06-23 | 2022-02-22 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板 |
-
2022
- 2022-05-31 CN CN202280001568.8A patent/CN117501840A/zh active Pending
- 2022-05-31 WO PCT/CN2022/096477 patent/WO2023230922A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023230922A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US11785821B2 (en) | Display substrate and related device | |
| CN111863929B (zh) | 显示基板及其制备方法、显示装置 | |
| US7489072B2 (en) | Organic electroluminescence display device and method for fabricating the same | |
| US11552152B2 (en) | Display device including a power supply voltage wiring having openings | |
| US20090267075A1 (en) | Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel | |
| CN218447107U (zh) | 显示基板及显示装置 | |
| CN115425053A (zh) | 显示基板及显示装置 | |
| CN216719948U (zh) | 显示基板、显示装置 | |
| US20140125901A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN113748534B (zh) | 显示基板及其制作方法、显示装置 | |
| CN113571666B (zh) | 显示面板及其制备方法、显示装置 | |
| CN113113462B (zh) | 显示面板及显示装置 | |
| CN115497998A (zh) | 显示基板及其制备方法、显示装置 | |
| US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| CN115132815A (zh) | 显示基板及显示装置 | |
| US11404515B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| CN117501840A (zh) | 显示基板及其制备方法、显示装置 | |
| CN114156325A (zh) | 一种显示基板、显示装置及显示基板的制备方法 | |
| US11137653B2 (en) | Display device and method of fabricating the same | |
| CN219019445U (zh) | 显示基板及显示装置 | |
| WO2024065313A1 (zh) | 显示面板及其制备方法、显示装置 | |
| CN115000088A (zh) | 显示基板及其制备方法、显示装置 | |
| CN112117314B (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |