CN117501350A - 显示基板以及显示装置 - Google Patents

Abstract

一种显示基板以及显示装置，该显示基板(100/600)包括：衬底基板(101/601)；像素电路(110/610)，设置在所述衬底基板(101/601)上，且包括驱动晶体管(T3)和存储电容(C)；所述显示基板(100/600)还包括第一导电层(102/602)、第二导电层(103/603)和第一半导体层(104/604)，其中，所述第一导电层(102/602)包括第一连接结构(1021/6021)，所述第一连接结构(1021/6021)包括相对的第一端(1021a/6021a)和第二端(1021b/6021b)，所述第一端(1021a/6021a)与所述第一半导体层(104/604)连接，所述第二端(1021b/6021b)与所述驱动晶体管(T3)的栅极以及所述存储电容(C)的第一极板(Cst1)电连接；所述第一导电层(102/602)在所述第一半导体层(104/604)的远离所述衬底基板(101/601)的一侧，所述第二导电层(103/603)在所述第一导电层(102/602)的远离所述衬底基板(101/601)的一侧，且所述第二导电层(103/603)在所述衬底基板(101/601)上的正投影和至少部分所述第一连接结构(1021/6021)在所述衬底基板(101/601)上的正投影交叠，该显示基板利用位于第二导电层(103/603)上的第一电极转接线或者第一电源信号线遮挡第一连接结构(1021/6021)的至少部分，由于第二导电层(103/603)接入了稳定信号，且在第二导电层(103/603)与第一导电层(102/602)之间形成有电容，可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

Description

显示基板以及显示装置 技术领域

本公开至少一个实施例涉及一种显示基板以及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，其具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点，由此具有较高的发展前景。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品，随着显示技术的不断发展，优化显示效果已成为必然趋势。

发明内容

本公开至少一个实施例提供一种显示基板以及显示装置，该显示基板利用位于第二导电层(SD2)上的第一电极转接线或者第一电源信号线遮挡N1节点，由于第二导电层(SD2)接入了稳定信号，且在第二导电层(SD2)与第一导电层(SD1)之间形成有电容，可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

本公开至少一个实施例提供一种显示基板，该显示基板包括：衬底基板；像素电路，设置在所述衬底基板上，且包括驱动晶体管和存储电容；所述显示基板还包括第一导电层、第二导电层和第一半导体层，其中，所述第一导电层包括第一连接结构，所述第一连接结构包括相对的第一端和第二端，所述第一端与所述第一半导体层连接，所述第二端与所述驱动晶体管的栅极以及所述存储电容的第一极板电连接；所述第一导电层在所述第一半导体层的远离所述衬底基板的一侧，所述第二导电层在所述第一导电层的远离所述衬底基板的一侧，且所述第二导电层在所述衬底基板上的正投影和至少部分所述第一连接结构在所述衬底基板上的正投影交叠。

例如，本公开至少一个实施例提供的显示基板，还包括多个子像素，其中，每个所述子像素包括所述像素电路和发光元件，所述第一导电层在所述发光元件的第一电极与所述第一半导体层之间，所述第二导电层在所述第一导电层与所述发光元件的所述第一电极之间。

例如，在本公开至少一个实施例提供的显示基板中，所述第二导电层包括相互间隔的数据线、第一电极转接线和第一电源信号线，所述第一电极转接线与所述发光元件的所述第一电极连接，且所述第一电极转接线在所述衬底基板上的正投影和部分所述第一连接结构在所述衬底基板上的正投影交叠。

例如，在本公开至少一个实施例提供的显示基板中，所述第一连接结构包括和所述第一电极转接线交叠的部分以及和所述第一电极转接线不交叠的部分，且所述不交叠的部分相对于所述交叠的部分更远离与其最接近的所述数据线。

例如，在本公开至少一个实施例提供的显示基板中，所述数据线的延伸方向为第一方向，垂直或者基本垂直所述数据线的延伸方向的方向为第二方向；所述第一导电层还包括电源信号连接线，所述电源信号连接线包括主体部分和分支部分，所述电源信号连接线的所述主体部分整体的延伸方向平行于所述第二方向，所述分支部分的延伸方向平行于所述第一方向；所述第一电源信号线包括块状部分和整体上沿着所述第一方向延伸的条形部分，所述条形部分将相邻的所述块状部分连接，所述电源信号连接线的主体部分和所述第一电源信号线连接以形成网格状。

例如，在本公开至少一个实施例提供的显示基板中，所述条形部分包括相对设置的第一条形部分和第二条形部分，以及连接所述第一条形部分和所述第二条形部分的第三条形部分，所述第一条形部分和所述第二条形部分的延伸方向平行于所述第一方向，所述第三条形部分连接所述第一条形部分和所述第二条形部分的中间区域。

例如，在本公开至少一个实施例提供的显示基板中，所述条形部分包括镂空结构。

例如，在本公开至少一个实施例提供的显示基板中，所述块状部分在所述第二方向上的宽度大于所述条形部分的整体在所述第二方向上的宽度。

例如，在本公开至少一个实施例提供的显示基板中，所述第一电极转接 线沿着所述第一方向延伸，且所述第一电极转接线在其靠近所述第一连接结构的端部位置处对所述第一连接结构的部分进行遮挡。

例如，在本公开至少一个实施例提供的显示基板中，所述像素电路还包括第一晶体管、第二晶体管、第六晶体管和第七晶体管；所述第一晶体管的第一极和所述驱动晶体管的栅极连接，所述第一晶体管的第二极和第一初始信号线连接，所述第二晶体管的第一极和所述驱动晶体管的栅极连接，所述第二晶体管的第二极和所述驱动晶体管的第二极连接，所述第六晶体管的第一极和所述驱动晶体管的第二极连接，所述第七晶体管的第一极和所述第六晶体管的第二极连接，所述第七晶体管的第二极和第二初始信号线连接；所述显示基板还包括：第一有源层，在所述衬底基板和所述第二导电层之间，所述第一有源层包括第三有源部、第六有源部、第七有源部、第十有源部、第十一有源部，所述第三有源部形成所述驱动晶体管的沟道区，所述第六有源部形成所述第六晶体管的沟道区，所述第七有源部形成所述第七晶体管的沟道区，所述第十有源部连接于所述第七有源部和所述第六有源部之间，所述第十一有源部连接于所述第六有源部和所述第三有源部之间；第二有源层，在所述第一有源层和所述第二导电层之间，所述第二有源层包括第一有源部和第二有源部、第十二有源部，所述第一有源部形成所述第一晶体管的沟道区，所述第二有源部与所述第一有源部连接，形成所述第二晶体管的沟道区，所述第十二有源部连接在所述第二有源部的远离所述第一有源部的一端。

例如，在本公开至少一个实施例提供的显示基板中，所述显示基板包括沿所述第一方向和所述第二方向分布的多个重复单元，每个所述重复单元包括两个所述像素电路，两个所述像素电路包括沿所述第二方向分布的第一像素电路和第二像素电路，所述第一像素电路和所述第二像素电路镜像对称设置；每个所述像素电路还包括第四晶体管和第五晶体管，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述第一电源信号线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述第一有源层还包括：第四有源部，连接在所述第三有源部的一侧，且形成所述第四晶体管的沟道区；第五有源部，形成所述第五晶体管的沟道区；第八有源部，连接在所述第五有源部的远离所述第三有源部的一侧；第九有源部，连接在同一所述重复单元中两个所述第八有源部之间。

例如，在本公开至少一个实施例提供的显示基板中，所述第一导电层包括：多个第三连接结构，多个所述第三连接结构与多个所述重复单元一一对应设置，所述第三连接结构通过第一过孔连接部连接所述第九有源部。

例如，本公开至少一个实施例提供的显示基板，还包括第三导电层，其中，所述第三导电层包括：第二栅线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第四有源部在所述衬底基板上的正投影交叠，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；发光控制信号线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第六有源部在所述衬底基板上的正投影交叠，所述发光控制信号线的部分结构用于形成所述第六晶体管的栅极；第二复位信号线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第七有源部在所述衬底基板上的正投影交叠，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，且本行像素电路中的第二栅线复用为相邻行像素电路中的第二复位信号线；第二导电部，在所述衬底基板上的正投影和所述第三有源部在所述衬底基板上的正投影交叠，所述第二导电部形成所述驱动晶体管的栅极和所述存储电容的第一极板；其中，在同一所述像素电路中，所述第二导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述发光控制信号线在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影位于所述发光控制线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧。

例如，本公开至少一个实施例提供的显示基板，还包括第四导电层，其中，所述第四导电层在所述第二有源层和所述第二导电层之间，所述第四导电层包括：第一复位信号线，在所述衬底基板上的正投影与所述第一有源部在所述衬底基板上的正投影交叠，所述第一复位信号线的部分结构形成所述第一晶体管的顶栅；第一栅线，在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影交叠，所述第一栅线的部分结构形成所述第二晶体管的顶栅；在同一所述像素电路中，所述第一栅线在所述衬底基板上的正投影在所述第二导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一复位信号线在所述衬底基板上的正投影在所述第二栅线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧。

例如，本公开至少一个实施例提供的显示基板，还包括：在所述第三导电层和所述第四导电层之间的导电膜层，其中，所述导电膜层包括：所述第一初始信号线，在所述衬底基板上的正投影在所述第一复位信号线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧；第三复位信号线，通过过孔连接所述第一复位信号线，在所述衬底基板上的正投影与所述第一有源部在所述衬底基板上的正投影交叠，所述第三复位信号线的部分结构用于形成所述第一晶体管的底栅；第三栅线，在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影交叠，所述第三栅线的部分结构用于形成所述第二晶体管的底栅；第一导电部，包括主体部，所述存储电容包括和所述第一极板相对的第二极板，所述主体部对应两个所述第二极板。

例如，在本公开至少一个实施例提供的显示基板中，所述第一导电部还包括桥接部，所述桥接部连接两个所述第二极板，所述第一导电部包括在两个所述第二极板之间的缺口。

例如，在本公开至少一个实施例提供的显示基板中，所述第二导电层包括数据线和第一电源信号线，所述第一电源信号线在所述衬底基板上的正投影覆盖所述第一连接结构在所述衬底基板上的正投影的50％以上。

例如，在本公开至少一个实施例提供的显示基板中，所述像素电路还包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第一晶体管的栅极与复位控制信号线连接，所述第一晶体管的第一极与第一初始信号线连接，所述第一晶体管的第二极与所述第八晶体管的第一极和所述第二晶体管的第一极连接；所述第二晶体管的栅极与第一扫描信号线连接，所述第二晶体管的第二极与所述驱动晶体管的第二极和所述第六晶体管的第一极连接；所述驱动晶体管的栅极与所述第八晶体管的第二极和所述存储电容的第一极板连接，所述驱动晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接，所述驱动晶体管的第二极与所述第二晶体管的第二极和所述第六晶体管的第一极连接；所述第四晶体管的栅极与所述第一扫描信号线连接，所述第四晶体管的第一极与所述数据线连接，所述第四晶体管的第二极与所述驱动晶体管的第一极和所述第五晶体管的第二极连接；所述第五晶体管的栅极与第一发光控制信号线连接，所述第五晶体管的第一极与所述第一电源信号线和所述存储电容的 第二极板连接，所述第五晶体管的第二极与所述第四晶体管的第二极和所述驱动晶体管的第一极连接；所述第六晶体管的栅极与所述第一发光控制信号线连接，所述第六晶体管的第一极与所述驱动晶体管的第二极和所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光元件的第一极和所述第七晶体管的第二极连接；所述第七晶体管的栅极与所述第一扫描信号线或者所述复位控制信号线连接，所述第七晶体管的第一极与第二初始信号线连接，所述第七晶体管的第二极与所述第六晶体管的第二极与所述发光元件的第一极连接；所述第八晶体管的栅极与第二扫描信号线连接，所述第八晶体管的第一极与所述第一晶体管的第二极和所述第二晶体管的第一极连接，所述第八晶体管的第二极与所述驱动晶体管的栅极和所述存储电容的第一极板连接；所述存储电容的第一极板与所述驱动晶体管的栅极和所述第八晶体管的第二极连接，所述存储电容的第二极板与所述第一电源信号线连接。

例如，本公开至少一个实施例提供的显示基板，还包括：第一有源层，在所述衬底基板和所述第二导电层之间，所述第一有源层包括第一有源部、第二有源部、第三有源部、第四有源部、第五有源部、第六有源部和第七有源部，其中，所述第一有源部形成所述第一晶体管的沟道区，所述第二有源部形成所述第二晶体管的沟道区，所述第三有源部形成所述驱动晶体管的沟道区，所述第四有源部形成所述第四晶体管的沟道区，所述第五有源部形成所述第五晶体管的沟道区，所述第六有源部形成所述第六晶体管的沟道区，所述第七有源部形成所述第七晶体管的沟道区；第二有源层，在所述第一有源层和所述第二导电层之间，所述第二有源层包括第八有源部，所述第八有源部形成所述第八晶体管的沟道区。

例如，本公开至少一个实施例提供的显示基板，还包括第三导电层，其中，所述第三导电层包括：所述第一扫描信号线，在所述衬底基板上的正投影沿所述第二方向延伸，所述第一扫描信号线的部分结构用于形成所述第二晶体管和所述第四晶体管的栅极；所述复位控制信号线，在所述衬底基板上的正投影沿所述第一方向延伸，所述复位控制信号线的部分结构用于形成所述第七晶体管和所述第一晶体管的栅极；所述第一发光控制信号线，在所述衬底基板上的正投影沿所述第一方向延伸，所述第一发光控制信号线的部分结构用于形成所述第六晶体管和所述第五晶体管的栅极；第三导电部，形成所述驱动晶体管的栅极和所述存储电容的第一极板；其中，在同一所述像素 电路中，所述第三导电部在所述衬底基板上的正投影位于所述第一扫描信号线在所述衬底基板上的正投影和所述第一发光控制信号线在所述衬底基板上的正投影之间；所述复位控制信号线在所述衬底基板上的正投影在所述第一发光控制信号线在所述衬底基板上的正投影的远离所述第三导电部在所述衬底基板上的正投影的一侧。

例如，本公开至少一个实施例提供的显示基板还包括：在所述第三导电层和所述第二导电层之间的导电膜层，其中，所述导电膜层包括：所述第二扫描信号线，且所述第二扫描信号线的部分结构用于形成所述第八晶体管的底栅；第一导电部，包括在所述第二方向上相邻的两个所述存储电容的第二极板；第五导电部，与所述第一导电层电连接。

例如，在本公开至少一个实施例提供的显示基板中，所述第一导电部还包括桥接部，所述桥接部连接两个所述第二极板，所述第一导电部包括在两个所述第二极板之间的缺口。

例如，本公开至少一个实施例提供的显示基板，还包括第四导电层，其中，所述第四导电层在所述导电膜层和所述第二导电层之间，所述第四导电层包括所述第一初始信号线和第四扫描信号线，所述第四扫描信号线的部分结构形成所述第八晶体管的顶栅。

例如，在本公开至少一个实施例提供的显示基板中，所述数据线的延伸方向为第一方向，垂直或者基本垂直所述数据线的延伸方向的方向为第二方向，所述第一连接结构呈倒“L”型，所述倒“L”型的沿着所述第二方向的部分的远离与其最接近的所述数据线的端部与所述第八晶体管的第二极连接。

例如，在本公开至少一个实施例提供的显示基板中，所述倒“L”型的沿着所述第一方向的部分与所述导电膜层的所述第五导电部电连接；所述第一扫描信号线包括沿着所述第一方向延伸的凸出部和沿着所述第二方向延伸的部分，所述第五导电部与所述第一扫描信号线的沿着所述第一方向延伸的凸出部交叠。

例如，在本公开至少一个实施例提供的显示基板中，所述多个子像素包括多个第一子像素、多个第二子像素以及多个第三子像素；两个所述第二子像素构成第二子像素对，一个所述第二子像素对中的两个所述第二子像素分别为第一像素块和第二像素块，且所述第一像素块和所述第二像素块沿所述 第一方向或者所述第二方向交替设置；所述多个子像素包括多个最小重复单元，一个所述最小重复单元包括一个所述第一子像素，一个所述第一像素块、一个所述第二像素块以及一个所述第三子像素。

例如，本公开至少一个实施例提供的显示基板，还包括第一电极层，其中，所述第一电极层在所述第二导电层的远离所述衬底基板的一侧，所述第一电极层包括多个电极部，每个所述电极部包括相连接的本体部和增设部，所述增设部在所述衬底基板上的正投影与所述第一电极转接线在所述衬底基板上的正投影至少部分交叠，每个所述电极部对应所述第一子像素、所述第一像素块、所述第二像素块和所述第三子像素中的一个。

例如，在本公开至少一个实施例提供的显示基板中，多个所述电极部包括三种不同颜色的第一电极部、第二电极部和第三电极部，所述第一电极部对应所述第一子像素，所述第二电极部对应所述第一像素块和所述第二像素块中的任意一个，所述第三电极部对应所述第三子像素；所述第一电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积，且大于所述第三电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积；所述第三电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积。

例如，在本公开至少一个实施例提供的显示基板中，所述第一电极部对应于发出蓝光的蓝色子像素，所述第二电极部对应于发出绿光的绿色子像素，所述第三电极部对应于发出红光的红色子像素。

例如，在本公开至少一个实施例提供的显示基板中，所述第二导电层还包括多个第一电极转接线，多个所述第一电极转接线与多个所述电极部一一对应设置，所述电极部通过过孔连接与其对应设置的所述第一电极转接线。

例如，在本公开至少一个实施例提供的显示基板中，所述子像素还包括遮光层，所述遮光层在所述驱动晶体管的有源半导体图案的靠近所述衬底基板的一侧，其中，所述遮光层在所述衬底基板上的正投影与所述驱动晶体管的有源半导体图案在所述衬底基板上的正投影至少部分重叠。

例如，本公开至少一个实施例还提供一种显示装置，包括上述任一项所述的显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种在LTPS像素电路中通过形成3D电容的方式减少数据信号跳变对N1节点的影响的版图。

图2为一种阳极对N1节点进行遮挡的版图。

图3为本公开一实施例提供的一种像素电路的电路结构示意图。

图4为图3中像素电路一种驱动方法中各节点的时序图。

图5A为本公开至少一实施例提供的一种显示基板的结构版图。

图5B为本公开至少一实施例提供的再一种显示基板的结构版图。

图6为图5B中第二导电层的结构版图。

图7为图5B中第一导电层的结构版图。

图8为图5B中第一导电层和第二导电层叠加的结构版图。

图9为图5B所示显示基板中第一有源层的局部结构示意图。

图10为图5B所示显示基板中第三导电层的局部结构示意图。

图11为图5B所示显示基板中导电膜层的局部结构示意图。

图12为图5B所示显示基板中第二有源层的局部结构示意图。

图13为图5B所示显示基板中第四导电层的局部结构示意图。

图14为根据本公开实施例提供的显示基板上局部像素排列结构示意图。

图15A为图5B中的像素电路和发光元件的第一电极叠层的一种版图。

图15B为图5B中的像素电路和发光元件的第一电极叠层的再一种版图。

图16为本公开一实施例提供的显示基板的截面结构示意图。

图17为图5B和图15B所示显示基板中遮光层的局部结构示意图。

图18为本公开一实施例提供的遮光层和第一有源层的叠层的版图。

图19为本公开一实施例提供的再一种像素电路的电路结构示意图。

图20为图19中像素电路一种驱动方法中各节点的时序图。

图21A为本公开一实施例提供的又一种显示基板的结构版图。

图21B为本公开一实施例提供的又一种显示基板的结构版图。

图22为图21B中第二导电层的结构版图。

图23为图21B中第一导电层的结构版图。

图24为图21B中第一导电层和第二导电层叠加的结构版图。

图25为图19所示显示基板中第一有源层的局部结构示意图。

图26为图19所示显示基板中第三导电层的局部结构示意图。

图27为图19所示显示基板中导电膜层的局部结构示意图。

图28为图19所示显示基板中第二有源层的局部结构示意图。

图29为图19所示显示基板中第四导电层的局部结构示意图。

图30为根据本公开实施例提供的显示基板上局部像素排列结构示意图。

图31A为图19中的像素电路和发光元件的第一电极叠层的一种版图。

图31B为图19中的像素电路和发光元件的第一电极叠层的再一种版图。

图32为本公开至少一实施例提供的一种显示基板的截面结构示意图。

图33为本公开至少一实施例提供的又一种显示基板的结构版图。

图34为本公开至少一实施例提供的又一种显示基板的结构版图。

图35为本公开至少一实施例提供的又一种显示基板的结构版图。以及

图36为本公开至少一实施例提供的又一种显示基板的结构版图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

本公开实施例中使用的“垂直”以及“相同”等特征均包括严格意义的“垂 直”、“相同”等特征，以及“大致垂直”、“大致相同”等包含一定误差的情况，考虑到测量和与特定量的测量相关的误差(也就是，测量系统的限制)，表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。本公开实施例中的“中心”可以包括严格的位于几何中心的位置以及位于几何中心周围一小区域内的大致中心的位置。例如，“大致”能够表示在一个或多个标准偏差内，或者在所述值的10％或者5％内。

低温多晶硅氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术可以应用于有机发光显示面板(light-emitting diode display)中，从而可以降低显示面板的功耗。显示面板的功耗包括驱动功率和发光功率。基于LTPO技术的显示面板具有比基于LTPS技术的显示面板更低的驱动功率。基于LTPS技术的显示面板显示静止图像需要60赫兹(Hz)，但是基于LTPO技术的显示面板显示静止图像可以降低到1Hz，从而驱动功率大大降低。

基于LTPO技术，显示面板中的部分晶体管为氧化物晶体管(例如，N型氧化物晶体管)，氧化物晶体管的漏电流更少，可以使得电容器的电压(电荷)保持一秒钟，以实现1Hz的刷新频率。LTPS晶体管的漏电流更大，即使得驱动静止像素也需要60Hz；否则，亮度会大幅降低。因此，LTPO技术在显示基板中得到了广泛的应用。

例如，图1为一种在LTPS像素电路中通过形成3D电容的方式减少数据信号跳变对N1节点的影响的版图，例如，N1节点的位置为存储电容的下极板和驱动晶体管的栅极的连接位置，如图1所示，在LTPS像素电路设计中，为了避免N1节点受到数据信号的影响，在N1节点的右侧增加了接入电源信号的第二栅极层02，该电源信号由电源信号线04产生，即第二栅极层02和电源信号线04电连接。第二栅极层02与N1节点之间可以形成电容，从而可以阻挡数据线03产生的数据信号跳变时对N1节点的影响，但是，该种结构设计并不是直接使得第二栅极层02与N1节点交叠，这样形成的电容在平面上没有发生交叠，形成的是空间3D电容，该空间3D电容太小，使得对N1节点的屏蔽的不足，从而不能有效避免数据信号对N1节点的影响。

例如，图2为一种阳极对N1节点进行遮挡的版图，如图2所示，阳极05覆盖在N1节点之上。具体地，如图2所示，红色子像素的阳极05R覆盖在N1节点之上，且红色子像素的阳极05R的增设部分跨越该阳极05R右侧的数据线03，蓝色子像素的阳极05B覆盖在N1节点之上。为了避免像素亮 度的差异，且保证显示亮度的均一性，只使得红色子像素的阳极05R和蓝色子像素的阳极05B覆盖在N1节点之上，绿色子像素的阳极05G均未遮挡N1节点。

由于LTPO技术的高电荷迁移率、高像素反应速度、低功耗等优点，LTPO显示产品有诸多性能规格要求，本公开的发明人注意到LTPO显示产品的这些性能规格与产品背板的电路设计息息相关。例如，可以利用位于第二导电层(SD2)上的阳极转接线遮挡N1节点，由于第二导电层(SD2)接入了稳定信号，且在第二导电层(SD2)与第一导电层(SD1)之间形成有电容，可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。并且对于红色子像素、绿色子像素和蓝色子像素均可以采用此设计遮挡N1节点，从而可以改善由于晶体管的工艺波动导致显示面板发光均一性不佳的问题。

本公开的发明人还注意到，可以在第一导电层(SD1)上设计横向的电源信号线(横向VDD)，在第二导电层(SD2)上设计纵向的电源信号线(纵向VDD)，横向的电源信号线和纵向的电源信号线交叉以形成网状的电源信号线，从而使得电源信号线上的信号更加稳定，而且还可以节省设计空间。

例如，本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板，设置在衬底基板上像素电路，该像素电路包括驱动晶体管和存储电容，该显示基板还包括第一导电层、第二导电层和第一半导体层，其中，该第一导电层包括第一连接结构，该第一连接结构包括相对的第一端和第二端，第一端与第一半导体层连接，第二端与驱动晶体管的栅极以及存储电容的第一极板电连接；该第一导电层在第一半导体层的远离衬底基板的一侧，该第二导电层在第一导电层的远离衬底基板的一侧，且第二导电层在衬底基板上的正投影和至少部分第一连接结构在衬底基板上的正投影交叠，该显示基板通过使得第二导电层在衬底基板上的正投影和至少部分第一连接结构在衬底基板上的正投影交叠，即使得第二导电层(SD2)中的第一电极转接线能够遮挡至少部分N1节点，由于第二导电层(SD2)接入了稳定信号，且在第二导电层(SD2)与第一导电层(SD1)之间形成了电容，在N1节点和与其最接近的数据线之间形成有电容，数据信号对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以 改善由于数据信号跳变影响N1节点的电压而导致显示面板无法正常显示的问题。

例如，图3为本公开一实施例提供的一种像素电路的电路结构示意图，如图3所示，该像素电路110包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容C。

例如，如图3所示，第一晶体管T1为第一复位晶体管T1，第二晶体管T2为阈值补偿晶体管T2，第四晶体管T4为数据写入晶体管T4，第五晶体管T5为第二发光控制晶体管T5，第六晶体管T6为第一发光控制晶体管T6，第七晶体管T7为第二复位控制晶体管T7。

例如，第一晶体管T1的第一极连接N1节点，即与驱动晶体管T3的栅极电连接，第一晶体管T1的第二极连接第一初始信号端Vinit1，即与第一复位信号线电连接以接收复位信号，第一晶体管T1的栅极连接第一复位信号端Re1，即与复位控制信号线电连接以接收复位控制信号；第二晶体管T2也即阈值补偿晶体管的第一极连接N1节点，即与驱动晶体管T3的栅极电连接，第二晶体管T2的第二极连接驱动晶体管T3的第二极，第二晶体管T2的栅极连接第一栅极驱动信号端G1以接收补偿控制信号；驱动晶体管T3的栅极连接N1节点，以与存储电容C的第一极板、第一晶体管T1的第一极和第二晶体管T2的第一极连接；该第四晶体管T4也即数据写入晶体管的第一极连接数据信号端Data以接收数据信号，第四晶体管T4的第二极连接驱动晶体管T3的第一极，第四晶体管T4的栅极连接第二栅极驱动信号端G2以接收扫描信号；第五晶体管T5也即第二发光控制晶体管的第一极连接第一电源端VDD以接收第一电源信号，第五晶体管T5的第二极连接驱动晶体管T3的第一极，第五晶体管T5的栅极连接发光控制信号端EM以接收发光控制信号；第六晶体管T6也即第一发光控制晶体管的第一极连接驱动晶体管T3的第二极，第六晶体管T6的第二极连接第七晶体管T7的第一极，第六晶体管T6的栅极连接发光控制信号端EM以接收发光控制信号；第七晶体管T7的第二极连接第二初始信号端Vinit2，即与第二复位电源信号线电连接以接收复位信号Vinit，第七晶体管T7的栅极连接第二复位信号端Re2，即与复位控制信号线电连接以接收复位控制信号；存储电容C的第一极板连接N1节点并与驱动晶体管T3的栅极电连接，存储电容C的第二极板连接第一电源端VDD，即连接第 一电源信号线。该像素电路可以连接发光元件120，该发光元件120可以为有机发光二极管(OLED)，该像素电路用于驱动该发光元件120发光，发光元件120可以连接于第六晶体管T6的第二极和第二电源端VSS之间，即连接第二电源信号线。

例如，上述第一电源信号线指输出电压信号VDD的信号线，可以与电压源连接以输出恒定的电压信号，例如正电压信号。上述第二电源信号线指输出电压信号VSS的信号线，可以与电压源连接以输出恒定的电压信号，例如负电压信号。

例如，扫描信号和补偿控制信号可以相同，即数据写入晶体管T4的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号，以减少信号线的数量。例如，数据写入晶体管T4的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线，即数据写入晶体管T4的栅极电连接到第二扫描信号线(第二栅线)，阈值补偿晶体管T2的栅极电连接到第一扫描信号线(第一栅线)，而第一扫描信号线和第二扫描信号线传输的信号可以相同，也可以不同，从而使得数据写入晶体管T4的栅极和阈值补偿晶体管T2的栅极可以被分开单独控制，从而可以增加控制像素电路的灵活性。

例如，第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同，即第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线，此时，不同的发光控制信号线传输的信号可以相同，也可以不同。

例如，第二复位晶体管T7和第一复位晶体管T1被输入的复位控制信号可以相同，即，第二复位晶体管T7的栅极和第一复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第二复位晶体管T7的栅极和第一复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线，此时，不同复位控制信号线上的信号可以相同也可以不相同。

例如，第一晶体管T1和第二晶体管T2可以为N型晶体管。例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，N1节点通过第一晶体管 T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端Vinit1和第二初始信号端Vinit2可以根据实际情况输出相同或者不同的电压信号。

例如，图4为图3中像素电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示发光控制信号端EM的时序，Data表示数据信号端Data的时序。该像素电路的驱动方法可以包括第一复位阶段t1、补偿阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Data输出驱动信号以向节点N1写入电压Vdata+Vth(即电压Vdata与Vth之和)，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。在第二复位阶段t3，第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第六晶体管T6的第二极输入初始信号。发光阶段t4：发光控制信号端EM输出低电平信号，第六晶体管T6和第五晶体管T5导通，驱动晶体管T3在存储电容C存储的电压Vdata+Vth作用下发光。

需要说明的是，在本公开实施例中，各像素电路除了可以为图3所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构、8T1C结构或者9T2C结构，本公开实施例对此不作限定。

例如，显示基板包括沿相互交叉的第一方向和第二方向分布的多个重复单元，每个重复单元包括两个像素电路，两个像素电路包括沿第二方向分布的第一像素电路和第二像素电路，该第一像素电路和第二像素电路大致呈镜像对称设置，以下描述的像素电路是以第一像素电路和第二像素电路中的一 个进行描述。

例如，本公开的实施例提供一种显示基板，图5A为本公开至少一实施例提供的一种显示基板的结构版图，图5B为本公开至少一实施例提供的再一种显示基板的结构版图，图6为图5B中第二导电层的结构版图，图7为图5B中第一导电层的结构版图，图8为图5B中第一导电层和第二导电层叠加的结构版图。图5A至图7仅示意性示出了显示基板中部分膜层的叠层结构示意图或者单层结构示意图，除此之外的其他膜层还可以包括栅线所在膜层、遮光层所在膜层等膜层。图5B相对于图5A多出了遮光层，其他结构设置相同。

例如，结合图3和图5B所示，该显示基板100包括：衬底基板101，设置在该衬底基板101上像素电路110，该像素电路110包括驱动晶体管T3和存储电容C，该显示基板100还包括第一导电层102、第二导电层103和第一半导体层104，其中，该第一导电层102包括第一连接结构1021，该第一连接结构1021包括相对的第一端1021a和第二端1021b，第一端1021a与第一半导体层104连接，第二端1021b与驱动晶体管T3的栅极以及存储电容C的第一极板Cst1电连接；该第一导电层102在第一半导体层104的远离衬底基板101的一侧，该第二导电层103在第一导电层102的远离衬底基板101的一侧，且第二导电层103在衬底基板101上的正投影和至少部分第一连接结构1021在衬底基板101上的正投影交叠，该显示基板100通过使得第二导电层103在衬底基板101上的正投影和至少部分第一连接结构1021在衬底基板101上的正投影交叠，即使得第二导电层103(也称为SD2)能够遮挡至少部分第一连接结构1021(也称为N1节点)，从而使得第二导电层103和位于第一导电层102的第一连接结构1021直接形成电容，即在第二导电层103(SD2)与第一导电层102(也称为SD1)之间直接形成了电容，从而在N1节点和与其最接近的数据线data之间形成有电容，由于发光控制信号线EM和第二初始信号线Vinit2传输的均为稳定的直流信号，第二导电层103(SD2)接入了稳定的信号，并且在一帧的时间内，信号变化只有一次，该种设计可以使得N1节点在正常工作时，第二导电层103(SD2)直接与N1节点处的第一导电层102(也称为SD1)形成电容，第二导电层103(SD2，上极板)接入稳定信号，因为电容器自身特性，电容器两端电压不能突变，上极板接入稳定直流信号后，下极板即N1节点处的第一导电层102(SD1)，信号也能保持稳定，可以减少在一帧时间内频繁发生跳变的数据信号对N1节点的影响。数据信号 对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

例如，如图5B所示，该第一半导体层104包括后续提及的第一晶体管T1和第二晶体管T2的有源半导体图案，该第一半导体层104的材料为金属氧化物半导体，例如为氧化铟镓锌(IGZO)等。存储电容C的第一极板Cst1可以用作为驱动晶体管T3的栅极。

例如，结合图3和图5B，该第一连接结构1021的第一端1021a也与第一晶体管T1(第一复位晶体管)的第一极和第二晶体管T2(阈值补偿晶体管)的第一极电连接。

例如，如图5A、图5B、图6和图8所示，第二导电层103包括相互间隔的数据线1031、第一电极转接线1032和第一电源信号线1033。该第一电极转接线1032呈长条状，且第一电极转接线1032的整体沿着与其最接近的数据线1031的延伸方向延伸。该数据线1031的延伸方向为第一方向Y，垂直或者基本垂直数据线1031的延伸方向的方向为第二方向X。结合图3、图5B、图6和图8，该第一电极转接线1032通过过孔与后续描述的发光元件120的第一电极连接。例如，如图5B、图6和图8所示，该数据线1031的整体在衬底基板101上的正投影沿第一方向Y直线延伸。在同一重复单元中，两条数据线1031在衬底基板101上的正投影位于两条第一电源信号线1033在衬底基板101上的正投影之间。

例如，在图7所示的第一导电层102的结构版图中，第一导电层102还包括第二初始信号线1022，结合图3和图7，该第二初始信号线1022与第七晶体管T7(第一复位晶体管)的第一极电连接以提供复位信号。例如，上述第二初始信号线1022可以为与第七晶体管T7的第一极电连接的第一复位信号线，显示基板110还包括第二复位电源信号线(图中未描述)，第二复位电源信号线的第一部分位于第一导电层102与第七晶体管T7的栅极所在膜层之间，被配置为与第一晶体管T1的第一极电连接以提供复位信号。

例如，如图7和图8所示，该第一导电层102还包括沿第二方向X延伸电源信号连接线1023，第二导电层103包括沿第一方向Y延伸的数据线data和第一电源信号线1033，每条电源信号连接线1023与沿着第二方向X排布的多个第一电源信号线1033电连接以形成网格状。第一电源信号线1033可 以用于提供图3中的第一电源端，数据线1031可以用于提供图3中的数据信号端。例如，如图7和图8所示，该电源信号连接线1023的主体部分1023a成具有凸起部的折线状，且在凸起部的中间部分具有连接块1023b，该电源信号连接线1023整体的延伸方向平行于第二方向X，连接块1023b的延伸方向平行于第一方向Y。在该电源信号连接线1023上，连接块1023b的个数为多个，该电源信号连接线1023通过多个连接块1023b与第二导电层103上的多个第一电源信号线1033连接。

例如，如图3、图5和图7所示，该第一导电层102还包括与第二复位电源信号线的第一部分电连接的第一连接部1024。

例如，如图3、图5和图7所示，第一导电层102还包括第二连接部1025，数据写入晶体管T4的第一极通过该第二连接部1025与数据线1031电连接以接收数据信号。

例如，如图3、图5、图7和图8所示，第一导电层102还包括第三连接结构1027，第六晶体管T6(第一发光控制晶体管)的第一极通过第三连接结构1027与第二晶体管T2(阈值补偿晶体管)的第二极电连接。例如，该第三连接结构1027为电源信号连接线1023包括的分支部分。

例如，如图5B，图6、图7和图8所示，第一电极转接线1032在衬底基板101上的正投影和部分第一连接结构1021在衬底基板101上的正投影交叠。第一连接结构1021为整体向远离与其最接近的数据线1031的一侧延伸的折线状，该第一连接结构1021包括和第一电极转接线1032交叠的部分以及和第一电极转接线1032不交叠的部分，且该不交叠的部分相对于交叠的部分更远离与其最接近的数据线1031。

例如，如图5B，图6、图7和图8所示，该第一电源信号线1033包括块状部分1033a和整体上沿着第一方向Y延伸的条形部分1033b，该条形部分1033b将沿着第一方向Y相邻的块状部分1033a连接，电源信号连接线1023的主体部分1023a和第一电源信号线1033连接以形成网格状。例如，该电源信号连接线1023的主体部分1023a和第一电源信号线1033的条形部分1033b连接以形成网格状。该网格状的设置方式可以将各个像素的第一电源信号线1033电连接，有利于降低第一电源信号线1033的压降，从而可以改善显示基板用于显示面板时显示面板显示的均一性。

例如，如图5B，图6和图7所示，该块状部分1033a与后续提及的第一 子像素和第三子像素至少之一的发光区交叠。

例如，如图5B，图6和图7所示，该第二导电层103还包括与后续提及的第二子像素的发光区交叠的部分(例如为数据线1031的一部分)。

例如，如图6所示，该块状部分1033a在第二方向X上的宽度W1大于条形部分1033b的整体在第二方向X上的宽度W2，从而可以进一步减小第二导电层103的面积，以节省空间。

例如，如图5B，图6、图7和图8所示，该第一电极转接线1032沿着第一方向Y延伸，且第一电极转接线1032在其靠近第一连接结构1021的端部位置处对第一连接结构1021的部分进行遮挡，即第一电极转接线1032的在其靠近第一连接结构1021的端部在衬底基板101上的正投影与部分第一连接结构1021在衬底基板101上的正投影交叠。

例如，如图6和图8所示，该条形部分1033b包括相对设置的第一条形部分1033b1和第二条形部分1033b2，以及连接第一条形部分1033b1和第二条形部分1033b2的第三条形部分1033b3，第一条形部分1033b1和第二条形部分1033b2的延伸方向平行于第一方向Y，第三条形部分1033b3连接第一条形部分1033b1和第二条形部分1033b2的中间区域。例如，该第三条形部分1033b3的延伸方向可以平行于第二方向X，也可以不平行于第二方向X，而是与第二方向X存在相交。

例如，在一个示例中，该第一条形部分1033b1、第二条形部分1033b2和第三条形部分1033b3的平面形状可以为H形。

例如，在一个示例中，该条形部分1033b包括镂空结构，该种结构设计可以减小第二导电层103的面积，从而节省空间。

例如，如图3、图5B、图6、图7和图8所示，第一导电层102还包括第三连接部1026，第六晶体管T6(第一发光控制晶体管)的第二极通过第三连接部1026和第一电极转接线1032与发光元件的第一电极电连接。

例如，图9为图5B所示显示基板中第一有源层的局部结构示意图，例如，如图5B至图9所示，像素电路110包括第一有源层105，第一有源层105包括各个晶体管的沟道区1051和源漏区1052。例如，源漏区1052可以包括源极区1052a和漏极区1052b。

例如，图9示意性地示出了第一有源层105采用半导体材料图案化的方式形成。第一有源层105可用于制作上述的驱动晶体管T3、第四晶体管T4 (数据写入晶体管)、第五晶体管T5(第二发光控制晶体管)、第六晶体管T6(第一发光控制晶体管)和第七晶体管T7(第二复位控制晶体管)的有源层以用于形成上述晶体管的沟道区。第一有源层105包括各子像素的上述晶体管的有源层图案(沟道区)和掺杂区图案(源漏区)，且同一像素电路中的上述晶体管的有源层图案和掺杂区图案一体形成。

例如，图9中各虚线矩形框示出了上述金属层与第一有源层105交叠的各个部分以分别作为驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道区，在每个沟道区1051两侧的第一有源层的部分通过离子掺杂等工艺导体化作为各个晶体管的第一极和第二极，即上述源漏区1052。上述各个晶体管的源极、漏极在结构上可以是对称的，所以其源极和漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

例如，如图9所示，该第一有源层105包括第三有源部23、第四有源部24、第五有源部25、第六有源部26、第七有源部27、第八有源部28、第九有源部29、第十有源部210、第十一有源部211。该第三有源部23用于形成驱动晶体管T3的沟道区；第四有源部24用于形成第四晶体管T4的沟道区；第五有源部25用于形成第五晶体管T5的沟道区；第六有源部26用于形成第六晶体管T6的沟道区；第七有源部27用于形成第七晶体管T7的沟道区；第八有源部28连接于第五有源部25的远离第三有源部23的一侧，第九有源部29连接于第一像素电路P1中第八有源部28和第二像素电路P2中第八有源部28之间。第十有源部210连接于第六有源部26和第七有源部27之间，第十一有源部211连接于第六有源部26和第三有源部23之间。其中，第八有源部28可以用于形成第五晶体管T5的第一极。例如，在本公开的实施例中，通过第九有源部29连接相邻两个像素电路中的第八有源部28，从而可以降低该相邻像素电路中第一电源端的电压差。

例如，如图9所示，第一有源层105可采用非晶硅、多晶硅等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。例如，在一个示例中，第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体 管T7可以为P型的低温多晶硅薄膜晶体管。

例如，第一有源层105的远离衬底基板101的一侧设置有金属层，该金属层包括上述扫描信号线、复位控制信号线、发光控制信号线以及驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的栅极。

例如，该显示基板还包括第三导电层，例如，图10为图5B所示显示基板中第三导电层的局部结构示意图，结合图5B和图10所示，该第三导电层106包括：第二栅线1061、发光控制信号线1062、第二复位信号线1063和第二导电部1064。

例如，结合图5B、图9和图10，第二栅线1061在衬底基板101上的正投影沿第二方向X延伸且和第四有源部24在衬底基板101上的正投影交叠，该第二栅线1061的部分结构用于形成该第四晶体管T4的栅极。该第二栅线1061可以用于提供图3中第二栅极驱动信号端G2。

例如，结合图5B、图9和图10，发光控制信号线1062在衬底基板101上的正投影沿第二方向X延伸且和第六有源部26在衬底基板101上的正投影交叠，该发光控制信号线1062的部分结构用于形成第六晶体管T6的栅极。该发光控制信号线1062可以用于提供图3中发光控制信号端EM。例如，该发光控制信号线1062在衬底基板101上的正投影还可以和第五有源部25在衬底基板101上的正投影交叠，该发光控制信号线1062的部分结构用于形成第五晶体管T5的栅极。

例如，结合图5B、图9和图10，第二复位信号线1063在衬底基板101上的正投影沿第二方向X延伸且和第七有源部27在衬底基板101上的正投影交叠，该第二复位信号线1063的部分结构用于形成第七晶体管T7的栅极，且本行像素电路110中的第二栅线1061复用为相邻行像素电路110中的第二复位信号线1063。该第二复位信号线1063可以用于提供图3中第二复位信号端Re2。例如，该设置可以提高像素电路的集成度，降低像素电路的布图面积。

例如，结合图5B和图10，第二栅线1061在衬底基板101上的正投影、发光控制信号线1062在衬底基板101上的正投影、第二复位信号线1063在衬底基板101上的正投影均沿第二方向X延伸且相互之间大致平行。需要说明的是，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该 结构在衬底基板上的正投影沿该方向直线延伸或者弯折延伸，本公开的实施例对此不作限定。

例如，结合图5B、图9和图10，该第二导电部1064在衬底基板101上的正投影和第三有源部23在衬底基板101上的正投影交叠，第二导电部1064形成驱动晶体管T3的栅极和存储电容C的第一极板Cst1。例如，在同一像素电路110中，第二导电部1064在衬底基板101上的正投影位于第二栅线1061在衬底基板101上的正投影和发光控制信号线1062在衬底基板101上的正投影之间。第二复位信号线1063在衬底基板101上的正投影位于发光控制信号线1062在衬底基板101上的正投影的远离第二导电部1064在衬底基板101上的正投影的一侧。

例如，该显示基板可以利用第三导电层106为掩膜对第一有源层105进行导体化处理，即第一有源层105中被第三导电层106覆盖的区域可以形成各个晶体管的沟道区，第一有源层105中未被第三导电层106覆盖的区域形成导体结构。

例如，该显示基板还包括导电膜层，例如，图11为图5B所示显示基板中导电膜层的局部结构示意图，结合图5B和图11所示，该导电膜层107在第三导电层106和第二导电层103之间，该导电膜层107包括第一初始信号线1071、第三复位信号线1072、第三栅线1073和第一导电部1074。

例如，如图11所示，该第一初始信号线1071用于提供图3中的第一初始信号端，第三复位信号线1072用于提供图3中的第一复位信号端，第三栅线1073用于提供图3中的第一栅极驱动信号端G1。第一初始信号线1071在衬底基板101上的正投影、第三复位信号线1072在衬底基板101上的正投影、第三栅线1073在衬底基板101上的正投影均可以沿第二方向X延伸。

例如，结合图3和图11，该第一初始信号线1071在衬底基板101上的正投影在第一复位信号线(描述图3时提及)在衬底基板101上的正投影的远离第二导电部1064在衬底基板101上的正投影的一侧。

例如，结合图3、图5B和图11，该第三复位信号线1072通过过孔连接第一复位信号线，该第三复位信号线1072在衬底基板101上的正投影与第一有源部(后续第四导电层中包含)在衬底基板101上的正投影交叠，第三复位信号线1072的部分结构用于形成第一晶体管T1的底栅，第三栅线1073在衬底基板101上的正投影与第二有源部(后续第四导电层中包含)在衬底基 板101上的正投影交叠，第三栅线1073的部分结构用于形成第二晶体管T2的底栅。

例如，结合图3、图5B和图11，该第一导电部1074包括主体部1074a，该存储电容C还包括和第一极板Cst1相对的第二极板Cst2，该主体部1074a对应两个第二极板Cst2。例如，该第一导电部1074还包括桥接部1074b，该桥接部1074b连接在第二方向X上相邻的两个主体部1074a，即连接相邻的两个第二极板Cst2，第一导电部1074还包括在两个第二极板Cst2之间的缺口1074c。

例如，结合图3、图5B和图11，该第一导电层102在衬底基板101上的正投影与缺口1074c在衬底基板101上的正投影不具有交叠部分，且第二导电层103在衬底基板101上的正投影与缺口1074c在衬底基板101上的正投影不具有交叠部分，这样可以使得该缺口1074c不被第一导电层102和第二导电层103遮挡，从而可以提高像素透过率。还需要说明的是，该缺口1074c也不被其他任意的具有遮光作用的膜层遮挡。

例如，结合图3、图5B和图11，该第一导电部1074上还形成有开口1074d，连接于驱动晶体管T3的栅极和第一连接结构1021之间的过孔在衬底基板101上的正投影在开口1074d在衬底基板101上的正投影以内，以使过孔内的导电结构与第一导电部1074相互绝缘。

例如，该显示基板还包括第二有源层，例如，图12为图5B所示显示基板中第二有源层的局部结构示意图，结合图5B和图12所示，该第二有源层108在第一有源层105和第二导电层103之间，该第二有源层108可以包括相连接的第一有源部311、第二有源部312、第十二有源部313，第一有源部311形成第一晶体管T1的沟道区；第二有源部312形成第二晶体管T2的沟道区；第十二有源部313连接于第二有源部312远离第一有源部311的一端，且第一半导体层包括该第二有源层108。

例如，在一个示例中，如图12所示，该第二有源层108可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。

例如，形成像素电路110中的第一晶体管T1和第二晶体管T2的沟道区的第一半导体层可以位于驱动晶体管T3的有源半导体图案所在层的远离衬底基板101的一侧，该第一半导体层可以包括氧化物半导体材料。例如，像 素电路的第一晶体管T1和第二晶体管T2中的有源层采用氧化物半导体的情况下，因用氧化物半导体的晶体管具备磁滞特性好，漏电流低的特点，同时迁移率(Mobility)较低，故可以采用氧化物半导体的晶体管代替晶体管中的低温多晶硅材料，形成低温多晶硅-氧化物的(LTPO)像素电路，实现低漏电，利于提高晶体管的栅极电压的稳定性。

当然，本公开的实施例不限于像素电路的第二有源层为图12所示的结构，在其他的示例中，第一晶体管T1和第二晶体管T2的沟道区的第一半导体层也可以与其他晶体管的沟道区的半导体层位于同一层，即第一有源层也可以包括第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7的沟道区。

例如，结合图5B、图11和图12，该第三栅线1073在衬底基板101上的正投影可以覆盖第二有源部312在衬底基板101上的正投影，第三栅线1073的部分结构可以用于形成第二晶体管T2的底栅。第三复位信号线1072在衬底基板101上的正投影可以覆盖第一有源部311在衬底基板101上的正投影，第三复位信号线1072的部分结构可以用于形成第一晶体管T1的底栅。

例如，该显示基板还包括第四导电层，例如，图13为图5B所示显示基板中第四导电层的局部结构示意图，结合图5B和图13所示，该第四导电层109在第二有源层108和第二导电层103之间，该第四导电层109包括第一复位信号线1091和第一栅线1092。

例如，结合图3、图5B、图12和图13，该第一复位信号线1091在衬底基板101上的正投影、第一栅线1092在衬底基板101上的正投影均可以沿第二方向X延伸。第一复位信号线1091可以用于提供图3中的第一复位信号端，该第一复位信号线1091在衬底基板101上的正投影与第一有源部311在衬底基板101上的正投影交叠，该第一复位信号线1091的部分结构配置为形成第一晶体管T1的顶栅。同时，第一复位信号线1091可以通过位于显示基板边缘走线区的过孔连接至第三复位信号1072。

例如，结合图3、图5B、图11、图12和图13，第一栅线1092可以用于提供图3中的第一栅极驱动信号端，第一栅线1092在衬底基板101上的正投影可以覆盖第二有源部312在衬底基板101上的正投影，第一栅线1092的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线1092可以通过位于显示基板边缘走线区的过孔连接第三栅线1073。

例如，结合图5B、图10和图13，在同一像素电路中，该第一栅线1092在衬底基板101上的正投影在第二导电部1064在衬底基板101上的正投影和第二栅线1061在衬底基板101上的正投影之间，该第一复位信号线1091在衬底基板101上的正投影在第二栅线1061在衬底基板101上的正投影的远离第二导电部1064在衬底基板101上的正投影的一侧。

例如，结合图5B、图10和图13，在同一像素电路中，第二导电部1064在衬底基板101上的正投影可以位于第一栅线1092在衬底基板101上的正投影和发光控制信号线1062在衬底基板101上的正投影之间。第一复位信号线1091在衬底基板101上的正投影可以位于第一栅线1092在衬底基板101上的正投影远离的第二导电部1064在衬底基板101上的正投影的一侧。

例如，结合图5B、图10和图13，在同一像素电路中，第二栅线1061在衬底基板101上的正投影可以位于第一栅线1092在衬底基板101上的正投影和第一复位信号线1091在衬底基板101上的正投影之间。第二复位信号线1063在衬底基板101上的正投影可以位于发光控制信号线1062在衬底基板101上的正投影的远离第二导电部1064在衬底基板101上的正投影的一侧。

例如，结合图3、图5B、图7和图11，该第一导电层102中包括的多个第三连接结构1027与多个所述重复单元一一对应设置，该第三连接结构1027通过第一过孔连接部H1连接第一有源层105包括的第九有源部29，且通过第二过孔连接部H2与导电膜层107包括的桥接部1074b(第一导电部1074的一部分)连接，以连接第五晶体管T5的第一极和电容C的第二极板Cst2。即第三连接结构1027包括用于连接第九有源部29的第一过孔连接部H1。需要说明的是，本公开的实施例仅对部分过孔进行了标注。

例如，结合图图5B、图7和图8，该第一导电层102中包括的第六连接结构1028和第二导电层103包括的第一电极转接线1032通过第三过孔连接部H3连接。

例如，结合图3、图5B、图7、图8、图9和图12，第三连接部1026通过第四过孔连接部H4连接第十一有源部211，第三连接部1026通过第五过孔连接部H5连接第十二有源部313，以连接第二晶体管T2的第二极、第六晶体管T6的第一极和驱动晶体管T3的第二极。

例如，结合图3、图5B、图7、图8和图12，第一连接结构1021通过第六过孔连接部H6连接第二有源层108的在第一有源部311和第二有源部312 之间的部分，第一连接结构1021通过第七过孔连接部H7连接第二导电部1064，以连接第二晶体管T2的第一极和驱动晶体管T3的栅极。

例如，结合图5B、图10和图11，第一导电部1074上形成有开口1074d，连接于第二导电部1064和第一连接结构1021之间的第七过孔连接部H7在衬底基板101上的正投影位于开口1074d在衬底基板101上的正投影以内，以使该第七过孔连接部H7内的导电结构与第一导电部1074相互绝缘。

例如，结合图3、图5B、图7、图8、图11和图12，第一连接部1024可以通过第八过孔连接部H8连接第一有源部311的远离第二有源部312一侧的第二有源层的部分，第一连接部1024可以通过第九过孔连接部H9连接第一初始信号线1071，以连接第一晶体管T1的第二极和第一初始信号端。例如，在第二方向X上相邻的两个重复单元中，相邻的两个像素电路可以共用同一个第一连接部1024。

例如，结合图3、图5B、图7和图9，第二连接部1025可以通过第十过孔连接部H10连接第一有源层105的位于第四有源部24的远离第三有源部23一侧的部分，以连接第四晶体管T4的第一极。

例如，结合图3、图5B、图7、图8和图9，第二初始信号线1022可以用于提供图3中的第二初始信号端，第二初始信号线1022可以通过第十一过孔连接部H11连接第一有源层105的位于第七有源部27的远离第六有源部26一侧的部分，以连接第七晶体管T7的第二极和第二初始信号端Vinit2。

例如，该显示基板还包括多个子像素，每个子像素包括上述任一示例中的像素电路110和发光元件，图14为根据本公开实施例提供的显示基板上局部像素排列结构示意图，图15A为图5B中的像素电路和发光元件的第一电极叠层的一种版图，图15B为图5B中的像素电路和发光元件的第一电极叠层的再一种版图。图15B相对于图15A多出了遮光层，其他结构设置相同。例如，如图14和图15B所示，多个子像素40包括多个第一子像素401、多个第二子像素402以及多个第三子像素403。例如，第一子像素401和第三子像素403之一为发出红光的红色子像素，第一子像素401和第三子像素403的另一个为发出蓝光的蓝色子像素，第二子像素402为发出绿光的绿色子像素。

例如，在一个示例中，该第一子像素401为红色子像素，第三子像素403为蓝色子像素，第二子像素402为绿色子像素，蓝色子像素的发光区的面积大于红色子像素的发光区的面积，且红色子像素的发光区的面积大于绿色子 像素的发光区的面积。

例如，第一子像素、第二子像素以及第三子像素的名称可以互换，如第一子像素可以为绿色子像素，第二子像素可以为蓝色子像素，第三子像素可以为红色子像素；或者，第一子像素可以为蓝色子像素，第二子像素可以为红色子像素，第三子像素可以为绿色子像素等。本公开的实施例对此不作限定。

例如，如图14所示，多个第一子像素401和多个第三子像素403沿第二方向X和第一方向Y均交替设置以形成多个第一像素行R1和多个第一像素列C1，多个第二子像素402沿第二方向X和第一方向Y阵列排布以形成多个第二像素行R2和多个第二像素列C2，多个第一像素行R1和多个第二像素行R2沿第一方向Y交替设置且在第二方向X上彼此错开，多个第一像素列C1和多个第二像素列C2沿第二方向X交替设置且在第一方向Y上彼此错开，第二方向X和第一方向Y相交。例如，第二方向X和第一方向Y可以垂直。例如，第二方向X和第一方向Y可以互换。

例如，如图14所示，一个第二像素行R2包括沿第二方向X排列的多个第二子像素对4020，一个第二子像素对4020中的两个第二子像素402分别为第一像素块4020a和第二像素块4020b，且第一像素块4020a和第二像素块4020b沿第二方向X交替设置。例如，一个第二像素列C2中的第一像素块4020a和第二像素块4020b沿第一方向Y交替设置。

例如，如图14所示，至少两个第二像素行R2包括沿第二方向X排列的多个第二子像素对4020，至少两个第二子像素对4020中的两个第二子像素402分别为第一像素块4020a和第二像素块4020b，且第一像素块4020a和第二像素块4020b沿第二方向X交替设置。例如，至少两个第二像素列C2中的第一像素块4020a和第二像素块4020b沿第一方向Y交替设置。

例如，如图14所示，每个第二像素行R2包括沿第二方向X排列的多个第二子像素对4020，每个第二子像素对4020中的两个第二子像素402分别为第一像素块4020a和第二像素块4020b，且第一像素块4020a和第二像素块4020b沿第二方向X交替设置。例如，每个第二像素列C2中的第一像素块4020a和第二像素块4020b沿第一方向Y交替设置。

例如，如图14所示，多个子像素40包括多个最小重复单元A，一个最小重复单元A包括一个第一子像素401，一个第一像素块4020a、一个第二像 素块4020b以及一个第三子像素403。例如，至少两个最小重复单元A包括一个第一子像素401，一个第一像素块4020a、一个第二像素块4020b以及一个第三子像素403。例如，每个最小重复单元A包括一个第一子像素401，一个第一像素块4020a、一个第二像素块4020b以及一个第三子像素403。例如，每个最小重复单元A包括两行四列子像素40。

例如，如图14所示，一个最小重复单元A中，第一像素块4020a与第一子像素401构成第一像素单元A1，第二像素块4020b与第三子像素403构成第二像素单元A2。例如，至少两个最小重复单元A中，第一像素块4020a与第一子像素401构成第一像素单元A1，第二像素块4020b与第三子像素403构成第二像素单元A2。例如，每个最小重复单元A中，第一像素块4020a与第一子像素401构成第一像素单元A1，第二像素块4020b与第三子像素403构成第二像素单元A2。

上述第一像素单元A1和第二像素单元A2不是严格意义上的像素，即由完整的一个第一子像素、一个第二子像素以及一个第三子像素定义的一个像素。这里的最小重复单元是指像素排列结构可以包括多个重复排列的该最小重复单元。

例如，图16为本公开一实施例提供的显示基板的截面结构示意图，如图14～图16所示，显示基板100包括衬底基板101以及位于衬底基板101上的多个子像素40。至少部分子像素40包括发光元件120和像素电路110，发光元件120包括发光功能层122以及沿垂直于衬底基板101的方向位于发光功能层122两侧的第一电极121和第二电极123，第一电极121位于发光功能层122与衬底基板101之间。

例如，如图16所示，显示基板100还包括像素限定图案50，以垂直于衬底基板101的主表面的方向为第三方向Z，该第三方向Z为垂直于第一方向Y和第二方向X所在平面的方向，像素限定图案50位于发光元件120的第一电极121远离衬底基板101的一侧，且像素限定图案50包括多个像素开口51以及围绕多个像素开口51的限定部52，多个发光元件120至少部分位于多个像素开口51中。图16示意性的示出发光元件120的第一电极121远离第二电极123的一侧设置有结构层011，结构层011可以包括衬底基板101、有源半导体图案所在层、栅线所在膜层、数据线所在膜层、多个绝缘层等膜层。

例如，限定部52为限定像素开口51的结构。例如，限定部52的材料可 以包括聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。

例如，像素限定图案50的像素开口51被配置为限定发光元件120的发光区124。例如，多个子像素40的发光元件120可以与多个像素开口51一一对应设置。例如，发光元件120可以包括位于像素开口51中的部分，以及在垂直于衬底基板101的方向与限定部52交叠的部分。

例如，像素限定图案50的开口51被配置为暴露发光元件120的第一电极121，暴露的第一电极121至少部分与发光元件120中的发光功能层122接触。例如，第一电极121的至少部分位于限定部52与衬底基板101之间。例如，当发光功能层122位于像素限定图案50的像素开口51中时，位于发光功能层122两侧的第一电极121和第二电极123能够驱动像素限定图案50的像素开口51中的发光功能层122进行发光。例如，上述发光区124可以指发光元件120的有效发光的区域，发光区124的形状指二维形状，例如发光区124的形状可以与像素限定图案50的像素开口51的形状相同。例如，像素限定图案50的像素开口51可以为靠近衬底基板101一侧尺寸小，远离衬底基板101一侧尺寸大的形状。例如，发光区124的形状可以与像素限定图案50的像素开口51靠近衬底基板101一侧的大小和形状大致相同。

例如，第一电极121可以为阳极，第二电极123可以为阴极。例如，阴极可由高导电性和低功函数的材料形成，例如，阴极可采用金属材料制成。例如，阳极可由具有高功函数的导电材料形成。

例如，以第一方向Y的箭头所指的方向为向上，第二方向X的箭头所指的方向为向右，第一像素单元A1中的第一像素块4020a位于第一子像素401的右下方，第二像素单元A2中的第二像素块4020b位于第三子像素403右下方。在本公开实施例提供的显示基板的第一像素单元与第二像素单元中，通过改变第一子像素和第三子像素借用不同位置的第二子像素来优化像素空间与设计，从而达到改善发光元件的第一电极的平坦性和优化像素空间结构，进而减小下边框的目的。

例如，结合图14～图16所示，第一子像素401可以与位于其右上方的第二子像素402，或者与位于其右下方的第二子像素402构成第一像素单元；同理，第三子像素403可以与位于其右上方的第二子像素402，或者与位于其右下方的第二子像素402构成第二像素单元。在本公开实施例中，在第一子像素401中，第五晶体管T5位于发光区，该第一子像素401通过与位于其右上 方的第二子像素402构成第一像素单元，可以方便像素电路设计，降低对第二导电层中起到平坦化作用的垫块的形状进行改变而影响像素平坦性的几率，有利于防止色偏的产生；此外，还可以降低对发光元件的第一电极对应节点的电容的影响，如防止影响低灰阶的画质，如果此处电容越大，低灰阶下就需要先把发光元件的第一电极对应节点的电容充满，导致低灰阶下对该节点充电的电压减小，这样像素起亮的时间就会较长(响应时间)，进而影响画质。同理，第三子像素403中，第五晶体管T5位于发光区，该第三子像素403通过与位于其右上方的第二子像素402构成第二像素单元，可以方便像素电路设计。

例如，如图5A图5B和15所示，沿着第二方向X，第一子像素401的两侧各设置有两条数据线1031。例如，在第二方向X排列的相邻第一子像素401和第三子像素403之间设置两条数据线1031。

例如，图14所示的层结构也可以是显示基板包括的第一电极层501，该第一电极层501在第二导电层103的远离衬底基板101的一侧，第一电极层501包括多个电极部502，每个电极部502包括相连接的本体部5021和增设部5022，增设部5022在衬底基板101上的正投影与第一电极转接线1032在衬底基板101上的正投影至少部分交叠，每个电极部502对应该第一子像素401、第一像素块4020a、第二像素块4020b和第三子像素403中的一个。在电极部502上设置增设部5022以增加电极部502与第二导电层103的交叠面积，从而增加了发光单元电极部的自身电容，进而延长了发光单元发光前的充电时长，且在本公开的实施例中，驱动晶体管T3电流输出不稳定的时段可以完全位于或至少部分位于发光单元的充电时段，即该设置可以减小发光单元在驱动晶体管T3电流输出不稳定时段发光的时长，从而该设置可以改善显示基板工作时的闪烁问题。

例如，如图14所示，多个电极部502包括三种不同颜色的第一电极部502a、第二电极部502b和第三电极部502c，该第一电极部502a对应第一子像素401，第二电极部502b对应第一像素块4020a和第二像素块4020b中的任意一个，第三电极部502c对应第三子像素403。

例如，结合图14和图15B，在第一方向Y上，第一电极部502a和第三电极部502c覆盖第一电源信号线1033包括的块状部分1033a，第二电极部502b覆盖部分数据线1031和部分第一电极转接线1032，且第二电极部502b 在衬底基板101上的正投影限定在相邻的两个第一电极转接线1032在衬底基板101上的正投影之间，因此，第二电极部502b在衬底基板101上的正投影和第一电源信号线1033在衬底基板101上的正投影不具有交叠部分。该第一电极部502a在衬底基板101上的正投影与第一电源信号线1033在衬底基板101上的正投影的交叠面积大于第二电极部502b在衬底基板101上的正投影与第一电源信号线1033在衬底基板101上的正投影的交叠面积，且大于第三电极部502c在衬底基板101上的正投影与第一电源信号线1033在衬底基板101上的正投影的交叠面积。

例如，结合图14和图15B，该第三电极部502c在衬底基板101上的正投影与第一电源信号线1033在衬底基板101上的正投影的交叠面积也大于第二电极部502b在衬底基板101上的正投影与第一电源信号线1033在衬底基板101上的正投影的交叠面积。

例如，结合图14和图15B，各个电极部502的增设部5022在衬底基板101上的正投影和第二导电层103在衬底基板101上的正投影至少部分交叠，并通过相应的过孔与第二导电层103电连接。例如，该第一电极部502a的增设部5022a通过第一过孔V1与第一电极转接线1032连接；该第二电极部502b的增设部5022b通过第二过孔V2与第一电极转接线1032连接；该第三电极部502c的增设部5022c通过第三过孔V3与第一电极转接线1032连接。

例如，结合图14和图15B，该第一电极部502a对应于发出蓝光的蓝色子像素，第二电极部502b对应于发出绿光的绿色子像素，第三电极部502c对应于发出红光的红色子像素。

例如，该显示基板还包括遮光层，例如，图17为图5B和图15B所示显示基板中遮光层的局部结构示意图，如图17所示，该遮光层111可以包括第二方向X和第一方向Y上分布的多个遮光部111a，在第二方向X上相邻的遮光部111a之间相互连接，且连接相邻的遮光部111a的连接线在同一条直线上，该连接线的延伸方向平行或者大致平行该第二方向X。在第一方向Y上相邻的两个遮光部111a也相互连接，遮光层111可以为导体结构，例如，遮光层111可以为遮光金属层。

例如，结合图3、图5B，图15B和图17所示，该遮光层111可以连接一稳定电源端，例如，遮光层111可以连接图3中的第一电源端、第一初始信号端、第二初始信号端等，遮光层111可以对第二导电部1064可以起到稳压 作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。

例如，图18为本公开一实施例提供的遮光层和第一有源层的叠层的版图，如图18所示，该遮光层111在衬底基板101上的正投影可以覆盖第三有源部23在衬底基板101上的正投影，遮光层111可以降低光照对驱动晶体管T3特性的影响。

例如，图19为本公开一实施例提供的再一种像素电路的电路结构示意图，如图19所示，该像素电路610包括：第一晶体管T1、第二晶体管T2、第三晶体管(驱动晶体管)T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和存储电容C。即该像素电路610可以包括8个晶体管(第一晶体管T1到第八晶体管T8)、1个存储电容C和多个信号线(数据信号线Data、第一扫描信号线Gate、第二扫描信号线GateN、复位控制信号线Reset、第一初始信号线Vinit1、第二初始信号线Vinit2、第一电源线VDD、第二电源线VSS和发光控制信号线EM)。

例如，如图19所示，该第一晶体管T1的栅极与复位控制信号线Reset连接，第一晶体管T1的第一极与第一初始信号线Vinit1连接，第一晶体管T1的第二极与N5节点连接。第二晶体管T2的栅极与第一扫描信号线Gate连接，第二晶体管T2的第一极与N5节点连接，第二晶体管T2的第二极与N3节点连接。驱动晶体管T3的栅极与N1节点连接，驱动晶体管T3的第一极与N2节点连接，驱动晶体管T3的第二极与N3节点连接。第四晶体管T4的栅极与第一扫描信号线Gate连接，第四晶体管T4的第一极与数据信号线Data连接，第四晶体管T4的第二极与N2节点连接。第五晶体管T5的栅极与发光控制信号线EM连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与N2节点连接。第六晶体管T6的栅极与发光控制信号线EM连接，第六晶体管T6的第一极与N3节点连接，第六晶体管T6的第二极与N4节点(即发光元件的第一极)连接。第七晶体管T7的栅极与第一扫描信号线Gate或者复位控制信号线Reset连接，第七晶体管T7的第一极与第二初始信号线Vinit2连接，第七晶体管T7的第二极与N4节点连接。第八晶体管T8的栅极与第二扫描信号线GateN连接，第八晶体管T8的第一极与N5节点连接，第八晶体管T8的第二极与N1节点连接。存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与N1节点连接。

具体地，第一晶体管T1的栅极与复位控制信号线连接，第一晶体管T1 的第一极与第一初始信号线连接，第一晶体管T1的第二极与第八晶体管T8的第一极和第二晶体管T2的第一极连接；第二晶体管T2的栅极与第一扫描信号线连接，第二晶体管T2的第二极与驱动晶体管T3的第二极和第六晶体管T6的第一极连接；驱动晶体管T3的栅极与第八晶体管T8的第二极和存储电容C的第一极板Cst1连接，驱动晶体管T3的第一极与第四晶体管T4的第二极和第五晶体管T5的第二极连接，驱动晶体管T3的第二极与第二晶体管T2的第二极和第六晶体管T6的第一极连接；第四晶体管T4的栅极与第一扫描信号线连接，第四晶体管T4的第一极与数据线Data连接，第四晶体管T4的第二极与驱动晶体管T3的第一极和第五晶体管T5的第二极连接；第五晶体管T5的栅极与第一发光控制信号线连接，所述第五晶体管的第一极与所述第一电源信号线和存储电容C的第二极板Cst2连接，第五晶体管T5的第二极与第四晶体管T4的第二极和驱动晶体管T3的第一极连接；第六晶体管T6的栅极与第一发光控制信号线连接，第六晶体管T6的第一极与驱动晶体管T3的第二极和第二晶体管T2的第二极连接，第六晶体管T6的第二极与发光元件的第一极和第七晶体管T7的第二极连接；第七晶体管T7的栅极与第一扫描信号线或者复位控制信号线连接，第七晶体管T7的第一极与第二初始信号线连接，第七晶体管T7的第二极与第六晶体管T6的第二极与发光元件的第一极连接；第八晶体管T8的栅极与第二扫描信号线连接，第八晶体管T8的第一极与第一晶体管T1的第二极和第二晶体管T2的第一极连接，第八晶体管T8的第二极与驱动晶体管T3的栅极和存储电容C的第一极板Cst1连接；存储电容C的第一极板Cst1与驱动晶体管T3的栅极和第八晶体管T8的第二极连接，存储电容C的第二极板Cst2与第一电源信号线连接。

例如，在一些示例性实施方式中，第一晶体管T1到第七晶体管T7可以是N型薄膜晶体管，第八晶体管T8可以是P型薄膜晶体管；或者，第一晶体管T1到第七晶体管T7可以是P型薄膜晶体管，第八晶体管T8可以是N型薄膜晶体管。

例如，在一些示例性实施方式中，第一晶体管T1到第七晶体管T7可以是低温多晶硅(Low Temperature Poly Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)，第八晶体管T8可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管。

例如，铟镓锌氧化物薄膜晶体管与低温多晶硅薄膜晶体管相比，产生的 漏电流更少，因此，将第八晶体管T8设置为铟镓锌氧化物薄膜晶体管，可以显著减少漏电流的产生，从而改善显示基板的低频、低亮度闪烁的问题。该第一晶体管T1和第二晶体管T2无需设置为铟镓锌氧化物薄膜晶体管，由于低温多晶硅薄膜晶体管的尺寸一般都要小于铟镓锌氧化物薄膜晶体管，因此，本公开实施例的像素电路的占用空间会比较小，利于提高后续形成的显示面板的分辨率。

例如，图19所示的像素电路同时具有LTPS-TFT的良好开关特性和Oxide-TFT的低漏电特性，可以实现低频驱动(1Hz～60Hz)，大幅降低显示基板的功耗。

例如，该显示基板还包括发光元件EL，发光元件EL的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线Gate的信号为本显示行像素电路中的扫描信号，复位控制信号线Reset的信号为上一显示行像素电路中的扫描信号，即对于第n显示行，第一扫描信号线Gate为Gate(n)，复位控制信号线Reset为Gate(n-1)，本显示行的复位控制信号线Reset的信号与上一显示行像素电路中的第一扫描信号线Gate的信号可以为同一信号，以减少显示基板上的信号线，实现显示基板的窄边框。

例如，在一些示例性实施方式中，第一扫描信号线Gate、第二扫描信号线GateN、复位控制信号线Reset、发光控制信号线EM、第一初始信号线Vinit1和第二初始信号线Vinit2均沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线Data均沿竖直方向延伸。

例如，在一些示例性实施方式中，发光元件620可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

例如，图20为图19中像素电路一种驱动方法中各节点的时序图。下面通过图20示例的像素电路的工作过程说明本公开示例性实施例，图19中的像素电路包括8个晶体管(第一晶体管T1到第八晶体管T8)和1个存储电容C，且以第一晶体管T1到第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管，第七晶体管T7的栅极连接第一扫描信号线Gate为例进行说明。

例如，结合图19和图20，该像素电路的工作过程可以包括：

第一阶段t1，称为复位阶段，第一扫描信号线Gate、复位控制信号线Reset、 第二扫描信号线GateN和发光控制信号线EM的信号均为高电平信号，复位控制信号线Reset的信号为低电平信号。发光控制信号线EM的高电平信号使得第五晶体管T5和第六晶体管T6关闭，第二扫描信号线GateN的高电平信号使得第八晶体管T8导通，复位控制信号线Reset的低电平信号使得第一晶体管T1导通，因此，N1节点的电压被复位为第一初始信号线Vinit1提供的第一初始电压Vinit1，然后复位控制信号线Reset的电位置高，第一晶体管T1关闭。由于第五晶体管T5和第六晶体管T6关闭，此阶段发光元件EL不发光。

第二阶段t2，称为数据写入阶段，第一扫描信号线Gate的信号为低电平信号，第四晶体管T4、第二晶体管T2和第七晶体管T7导通，数据信号线Data输出数据电压，N4节点的电压被复位为第二初始信号线Vinit2提供的第二初始电压Vinit2，完成初始化。此阶段由于N1节点为低电平，因此第三晶体管T3导通。第四晶体管T4和第二晶体管T2导通使得数据信号线Data输出的数据电压经过导通的第四晶体管T4、N2节点、导通的第三晶体管T3、N3节点、导通的第二晶体管T2、N5节点和第八晶体管T8提供至N1节点，并将数据信号线Data输出的数据电压与第三晶体管T3的阈值电压之和充入存储电容C，存储电容C的第二端(N1节点)的电压为Vdata+Vth，Vdata为数据信号线Data输出的数据电压，Vth为驱动晶体管T3的阈值电压。发光控制信号线EM的信号为高电平信号，第五晶体管T5和第六晶体管T6关闭，确保发光元件EL不发光。

第三阶段t3，称为发光阶段，第一扫描信号线Gate和复位控制信号线Reset的信号为高电平信号，发光控制信号线EM和第二扫描信号线GateN的信号均为低电平信号。复位控制信号线Reset的高电平信号，使第七晶体管T7关闭，发光控制信号线EM的低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件EL的第一极(即N4节点)提供驱动电压，驱动发光元件EL发光。

例如，在图19所示的像素电路中，通过将N4节点初始化为第二初始信号线Vinit2的信号，通过将N5节点初始化为第一初始信号线Vinit1的信号，能够对发光元件EL的复位电压和N1节点的复位电压分别进行调整，从而实现更佳的显示效果，改善低频闪烁等问题。

需要说明的是，在本公开实施例中，各像素电路除了可以为图19所示的8T1C(即8个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构、7T1C结构或者9T2C结构，本公开实施例对此不作限定。

例如，显示基板包括沿相互交叉的第一方向和第二方向分布的多个重复单元，每个重复单元包括两个像素电路，两个像素电路包括沿第二方向分布的第一像素电路和第二像素电路，该第一像素电路和第二像素电路大致呈镜像对称设置，以下描述的像素电路是以第一像素电路和第二像素电路中的一个进行描述。

例如，本公开的实施例提供一种显示基板，图21A为本公开一实施例提供的又一种显示基板的结构版图，图21B为本公开一实施例提供的又一种显示基板的结构版图，图22为图21B中第二导电层的结构版图，图23为图21B中第一导电层的结构版图，图24为图21B中第一导电层和第二导电层叠加的结构版图。图21A至图24仅示意性示出了显示基板中部分膜层的叠层结构示意图或者单层结构示意图，除此之外的其他膜层还可以包括栅线所在膜层、遮光层所在膜层等膜层。图21B相对于图21A多出了遮光层，其他结构设置相同。

例如，结合图19和图21B所示，该显示基板600包括：衬底基板601，设置在该衬底基板101上像素电路610，该像素电路610包括驱动晶体管T3和存储电容C，该显示基板600还包括第一导电层602、第二导电层603和第一半导体层604，其中，该第一导电层602包括第一连接结构6021，该第一连接结构6021包括相对的第一端6021a和第二端6021b，第一端6021a与第一半导体层604连接，第二端6021b与驱动晶体管T3的栅极以及存储电容C的第一极板Cst1电连接；该第一导电层602在第一半导体层604的远离衬底基板601的一侧，该第二导电层603在第一导电层602的远离衬底基板601的一侧，且第二导电层603上的第一电源信号线6033在衬底基板601上的正投影和第一连接结构6021的整体在衬底基板601上的正投影交叠，该显示基板600通过使得第二导电层603在衬底基板601上的正投影和第一连接结构6021的整体在衬底基板601上的正投影交叠，即使得第二导电层603(也称为SD2)中的第一电源信号线6033能够对第一连接结构6021(也称为N1节点)进行完全覆盖，由于第二导电层603(SD2)接入了稳定信号，且在第二 导电层603(SD2)与第一导电层602(也称为SD1)之间形成了电容，在N1节点和与其最接近的数据线data之间形成有电容，数据信号对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

例如，如图19和21所示，该第一半导体层604包括后续提及的第八晶体管T8的半导体图案，该第一半导体层604的材料为金属氧化物半导体，例如为氧化铟镓锌(IGZO)等。存储电容C的第一极板Cst1可以用作为驱动晶体管T3的栅极。

例如，结合图21B和22，该第二导电层603包括数据线6031和第一电源信号线6033，该第二导电层603可以为第二源漏金属层(SD2)，第一电源信号线6033在衬底基板601上的正投影覆盖第一连接结构6021在衬底基板601上的正投影的50％以上，即第一电源信号线6033可以对第一连接结构6021进行完全覆盖，也可以对第一连接结构6021的部分进行覆盖。当第一电源信号线6033对第一连接结构6021进行完全覆盖时，第一电源信号线6033在衬底基板601上的正投影覆盖第一连接结构的整体在衬底基板601上的正投影。

例如，结合图21B和22，该第二导电层603还包括第一电极转接线6032，例如，该第一电极转接线6032的平面形状可以为矩形状。该多个第一电极转接线6032与多个电极部(图中未示出)一一对应设置，电极部通过过孔连接与其对应设置的第一电极转接线6032。

例如，结合图21B和22，该第一电源信号线6033包括块状部6033a和在第一方向Y上连接两个相邻的块状部6033a的条形部6033b，该条形部6033b在块状部6033a的边缘将相邻的块状部6033a连接，以使得条形部6033b和块状部6033a形成一个容纳空间，该第一电极转接线6032形成在该容纳空间内。

例如，结合图21B和22，该数据线6031的整体在衬底基板601上的正投影沿第一方向Y直线延伸。在同一重复单元中，两条数据线6031在衬底基板601上的正投影位于两条第一电源信号线6033在衬底基板601上的正投影之间。

例如，在第一方向Y上，任意相邻两列子像素的第二导电层603为镜像 对称结构。在另一些示例性实施方式中，在第一方向Y上，任意相邻两列子像素的第二导电层603也可以不为镜像对称结构。

例如，如图23所示，该第一导电层602至少包括：第二初始信号线Vinit2、第一连接电极6021、第二连接电极6022、第三连接电极6023、第四连接电极6024、第五连接电极6025和第六连接电极6026，如图23所示。在一些示例性实施方式中，第一导电层602可以称为第一源漏金属(SD1)层。

例如，结合图21B、图22和图23，数据线6031的延伸方向为第一方向Y，垂直或者基本垂直数据线6031的延伸方向的方向为第二方向X，该第一连接结构6021呈倒“L”型，且该倒“L”型的沿着第二方向X的部分向远离与其最接近的数据线6031的一侧延伸，该倒“L”型的沿着第二方向X的部分的远离与其最接近的数据线6031的端部M1与第八晶体管T8的第二极连接。

例如，如图24所示，第一电源信号线6033的块状部6033a在衬底基板601上的正投影完全覆盖第一连接结构6021在衬底基板601上的正投影和第三连接电极6023在衬底基板601上的正投影。第一电极转接线6032在衬底基板601上的正投影和至少部分第四连接电极6024在衬底基板601上的正投影交叠。第一电源信号线6033的条形部6033b在衬底基板601上的正投影和至少部分第五连接电极6025在衬底基板601上的正投影以及第六连接电极6026在衬底基板601上的正投影相交叠。数据线6031在衬底基板601上的正投影和第二连接电极6022在衬底基板601上的正投影至少部分交叠。

例如，图25为图19所示显示基板中第一有源层的局部结构示意图，例如，如图25所示，像素电路610包括第一有源层605，第一有源层605包括各个晶体管的沟道区和源漏区。例如，源漏区可以包括源极区和漏极区。

例如，图25示意性地示出了第一有源层605采用半导体材料图案化的方式形成。第一有源层605可用于制作上述的第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的有源层以用于形成上述晶体管的沟道区。第一有源层605包括各子像素的上述晶体管的有源层图案(沟道区)和掺杂区图案(源漏区)，且同一像素电路中的上述晶体管的有源层图案和掺杂区图案一体形成。

例如，图25中各虚线矩形框示出了上述金属层与第一有源层605交叠的各个部分第一有源部21、第二有源部22、第三有源部23、第四有源部24、 第五有源部25、第六有源部26、第七有源部27以分别作为第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道区，在每个沟道区两侧的第一有源层605的部分通过离子掺杂等工艺导体化作为各个晶体管的第一极和第二极，即上述源漏区。上述第一有源层605可以为一体结构。上述各个晶体管的源极、漏极在结构上可以是对称的，所以其源极和漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

例如，如图25所示，该驱动晶体管T3的沟道区23的形状可以呈“几”字形，第一晶体管T1的沟道区21、第二晶体管T2的沟道区22、第四晶体管T4的沟道区24、第五晶体管T5的沟道区25、第六晶体管T6的沟道区26和第七晶体管T7的沟道区27的形状均呈“1”字形。

例如，在一些示例性实施方式中，每个晶体管的有源结构可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。

例如，在一些示例性实施方式中，第一有源层605可以采用多晶硅(p-Si)，即第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可以均为LTPS薄膜晶体管。

例如，图26为图19所示显示基板中第三导电层的局部结构示意图，例如，如图26所示，该像素电路610包括第三导电层606，该第三导电层606至少包括：第一扫描信号线6061(Gate_P)、复位控制信号线6062(Reset_P)、发光控制信号线6063(EM_P)和存储电容C的第一极板Cst1，如图26所示。在一些示例性实施方式中，第三导电层606可以称为第一栅金属(Gate 1)层。该第一扫描信号线6061还可以用作第二晶体管T2的栅极和第四晶体管T4的栅极；复位控制信号线6062还可以用作第一晶体管T1的栅极和第七晶体管T7的栅极；复位控制信号线6062还可以用作第五晶体管T5的栅极和第六晶体管T6的栅极；存储电容C的第一极板Cst1可以用作驱动晶体管T3的栅极。

例如，如图26所示，在第一方向Y上，任意相邻两列子像素的第三导电层606为镜像对称结构。

例如，如图26所示，第一扫描信号线6061、复位控制信号线6062和发光控制信号线6063均沿第二方向X延伸。在每个子像素内，复位控制信号线 6062位于第一扫描信号线6061的远离发光控制信号线6063的一侧，存储电容的第一极板Cst1设置在第一扫描信号线6061和发光控制信号线6063之间。

例如，如图25和26所示，第一极板Cst1的平面形状为矩形状，矩形状的至少一个角部可以设置倒角，第一极板Cst1在衬底基板601上的正投影与第三晶体管T3的沟道区23在衬底基板601上的正投影存在重叠区域。第一有源层605的与第一极板Cst1相重叠的区域作为第三晶体管T3的沟道区23，该第三晶体管T3的沟道区23的一端连接第三晶体管T3的有源区的第一区，另一端连接第三晶体管T3的有源区的第二区。

例如，在一些示例性实施方式中，复位控制信号线6062(Reset_P)的与第一晶体管T1的第一有源区相重叠的区域作为第一晶体管T1的栅极，第一扫描信号线6061(Gate_P)与第二晶体管T2的第二有源区相重叠的区域作为第二晶体管T2的栅极，第一扫描信号线6061(Gate_P)与第四晶体管T4的第四有源区相重叠的区域作为第四晶体管T4的栅极，发光控制信号线6063(EM_P)与第五晶体管T5的第五有源区相重叠的区域作为第五晶体管T5的栅极，发光控制信号线6063(EM_P)与第六晶体管T6的第六有源区相重叠的区域作为第六晶体管T6的栅极。每行子像素的下一行子像素中的复位控制信号线Reset_P(与本行子像素中的第一扫描信号线Gate_P的信号相同)与本行子像素中的第七晶体管T7的第七有源区相重叠的区域作为第七晶体管T7的栅极。

例如，图27为图19所示显示基板中导电膜层的局部结构示意图，例如，如图27所示，该像素电路610包括导电膜层607，该导电膜层607在第三导电层606和第二导电层603之间，该导电膜层607包括：第二扫描信号线6071、第一导电部6072和第五导电部6073，该第二扫描信号线6071的部分结构用于形成第八晶体管T8的底栅；该第一导电部6072包括在第一方向Y上相邻的两个存储电容C的第二极板Cst2；该第五导电部6073与第一导电层602电连接。该导电膜层607可以称为第二栅金属(Gate 2)层。

例如，如图27所示，该第一导电部6072包括主体部6072a，该存储电容C还包括和第一极板Cst1相对的第二极板Cst2，该主体部6072a对应两个第二极板Cst2。例如，该第一导电部6072还包括桥接部6072b，该桥接部6072b连接在第二方向X上相邻的两个主体部6072a，即相邻的两个第二极板Cst2，第一导电部6072还包括在两个第二极板Cst2之间的缺口6072c。

例如，结合图19、图23和图27，该第一导电层602在衬底基板601上的正投影与缺口6072c在衬底基板601上的正投影不具有交叠部分，且第二导电层603在衬底基板601上的正投影与缺口6072c在衬底基板601上的正投影不具有交叠部分，这样可以使得该缺口6072c不被第一导电层602和第二导电层603遮挡，从而可以提高像素透过率。还需要说明的是，该缺口6072c也不被其他任意的具有遮光作用的膜层遮挡。

例如，结合图19、图23和图27，该第一导电部6072上还形成有开口6072d，连接于驱动晶体管T3的栅极和第一连接结构6021之间的过孔在衬底基板601上的正投影在开口6072d在衬底基板601上的正投影以内，以使过孔内的导电结构与第一导电部6072相互绝缘。

例如，该显示基板还包括第二有源层，例如，图28为图19所示显示基板中第二有源层的局部结构示意图，结合图19和图28所示，该第二有源层608在第一有源层605和第二导电层603之间，该第二有源层608可以包括第八有源部38，第八有源部38形成第八晶体管T8的沟道区，在第八有源部38的两端形成有第八晶体管T8的第一区381和第二区382，第八晶体管T8的第一区381与第一晶体管T1的沟道区邻近，第八晶体管T8的第二区382与存储电容C邻近，且第一半导体层604包括该第二有源层608。

例如，如图19和图28所示，该第二有源层608可以由氧化铟镓锌形成，相应的，第八晶体管T8可以为N型的金属氧化物薄膜晶体管。第八有源部38和第八晶体管T8的第一区381和第二区382的整体沿第一方向Y延伸，第八有源部38和第八晶体管T8的第一区381和第二区382的整体的形状可以呈哑铃形。

例如，形成像素电路中的第八晶体管T8的沟道区的第一半导体层可以位于驱动晶体管T3的有源半导体图案所在层的远离衬底基板601的一侧，该第一半导体层可以包括氧化物半导体材料。例如，像素电路的第八晶体管T8中的有源层采用氧化物半导体的情况下，因用氧化物半导体的晶体管具备磁滞特性好，漏电流低的特点，同时迁移率(Mobility)较低，故可以采用氧化物半导体的晶体管代替晶体管中的低温多晶硅材料，形成低温多晶硅-氧化物的(LTPO)像素电路，实现低漏电，利于提高晶体管的栅极电压的稳定性。

当然，本公开的实施例不限于像素电路的第二有源层为图28所示的结构，在其他的示例中，包括第八晶体管T8的沟道区的第一半导体层也可以与其他 晶体管的沟道区的半导体层位于同一层，即第一有源层也可以包括第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道区。

例如，图29为图19所示显示基板中第四导电层的局部结构示意图，例如，如图29所示，该像素电路610还包括第四导电层609，第四导电层609在导电膜层607和第二导电层603之间，该第四导电层609包括第一初始信号线Vinit1和第四扫描信号线6091，该第四扫描信号线6091的部分结构配置为形成该第八晶体管T8的顶栅。

例如，结合图21A～图29，第一导电层602包括的第二初始信号线Vinit2沿着第二方向X延伸，第二初始信号线Vinit2通过第三过孔V3与第七晶体管T7的第一区连接，使第七晶体管T7的第一极与第二初始信号线Vinit2具有相同的电位。

例如，结合图21A～图29，第一扫描信号线6061包括沿着第一方向Y延伸的凸出部6061a和沿着第二方向X延伸的部分。第一连接结构6021的第一端6021a通过第四过孔V4与第八晶体管T8的第一区连接，第一连接结构6021的第二端6021b通过第五过孔V5与驱动晶体管T3的栅极以及存储电容C的第一极板Cst1电连接，第一连接结构6021的第三端6021c在衬底基板601上的正投影与第一扫描信号线6061的凸出部6061a在衬底基板601上的正投影交叠，从而可以使得第一连接结构6021的第三端6021c与第一扫描信号线6061的凸出部6061a之间形成耦合电容。例如，该第一连接结构6021的第一端6021a可以作为第八晶体管T8的第二极。

例如，该第一连接结构6021呈现的倒“L”型的沿着第一方向Y的部分与导电膜层607的第五导电部6073电连接；第五导电部6073与第一扫描信号线的沿着第一方向Y延伸的凸出部6061a交叠。

例如，结合图21A～图29，第二连接电极6022通过第六过孔V6与第四晶体管T4的第一区连接。在一些示例性实施方式中，第二连接电极6022可以作为第四晶体管T4的第一极。

例如，结合图21A～图29，第三连接电极6023的一端通过第七过孔V7与第二晶体管T2的第一区(也是第一晶体管T1的第二区)连接，另一端通过第八过孔V8与第八晶体管T8的第一区连接。在一些示例性实施方式中，第三连接电极6023可以作为第八晶体管T8的第一极、第二晶体管T2的第一 极和第一晶体管T1的第二极。

例如，结合图21A～图29，第四连接电极6024一方面通过第九过孔V9与第六晶体管T6的第二区(也是第七晶体管T7的第二区)。在一些示例性实施方式中，第四连接电极6024可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极。

例如，结合图21A～图29，第五连接电极6025一方面通过第十过孔V10与第二极板Cst2连接，另一方面通过第十一过孔V11与第五晶体管T5的第一区连接，第五连接电极6025还配置与后续形成的第一电源信号线连接。

例如，结合图21A～图29，第六连接电极6026的一端通过第十二过孔V12与第一晶体管T1的第一区连接，另一端与第一初始信号线连接，使第一晶体管T1的第一极与第一初始信号线具有相同的电位。

例如，在第一方向Y上，任意相邻两列子像素的第一导电层602为镜像对称结构。

例如，该显示基板100还包括多个子像素，每个子像素包括上述任一示例中的像素电路610和发光元件，图30为根据本公开实施例提供的显示基板上局部像素排列结构示意图，图31A为图19中的像素电路和发光元件的第一电极叠层的一种版图，图31B为图19中的像素电路和发光元件的第一电极叠层的再一种版图。图31B相对于图31A多出了遮光层，其他结构设置相同。

例如，该局部像素排列结构和第一电极层501上各个电极部502的设计可以参见上述关于图14、图15A和图15B的相关描述，在此不再赘述。

例如，结合图30和图31A和图31B，第一电极层501上的各个电极部502与第一电极转接线6032连接。

例如，该显示基板610也可以包括遮光层，该遮光层的相关描述可以参见关于图17的相关描述，在此不再赘述。

例如，在一些示例性实施方式中，该显示基板还可以包括封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

例如，图32为本公开至少一实施例提供的一种显示基板的截面结构示意图，且以上述像素电路为7T1C的结构为基础进行描述，例如，在衬底基板101上设置有第一缓冲层125，在第一缓冲层125上设置有第一有源层105， 在第一有源层105上设置有第一绝缘层126，在第一绝缘层126上设置有第三导电层106，在第三导电层106上设置第二绝缘层127，在第二绝缘层127上设置导电膜层107，在导电膜层107上设置第三绝缘层128，在第三绝缘层128上设置第四绝缘层129，在第四绝缘层129上设置第二有源层108，在第二有源层108上设置第五绝缘层130，在第五绝缘层130上设置第四导电层109，在第四导电层109上设置第六绝缘层131，在第六绝缘层131上设置有第一导电层102，该第一导电层102通过各个过孔分别与第一有源层105、第三导电层106和导电膜层107电连接；在第一导电层102上设置第七绝缘层132，在第七绝缘层132上设置第二导电层103，该第二导电层103通过贯穿第七绝缘层132的过孔与第一导电层102电连接。在第二导电层103上设置第二平坦化层133，在第二平坦化层133上设置第一电极层501，该第一电极层501通过贯穿第二平坦化层133的过孔与第二导电层103电连接。

例如，上述第一缓冲层(BUF1)125、第一绝缘层126、第二绝缘层127、第三绝缘层128、第四绝缘层129、第五绝缘层130、第六绝缘层131可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一缓冲(BUF1)层可以用于提高衬底基板101的抗水氧能力，第一绝缘层126称为第一栅绝缘(GI1)层，第二绝缘层127称为第二栅绝缘(GI2)层，第三绝缘层128称为第一层间绝缘(ILD1)层，第四绝缘层129称为第二缓冲(BUF2)层，第五绝缘层130称为第三栅绝缘(GI3)层。

例如，上述第一平坦化层132和第二平坦化层133可以采用有机材料，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。第一有源层可以采用多晶硅(p-Si)，第二有源层可以采用金属氧化物。

例如，在一些示例性实施方式中，衬底基板101/601可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材 料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

例如，在一些示例性实施方式中，第一导电层、第二导电层、第三导电层、第四导电层、导电膜层和遮光层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。

图32所示显示基板的结构仅仅是一种示例性说明，在一些示例性实施方式中，可以根据实际需要变更相应结构，本公开的实施例对此不做限定。上述显示基板的结构以图3所示的7T1C的像素电路为例进行说明，在其他示例性实施方式中，像素电路也可以为3T1C、4T1C、5T1C、5T2C、6T1C或者8T1C等结构，本公开的实施例对此不作限制。

例如，图33为本公开至少一实施例提供的又一种显示基板的结构版图，图33以像素电路为7T1C像素电路为例进行说明，如图33所示，该第一导电层102的结构可以参见上述关于图6的相关描述，该第二导电层103的结构可以参见上述关于图7的相关描述，在此不再赘述。结合图3和图33所示，该第一导电层102包括第一连接结构1021，第二导电层103上的第一电极转接线1032在衬底基板101上的正投影和至少部分第一连接结构1021在衬底基板101上的正投影交叠，即使得第二导电层103(也称为SD2)能够遮挡至少部分第一连接结构1021(也称为N1节点)，从而使得第二导电层103和位于第一导电层102的第一连接结构1021直接形成电容，即在第二导电层103(SD2)与第一导电层102(也称为SD1)之间形成了电容，从而在N1节点和与其最接近的数据线data之间形成有电容，由于发光控制信号线EM和第二初始信号线Vinit2传输的均为稳定的直流信号，第二导电层103(SD2)接入了稳定的信号，并且在一帧的时间内，信号变化只有一次，该种设计可以使得N1节点在正常工作时，第二导电层103(SD2)直接与N1节点处的第一导电层102(也称为SD1)形成电容，第二导电层103(SD2，上极板)接入稳定信号，因为电容器自身特性，电容器两端电压不能突变，上极板接入稳定直流信号后，下极板即N1节点处的第一导电层102(SD1)，信号也能保持稳定，可以减少在一帧时间内频繁发生跳变的数据信号对N1节点的影响。 数据信号对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

例如，在图33所示的结构中，示例性地，每个第一导电部1074仅包括两个包括主体部1074a，该存储电容C包括第二极板Cst2，该主体部1074a对应两个第二极板Cst2。例如，该第一导电部1074不包括其他的结构。

例如，图33中其他结构的设置可以参见上述中对应部分的描述，在此不再赘述。

例如，图34为本公开至少一实施例提供的又一种显示基板的结构版图，图34以像素电路为8T1C像素电路为例进行说明，如图34所示，该第一导电层602的结构可以参见上述关于图23的相关描述，该第二导电层603的结构可以参见上述关于图22的相关描述，在此不再赘述。结合图19和图34所示，该第一导电层602包括第一连接结构6021，第二导电层603上的第一电源信号线6033在衬底基板601上的正投影和第一连接结构6021的整体在衬底基板601上的正投影交叠，即使得第二导电层603(也称为SD2)能够完全覆盖第一连接结构6021(也称为N1节点)，从而使得第二导电层603和位于第一导电层602的第一电源信号线6033直接形成电容，即在第二导电层603(SD2)与第一导电层602(也称为SD1)之间形成了电容，从而在N1节点和与其最接近的数据线data之间形成有电容，由于发光控制信号线EM和第二初始信号线Vinit2传输的均为稳定的直流信号，第二导电层603(SD2)接入了稳定的信号，并且在一帧的时间内，信号变化只有一次，该种设计可以使得N1节点在正常工作时，第二导电层603(SD2)直接与N1节点处的第一导电层602(也称为SD1)形成电容，第二导电层603(SD2，上极板)接入稳定信号，因为电容器自身特性，电容器两端电压不能突变，上极板接入稳定直流信号后，下极板即N1节点处的第一导电层602(SD1)，信号也能保持稳定，可以减少在一帧时间内频繁发生跳变的数据信号对N1节点的影响。数据信号对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

例如，在图34所示的结构中，示例性地，每个第一导电部6074仅包括两个包括主体部6074a，该存储电容C包括第二极板Cst2，该主体部6074a 对应两个第二极板Cst2。例如，该第一导电部6074不包括其他的结构。

例如，图34中其他结构的设置可以参见上述中对应部分的描述，在此不再赘述。

例如，图35为本公开至少一实施例提供的又一种显示基板的结构版图，图35以像素电路为7T1C像素电路为例进行说明，如图35所示，该第一导电层102的结构可以参见上述关于图6的相关描述，该第二导电层103的结构可以参见上述关于图22的相关描述，在此不再赘述。结合图3和图35所示，该第一导电层102包括第一连接结构1021，第二导电层103上的第一电源信号线1033在衬底基板101上的正投影和第一连接结构1021的50％以上的区域在衬底基板101上的正投影交叠，即使得第二导电层103(也称为SD2)能够完全覆盖第一连接结构1021(也称为N1节点)，从而使得第二导电层103和位于第一导电层102的第一电源信号线1033直接形成电容，即在第二导电层103(SD2)与第一导电层102(也称为SD1)之间形成了电容，从而在N1节点和与其最接近的数据线data之间形成有电容，由于发光控制信号线EM和第二初始信号线Vinit2传输的均为稳定的直流信号，第二导电层103(SD2)接入了稳定的信号，并且在一帧的时间内，信号变化只有一次，该种设计可以使得N1节点在正常工作时，第二导电层103(SD2)直接与N1节点处的第一导电层102(也称为SD1)形成电容，第二导电层103(SD2，上极板)接入稳定信号，因为电容器自身特性，电容器两端电压不能突变，上极板接入稳定直流信号后，下极板即N1节点处的第一导电层102(SD1)，信号也能保持稳定，可以减少在一帧时间内频繁发生跳变的数据信号对N1节点的影响。数据信号对电容的影响较小，从而可以减少附近的数据信号对N1节点的影响，即屏蔽数据信号对N1节点的影响，进而可以改善由于数据信号跳变影响N1节点的电压导致显示面板无法正常显示的问题。

例如，在图35所示的结构中，示例性地，每个第一导电部6074仅包括两个包括主体部6074a，该存储电容C包括第二极板Cst2，该主体部6074a对应两个第二极板Cst2。例如，该第一导电部6074不包括其他的结构。

例如，如图35所示，第一电极转接线1032与第一连接结构1021不具有交叠部分。

例如，图35中其他结构的设置可以参见上述中对应部分的描述，在此不再赘述。

例如，图36为本公开至少一实施例提供的又一种显示基板的结构版图，图36所示的层结构也可以是显示基板包括第一电极层501，该第一电极层501在第二导电层103的远离衬底基板101的一侧，该种设置可以使得像素单元中第一电极(阳极)的下方变得平坦，而且还可以维持电容平衡。如图36所示，该第一电极层501包括多个电极部502，每个电极部502包括相连接的本体部5021和增设部5022，每个电极部502对应该第一子像素401、第一像素块4020a、第二像素块4020b和第三子像素403中的一个。例如，对应于第一子像素401、第一像素块4020a、第二像素块4020b和第三子像素403的第一电极(阳极)均尽量设置在第二导电层103的第一电源信号线1033的上方。

例如，在电极部502上设置增设部5022可以增加电极部502与第二导电层103的交叠面积。例如，该对应于第一像素块4020a和第二像素块4020b的电极部502的增设部5022可以覆盖第一电源信号线1033边缘的长条形的位置，对应于第一子像素401和第三子像素403的电极部502的增设部5022可以覆盖在第一电源信号线1033的块状部分上，从而使得电极部502与第二导电层103的交叠面积进一步增大。

本公开至少一实施例还提供一种显示装置，该显示装置包括上述任一种显示基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。有以下几点需要说明：

(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (32)

1. 一种显示基板，包括：

   衬底基板；

   像素电路，设置在所述衬底基板上，且包括驱动晶体管和存储电容；

   所述显示基板还包括第一导电层、第二导电层和第一半导体层，其中，

   所述第一导电层包括第一连接结构，所述第一连接结构包括相对的第一端和第二端，所述第一端与所述第一半导体层连接，所述第二端与所述驱动晶体管的栅极以及所述存储电容的第一极板电连接；

   所述第一导电层在所述第一半导体层的远离所述衬底基板的一侧，所述第二导电层在所述第一导电层的远离所述衬底基板的一侧，且所述第二导电层在所述衬底基板上的正投影和至少部分所述第一连接结构在所述衬底基板上的正投影交叠。
2. 根据权利要求1所述的显示基板，还包括多个子像素，其中，每个所述子像素包括所述像素电路和发光元件，所述第一导电层在所述发光元件的第一电极与所述第一半导体层之间，所述第二导电层在所述第一导电层与所述发光元件的所述第一电极之间。
3. 根据权利要求2所述的显示基板，其中，所述第二导电层包括相互间隔的数据线、第一电极转接线和第一电源信号线，所述第一电极转接线与所述发光元件的所述第一电极连接，且所述第一电极转接线在所述衬底基板上的正投影和部分所述第一连接结构在所述衬底基板上的正投影交叠。
4. 根据权利要求3所述的显示基板，其中，所述第一连接结构包括和所述第一电极转接线交叠的部分以及和所述第一电极转接线不交叠的部分，且所述不交叠的部分相对于所述交叠的部分更远离与其最接近的所述数据线。
5. 根据权利要3或4所述的显示基板，其中，

   所述数据线的延伸方向为第一方向，垂直或者基本垂直所述数据线的延伸方向的方向为第二方向；

   所述第一导电层还包括电源信号连接线，所述电源信号连接线包括主体部分和分支部分，所述电源信号连接线的所述主体部分整体的延伸方向平行于所述第二方向，所述分支部分的延伸方向平行于所述第一方向；

   所述第一电源信号线包括块状部分和整体上沿着所述第一方向延伸的条 形部分，所述条形部分将相邻的所述块状部分连接，所述电源信号连接线的主体部分和所述第一电源信号线连接以形成网格状。
6. 根据权利要5所述的显示基板，其中，所述条形部分包括相对设置的第一条形部分和第二条形部分，以及连接所述第一条形部分和所述第二条形部分的第三条形部分，所述第一条形部分和所述第二条形部分的延伸方向平行于所述第一方向，所述第三条形部分连接所述第一条形部分和所述第二条形部分的中间区域。
7. 根据权利要6所述的显示基板，其中，所述条形部分包括镂空结构。
8. 根据权利要5所述的显示基板，其中，所述块状部分在所述第二方向上的宽度大于所述条形部分的整体在所述第二方向上的宽度。
9. 根据权利要5所述的显示基板，其中，所述第一电极转接线沿着所述第一方向延伸，且所述第一电极转接线在其靠近所述第一连接结构的端部位置处对所述第一连接结构的部分进行遮挡。
10. 根据权利要求5～9中任一项所述的显示基板，其中，

    所述像素电路还包括第一晶体管、第二晶体管、第六晶体管和第七晶体管；

    所述第一晶体管的第一极和所述驱动晶体管的栅极连接，所述第一晶体管的第二极和第一初始信号线连接，所述第二晶体管的第一极和所述驱动晶体管的栅极连接，所述第二晶体管的第二极和所述驱动晶体管的第二极连接，所述第六晶体管的第一极和所述驱动晶体管的第二极连接，所述第七晶体管的第一极和所述第六晶体管的第二极连接，所述第七晶体管的第二极和第二初始信号线连接；

    所述显示基板还包括：

    第一有源层，在所述衬底基板和所述第二导电层之间，所述第一有源层包括第三有源部、第六有源部、第七有源部、第十有源部、第十一有源部，所述第三有源部形成所述驱动晶体管的沟道区，所述第六有源部形成所述第六晶体管的沟道区，所述第七有源部形成所述第七晶体管的沟道区，所述第十有源部连接于所述第七有源部和所述第六有源部之间，所述第十一有源部连接于所述第六有源部和所述第三有源部之间；

    第二有源层，在所述第一有源层和所述第二导电层之间，所述第二有源层包括第一有源部和第二有源部、第十二有源部，所述第一有源部形成所述 第一晶体管的沟道区，所述第二有源部与所述第一有源部连接，形成所述第二晶体管的沟道区，所述第十二有源部连接在所述第二有源部的远离所述第一有源部的一端。
11. 根据权利要求10所述的显示基板，其中，所述显示基板包括沿所述第一方向和所述第二方向分布的多个重复单元，每个所述重复单元包括两个所述像素电路，两个所述像素电路包括沿所述第二方向分布的第一像素电路和第二像素电路，所述第一像素电路和所述第二像素电路镜像对称设置；

    每个所述像素电路还包括第四晶体管和第五晶体管，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述第一电源信号线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

    所述第一有源层还包括：

    第四有源部，连接在所述第三有源部的一侧，且形成所述第四晶体管的沟道区；

    第五有源部，形成所述第五晶体管的沟道区；

    第八有源部，连接在所述第五有源部的远离所述第三有源部的一侧；

    第九有源部，连接在同一所述重复单元中两个所述第八有源部之间。
12. 根据权利要求11所述的显示基板，其中，所述第一导电层包括：多个第三连接结构，多个所述第三连接结构与多个所述重复单元一一对应设置，所述第三连接结构通过第一过孔连接部连接所述第九有源部。
13. 根据权利要求12所述的显示基板，还包括第三导电层，其中，所述第三导电层包括：

    第二栅线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第四有源部在所述衬底基板上的正投影交叠，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；

    发光控制信号线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第六有源部在所述衬底基板上的正投影交叠，所述发光控制信号线的部分结构用于形成所述第六晶体管的栅极；

    第二复位信号线，在所述衬底基板上的正投影沿所述第二方向延伸且和所述第七有源部在所述衬底基板上的正投影交叠，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，且本行像素电路中的第二栅线复 用为相邻行像素电路中的第二复位信号线；

    第二导电部，在所述衬底基板上的正投影和所述第三有源部在所述衬底基板上的正投影交叠，所述第二导电部形成所述驱动晶体管的栅极和所述存储电容的第一极板；

    其中，在同一所述像素电路中，所述第二导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述发光控制信号线在所述衬底基板上的正投影之间；

    所述第二复位信号线在所述衬底基板上的正投影位于所述发光控制线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧。
14. 根据权利要求13所述的显示基板，还包括第四导电层，其中，所述第四导电层在所述第二有源层和所述第二导电层之间，所述第四导电层包括：

    第一复位信号线，在所述衬底基板上的正投影与所述第一有源部在所述衬底基板上的正投影交叠，所述第一复位信号线的部分结构形成所述第一晶体管的顶栅；

    第一栅线，在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影交叠，所述第一栅线的部分结构形成所述第二晶体管的顶栅；

    在同一所述像素电路中，所述第一栅线在所述衬底基板上的正投影在所述第二导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一复位信号线在所述衬底基板上的正投影在所述第二栅线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧。
15. 根据权利要求14所述的显示基板，还包括：在所述第三导电层和所述第四导电层之间的导电膜层，其中，所述导电膜层包括：

    所述第一初始信号线，在所述衬底基板上的正投影在所述第一复位信号线在所述衬底基板上的正投影的远离所述第二导电部在所述衬底基板上的正投影的一侧；

    第三复位信号线，通过过孔连接所述第一复位信号线，在所述衬底基板上的正投影与所述第一有源部在所述衬底基板上的正投影交叠，所述第三复位信号线的部分结构用于形成所述第一晶体管的底栅；

    第三栅线，在所述衬底基板上的正投影与所述第二有源部在所述衬底基 板上的正投影交叠，所述第三栅线的部分结构用于形成所述第二晶体管的底栅；

    第一导电部，包括主体部，所述存储电容包括和所述第一极板相对的第二极板，所述主体部对应两个所述第二极板。
16. 根据权利要求15所述的显示基板，其中，所述第一导电部还包括桥接部，所述桥接部连接两个所述第二极板，所述第一导电部包括在两个所述第二极板之间的缺口。
17. 根据权利要求2所述的显示基板，其中，所述第二导电层包括数据线和第一电源信号线，所述第一电源信号线在所述衬底基板上的正投影覆盖所述第一连接结构在所述衬底基板上的正投影的50％以上。
18. 根据权利要求1所述的显示基板，其中，

    所述像素电路还包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；

    所述第一晶体管的栅极与复位控制信号线连接，所述第一晶体管的第一极与第一初始信号线连接，所述第一晶体管的第二极与所述第八晶体管的第一极和所述第二晶体管的第一极连接；

    所述第二晶体管的栅极与第一扫描信号线连接，所述第二晶体管的第二极与所述驱动晶体管的第二极和所述第六晶体管的第一极连接；

    所述驱动晶体管的栅极与所述第八晶体管的第二极和所述存储电容的第一极板连接，所述驱动晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接，所述驱动晶体管的第二极与所述第二晶体管的第二极和所述第六晶体管的第一极连接；

    所述第四晶体管的栅极与所述第一扫描信号线连接，所述第四晶体管的第一极与所述数据线连接，所述第四晶体管的第二极与所述驱动晶体管的第一极和所述第五晶体管的第二极连接；

    所述第五晶体管的栅极与第一发光控制信号线连接，所述第五晶体管的第一极与所述第一电源信号线和所述存储电容的第二极板连接，所述第五晶体管的第二极与所述第四晶体管的第二极和所述驱动晶体管的第一极连接；

    所述第六晶体管的栅极与所述第一发光控制信号线连接，所述第六晶体管的第一极与所述驱动晶体管的第二极和所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光元件的第一极和所述第七晶体管的第二极 连接；

    所述第七晶体管的栅极与所述第一扫描信号线或者所述复位控制信号线连接，所述第七晶体管的第一极与第二初始信号线连接，所述第七晶体管的第二极与所述第六晶体管的第二极与所述发光元件的第一极连接；

    所述第八晶体管的栅极与第二扫描信号线连接，所述第八晶体管的第一极与所述第一晶体管的第二极和所述第二晶体管的第一极连接，所述第八晶体管的第二极与所述驱动晶体管的栅极和所述存储电容的第一极板连接；

    所述存储电容的第一极板与所述驱动晶体管的栅极和所述第八晶体管的第二极连接，所述存储电容的第二极板与所述第一电源信号线连接。
19. 根据权利要求18所述的显示基板，还包括：

    第一有源层，在所述衬底基板和所述第二导电层之间，所述第一有源层包括第一有源部、第二有源部、第三有源部、第四有源部、第五有源部、第六有源部和第七有源部，其中，所述第一有源部形成所述第一晶体管的沟道区，所述第二有源部形成所述第二晶体管的沟道区，所述第三有源部形成所述驱动晶体管的沟道区，所述第四有源部形成所述第四晶体管的沟道区，所述第五有源部形成所述第五晶体管的沟道区，所述第六有源部形成所述第六晶体管的沟道区，所述第七有源部形成所述第七晶体管的沟道区；

    第二有源层，在所述第一有源层和所述第二导电层之间，所述第二有源层包括第八有源部，所述第八有源部形成所述第八晶体管的沟道区。
20. 根据权利要求18或19所述的显示基板，还包括第三导电层，其中，所述第三导电层包括：

    所述第一扫描信号线，在所述衬底基板上的正投影沿所述第二方向延伸，所述第一扫描信号线的部分结构用于形成所述第二晶体管和所述第四晶体管的栅极；

    所述复位控制信号线，在所述衬底基板上的正投影沿所述第一方向延伸，所述复位控制信号线的部分结构用于形成所述第七晶体管和所述第一晶体管的栅极；

    所述第一发光控制信号线，在所述衬底基板上的正投影沿所述第一方向延伸，所述第一发光控制信号线的部分结构用于形成所述第六晶体管和所述第五晶体管的栅极；

    第三导电部，形成所述驱动晶体管的栅极和所述存储电容的第一极板；

    其中，在同一所述像素电路中，所述第三导电部在所述衬底基板上的正投影位于所述第一扫描信号线在所述衬底基板上的正投影和所述第一发光控制信号线在所述衬底基板上的正投影之间；

    所述复位控制信号线在所述衬底基板上的正投影在所述第一发光控制信号线在所述衬底基板上的正投影的远离所述第三导电部在所述衬底基板上的正投影的一侧。
21. 根据权利要求20所述的显示基板，还包括：在所述第三导电层和所述第二导电层之间的导电膜层，其中，所述导电膜层包括：

    所述第二扫描信号线，且所述第二扫描信号线的部分结构用于形成所述第八晶体管的底栅；

    第一导电部，包括在所述第二方向上相邻的两个所述存储电容的第二极板；

    第五导电部，与所述第一导电层电连接。
22. 根据权利要求21所述的显示基板，其中，所述第一导电部还包括桥接部，所述桥接部连接两个所述第二极板，所述第一导电部包括在两个所述第二极板之间的缺口。
23. 根据权利要求21或22所述的显示基板，还包括第四导电层，其中，所述第四导电层在所述导电膜层和所述第二导电层之间，所述第四导电层包括所述第一初始信号线和第四扫描信号线，所述第四扫描信号线的部分结构形成所述第八晶体管的顶栅。
24. 根据权利要求21～23中任一项所述的显示基板，其中，所述数据线的延伸方向为第一方向，垂直或者基本垂直所述数据线的延伸方向的方向为第二方向，所述第一连接结构呈倒“L”型，所述倒“L”型的沿着所述第二方向的部分的远离与其最接近的所述数据线的端部与所述第八晶体管的第二极连接。
25. 根据权利要求24所述的显示基板，其中，所述倒“L”型的沿着所述第一方向的部分与所述导电膜层的所述第五导电部电连接；所述第一扫描信号线包括沿着所述第一方向延伸的凸出部和沿着所述第二方向延伸的部分，所述第五导电部与所述第一扫描信号线的沿着所述第一方向延伸的凸出部交叠。
26. 根据权利要求3～25中任一项所述的显示基板，其中，所述多个子像 素包括多个第一子像素、多个第二子像素以及多个第三子像素；

    两个所述第二子像素构成第二子像素对，一个所述第二子像素对中的两个所述第二子像素分别为第一像素块和第二像素块，且所述第一像素块和所述第二像素块沿所述第一方向或者所述第二方向交替设置；

    所述多个子像素包括多个最小重复单元，一个所述最小重复单元包括一个所述第一子像素，一个所述第一像素块、一个所述第二像素块以及一个所述第三子像素。
27. 根据权利要求26所述的显示基板，还包括第一电极层，其中，所述第一电极层在所述第二导电层的远离所述衬底基板的一侧，所述第一电极层包括多个电极部，每个所述电极部包括相连接的本体部和增设部，所述增设部在所述衬底基板上的正投影与所述第一电极转接线在所述衬底基板上的正投影至少部分交叠，每个所述电极部对应所述第一子像素、所述第一像素块、所述第二像素块和所述第三子像素中的一个。
28. 根据权利要求27所述的显示基板，其中，

    多个所述电极部包括三种不同颜色的第一电极部、第二电极部和第三电极部，所述第一电极部对应所述第一子像素，所述第二电极部对应所述第一像素块和所述第二像素块中的任意一个，所述第三电极部对应所述第三子像素；

    所述第一电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积，且大于所述第三电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积；

    所述第三电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影的交叠面积。
29. 根据权利要求28所述的显示基板，其中，所述第一电极部对应于发出蓝光的蓝色子像素，所述第二电极部对应于发出绿光的绿色子像素，所述第三电极部对应于发出红光的红色子像素。
30. 根据权利要求27～29中任一项所述的显示基板，其中，所述第二导电层还包括多个第一电极转接线，多个所述第一电极转接线与多个所述电极 部一一对应设置，所述电极部通过过孔连接与其对应设置的所述第一电极转接线。
31. 根据权利要求1～30中任一项所述的显示基板，其中，所述子像素还包括遮光层，所述遮光层在所述驱动晶体管的有源半导体图案的靠近所述衬底基板的一侧，其中，所述遮光层在所述衬底基板上的正投影与所述驱动晶体管的有源半导体图案在所述衬底基板上的正投影至少部分重叠。
32. 一种显示装置，包括权利要求1～31中任一项所述的显示基板。