CN117497528A - 半导体封装装置和半导体封装装置制造方法 - Google Patents

半导体封装装置和半导体封装装置制造方法 Download PDF

Info

Publication number
CN117497528A
CN117497528A CN202210869200.5A CN202210869200A CN117497528A CN 117497528 A CN117497528 A CN 117497528A CN 202210869200 A CN202210869200 A CN 202210869200A CN 117497528 A CN117497528 A CN 117497528A
Authority
CN
China
Prior art keywords
layer
redistribution layer
electronic device
circuit
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210869200.5A
Other languages
English (en)
Inventor
廖顺兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shunsin Technology Zhongshan Ltd
Original Assignee
Shunsin Technology Zhongshan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shunsin Technology Zhongshan Ltd filed Critical Shunsin Technology Zhongshan Ltd
Priority to CN202210869200.5A priority Critical patent/CN117497528A/zh
Priority to TW111128212A priority patent/TW202406066A/zh
Priority to US17/891,466 priority patent/US20240030164A1/en
Publication of CN117497528A publication Critical patent/CN117497528A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Abstract

一种半导体封装装置与半导体封装装置制造方法，包括线路重布层、电子装置、电子组件、封胶层、天线组件以及导电端子。线路重布层具有第一面、相对于第一面的第二面、以及线路层。电子装置与电子组件设置于线路重布层的第一面。封胶层形成于线路重布层的第一面的第一区域以覆盖电子装置以及电子组件，并露出线路重布层的第一面的第二区域。天线组件设置于封胶层所露出的第一面的第二区域。导电端子设置于线路重布层的第二面，且与线路层电性连接。本申请利用选择性形成封胶层以达到提高集成密度的目的。

Description

半导体封装装置和半导体封装装置制造方法
技术领域
本申请有关于一种半导体封装装置和其制造方法，尤指一种选择性形成封胶层的半导体封装装置和其制造方法。
背景技术
由于现有仪器设备的小型化需求不断增加，要求各种器件的封装尺寸尽量减小，才能满足使用要求。因此，需要一种小型化封装结构，通过这种结构不仅能够进一步减小相关封装尺寸，还能整合更多的功能。
发明内容
有鉴于此，在本申请一实施例中，提供一种半导体封装装置与半导体封装装置制造方法，利用选择性形成封胶层以达到提高集成密度的目的。
本申请一实施例揭露一种半导体封装装置，包括线路重布层、电子装置、电子组件、封胶层、天线组件以及导电端子。线路重布层具有第一面、相对于第一面的第二面、以及线路层。电子装置与电子组件设置于线路重布层的第一面。封胶层形成于线路重布层的第一面的第一区域以覆盖电子装置以及电子组件，并露出线路重布层的第一面的第二区域。天线组件设置于封胶层所露出的第一面的第二区域。导电端子设置于第二面，且与线路层电性连接。
本申请一实施例揭露一种半导体封装装置制造方法，包括：提供线路重布层，其中上述线路重布层具有第一面、相对于上述第一面的第二面、以及线路层；设置第一电子装置与第一电子组件于上述第一面；选择性形成第一封胶层于上述线路重布层的上述第一面的第一区域以覆盖上述第一电子装置以及上述电子组件，并露出上述线路重布层的上述第一面的第二区域；设置天线组件于上述第一封胶层所露出的上述第一面的上述第二区域；及设置多个导电端子于上述第二面，且与上述线路层电性连接。
根据本申请一实施例，更包括第二电子装置与第二电子组件，设置于上述第二面。
根据本申请一实施例，上述第二电子装置与上述第二电子组件设置于上述多个导电端子之间。
根据本申请一实施例，更包括第二封胶层，上述第二封胶层覆盖上述第二电子装置以及上述第二电子组件。
根据本申请一实施例，更包括于上述第二封胶层形成通孔以设置上述导电端子。
根据本申请一实施例，更包括使用机械钻孔、蚀刻或激光钻孔形成上述通孔。
根据本申请实施例，利用选择性形成封胶层，使得封胶层仅形成于线路重布层上的部份区域，而线路重布层未被封胶层覆盖的区域可用来设置天线或有散热需求的装置，有效提高半导体封装装置的集成密度，达到半导体封装装置小型化的目的。
附图说明
图1显示根据本申请一实施例所述的半导体封装装置的侧视剖面图。
图2A-图2L显示根据本申请一实施例所述的半导体封装装置的制造方法的剖面图。
主要元件符号说明
10:半导体封装装置
11A:顶面
11B:底面
12:线路重布层
12A:线路层
14A、14B:封胶层
16A、16B:电子装置
17:通孔
18A、18B:电子组件
19:导电端子
20:天线组件
22:分界线
A、B:区域
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
为了便于本领域普通技术人员理解和实施本申请，下面结合附图与实施例对本申请进一步的详细描述，应当理解，本申请提供许多可供应用的发明概念，其可以多种特定型式实施。本领域技术人员可利用这些实施例或其他实施例所描述的细节及其他可以利用的结构，逻辑和电性变化，在没有离开本申请的精神与范围之下以实施发明。
本申请说明书提供不同的实施例来说明本申请不同实施方式的技术特征。其中，实施例中的各组件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，系为了简化说明，并非意指不同实施例之间的关联性。其中，图示和说明书中使用的相同的组件编号系表示相同或类似的组件。本说明书的图示为简化的形式且并未以精确比例绘制。为清楚和方便说明起见，方向性用语(例如顶、底、上、下以及对角)系针对伴随的图示说明。而以下说明所使用的方向性用语在没有明确使用在以下所附的申请专利范围时，并非用来限制本发明的范围。
再者，在说明本申请一些实施例中，说明书以特定步骤顺序说明本申请的方法以及(或)程序。然而，由于方法以及程序并未必然根据所述的特定步骤顺序实施，因此并未受限于所述的特定步骤顺序。熟习此项技艺者可知其他顺序也为可能的实施方式。因此，于说明书所述的特定步骤顺序并未用来限定申请专利范围。再者，本申请针对方法以及(或)程序的申请专利范围并未受限于其撰写的执行步骤顺序，且熟习此项技艺者可了解调整执行步骤顺序并未跳脱本发明的精神以及范围。
图1显示根据本申请一实施例所述的半导体封装装置的侧视剖面图。根据本申请一实施例所述的半导体封装装置10，包括线路重布层12，封胶层14A、14B、电子装置16A、16B、电子组件18A、18B、导电端子19以及天线组件20。
线路重布层12具有线路层12A。根据本申请一实施例，线路重布层12可以先在载体上逐层形成，待完成线路重布层12后，再移除全部或部份的载体。线路重布层12的形成可以涉及多个沈积或涂布制程、多个图案化制程及多个平坦化制程。沈积或涂布制程可用于形成绝缘层或线路层12A。沈积或涂布制程可以包括旋转涂布制程、电镀制程(electroplating process)、化学镀制程(electroless process)、化学气相沈积(chemical vapor deposition，CVD)制程、物理气相沈积(physical vapor deposition，PVD)制程、原子层沈积(atomic layer deposition，ALD)制程、或其他适用的制程及其组合。图案化制程可用于图案化所形成的绝缘层及线路层。图案化制程可以包括光微影制程、能量束钻孔制程(例如，激光束钻孔制程、离子束钻孔制程或电子束钻孔制程)、蚀刻制程、机械钻孔制程或其他适用的制程及其组合。平坦化制程可用于为所形成的绝缘层及线路层提供平坦的顶表面，以利于后续的制程。平坦化制程可以包括机械研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程或其他适用的制程及其组合。线路重布层12还可以采用加成堆积制程(additive buildup process)形成，加成堆积制程可以包含一个或多个介电层与相应的导电图案或迹线(trace)的线路层交替堆迭，导电图案或迹线可将电迹线扇出电子装置的占用空间外，或将电迹线扇入电子装置的占用空间内。导电图案可以使用电镀制程或化学镀制程等镀覆制程来形成。导电图案可以包括导电材料，例如铜或其它可镀覆金属。线路重布层12的介电层可以由例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)等可光定义(photo-definable)的有机介电材料制成。在其他实施例中，线路重布层12的介电材料也可以是无机介电层。无机介电层可以包括氮化硅(Si3N4)、氧化硅(SiO2)或氮氧化硅(SiON)。无机介电层可以通过使用氧化或氮化制程生长无机介电层来形成。
另外，线路重布层12的底面(第二面)11B具有封胶层14B，封胶层14B上具有穿过封胶层14B的多个通孔。多个导电端子19的数目与封胶层14B的通孔对应，分别设置于通孔内并与线路层12A电性连接，导电端子19可通过植球作业(Ball Implantation)植接在线路重布层12的底面11B，根据本申请一实施例所述的半导体封装装置10可利用这些导电端子19与外部装置(如印刷电路板)电性连接。导电端子19可包括导电球、导电柱、导电凸块、其组合、或藉由植球制程、无电镀制程或其他合适制程形成的其他形式和形状。根据本申请实施例，可选择性地执行焊接(soldering)制程和回焊(reflowing)制程，以增强导电端子19和线路重布层12之间的粘着性。根据本申请一实施例，封胶层14B的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并唑(polybenzoxazole)、聚酰亚胺(polyimide)、氮化物(例如，氮化硅)、氧化物(例如、氧化硅)、氮氧化硅、或类似绝缘材料，或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料所构成。
如图1所示，线路重布层12的顶面(第一面)11A设置了电子装置16A与电子组件18A，而线路重布层12的底面(第二面)11B在导电端子19之间设置了电子装置16B与电子组件18B。在图1中，仅显示电子装置16A、16B以及三个电子组件18A、18B，然而，实际数量并不限于此，本领域技术人员可根据实际需要设置特定个数的电子装置16A、16B与电子组件18A、18B于线路重布层12的顶面11A与底面11B。电子装置16A、16B可为半导体晶粒、半导体晶片或包括多个电子装置的封装。电子装置16A、16B可经由例如金线、铜线或铝线等导电线连接到线路重布层12的线路层12A。电子装置16A可为有关于光电装置(optoelectronicdevices)、微机电系统(Micro-electromechanical Systems，MEMS)、功率放大晶片、电源管理晶片、生物辨识装置、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(waferscale package，WSP)制程的影像感测装置、发光二极体(light-emitting diodes，LEDs)、太阳能电池(solar cells)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片。电子组件18A、18B可电性连接到线路重布层12的线路层12A。根据本申请一实施例，电子组件18A、18B可为无源器件(被动组件)，例如电阻器、电容器、电感器、滤波器、振荡器等。在其他实施例中，电子组件18A还可以是端子。
电子装置16A、16B与电子组件18A、18B可以倒装方式设置于线路重布层12，并与线路重布层12中的线路层12A电性连接，此外，电子装置16A、16B与电子组件18A、18B也可通过胶黏剂设置在线路重布层12，并通过打线方式(Wire bonding)电性连接至线路重布层12中的线路层12A，也就是本申请可实施于倒装式封装，也可实施于打线式封装，此为本领域技术人员所能推知的等效实施。
根据本申请实施例，胶黏剂可包括聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸酯(Polyethylene Terephthalate，PET)、铁氟龙(Teflon)、液晶高分子(Liquid CrystalPolymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龙(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑胶(Acrylonitrile-Butadiene-Styrene)、酚树脂(Phenolic Resins)、环氧树脂(Epoxy)、聚酯(Polyester)、硅胶(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚酰胺-酰亚胺(polyamide-imide，PAI)或其组合，但不限于此，只要具有黏着特性的材料皆可应用于本申请。
封胶层14A形成于线路重布层12的顶面(第一面)11A上，并包覆电子装置16A与电子组件18A。根据本申请实施例，封胶层14A并未形成于整个线路重布层12的顶面(第一面)上，而是仅形成于线路重布层12的顶面11A的区域A，并未覆盖线路重布层12的顶面11A的区域B。区域A与区域B以分界线22为界。根据本申请一实施例，封胶层14A的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并唑(polybenzoxazole)、聚酰亚胺(polyimide)、氮化物(例如，氮化硅)、氧化物(例如、氧化硅)、氮氧化硅、或类似绝缘材料，或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料所构成。
根据本申请实施例，线路重布层12的顶面11A的区域B可设置天线组件20，天线组件20的种类可包括环形天线、宽带偶极、单极天线、折迭式偶极天线、微带或贴片天线、平面倒F天线(planar inverted-F antenna，PIFA)、倒F天线(inverted-Fantenna,IFA)、渐变线天线(tapered slot antenna，TSA)、开槽的波导天线、半波以及四分之一波天线等。天线组件20可搭配晶粒附接垫、引线指状物、联结杆、以及额外的导电组件，以形成用于应用的天线，这些应用包括需要收发RF信号的无线手持式装置，例如智能型手机、双向通讯装置、PC平板计算机、RF卷标、传感器、蓝芽以及Wi-Fi装置、物联网(IOT)、居家防护装置以及遥控装置等。
图2A-图2L显示根据本申请一实施例所述的半导体封装装置的制造方法的剖面图。参阅图2A，首先提供线路重布层12。线路重布层12具有顶面(第一面)11A。根据本申请一实施例，线路重布层12可以先在载体上逐层形成，待完成线路重布层12后，再移除全部或部份的载体。线路重布层12的形成可以涉及多个沈积或涂布制程、多个图案化制程及多个平坦化制程。沈积或涂布制程可用于形成绝缘层或线路层12A。沈积或涂布制程可以包括旋转涂布制程、电镀制程(electroplating process)、化学镀制程(electroless process)、化学气相沈积(chemical vapor deposition，CVD)制程、物理气相沈积(physical vapordeposition，PVD)制程、原子层沈积(atomic layer deposition，ALD)制程、或其他适用的制程及其组合。图案化制程可用于图案化所形成的绝缘层及线路层。图案化制程可以包括光微影制程、能量束钻孔制程(例如，激光束钻孔制程、离子束钻孔制程或电子束钻孔制程)、蚀刻制程、机械钻孔制程或其他适用的制程及其组合。平坦化制程可用于为所形成的绝缘层及线路层提供平坦的顶表面，以利于后续的制程。平坦化制程可以包括机械研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程或其他适用的制程及其组合。线路重布层12还可以采用加成堆积制程(additive buildup process)形成，加成堆积制程可以包含一个或多个介电层与相应的导电图案或迹线(trace)的线路层交替堆迭，导电图案或迹线可将电迹线扇出电子装置的占用空间外，或将电迹线扇入电子装置的占用空间内。导电图案可以使用电镀制程或化学镀制程等镀覆制程来形成。导电图案可以包括导电材料，例如铜或其它可镀覆金属。线路重布层12的介电层可以由例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)等可光定义(photo-definable)的有机介电材料制成。在其他实施例中，线路重布层12的介电材料也可以是无机介电层。无机介电层可以包括氮化硅(Si3N4)、氧化硅(SiO2)或氮氧化硅(SiON)。无机介电层可以通过使用氧化或氮化制程生长无机介电层来形成。
接下来，参阅图2B，将电子装置16A与电子组件18A设置于线路重布层12的顶面11A，在图2B中，仅显示单一电子装置16A以及二个电子组件18A，然而，实际数量并不限于此，本领域技术人员可根据实际需要设置特定个数的电子装置16A与电子组件18A。
电子装置16A可为半导体晶粒、半导体晶片或包括多个电子装置的封装。电子装置16A可经由例如金线、铜线或铝线等导电线连接到线路重布层12的线路层12A。电子装置16A可为有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanicalSystems，MEMS)、功率放大晶片、电源管理晶片、生物辨识装置、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程对影像感测装置、发光二极体(light-emitting diodes，LEDs)、太阳能电池(solar cells)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(inkprinter heads)等半导体晶片。电子组件18A可电性连接到线路重布层12的线路层12A。根据本申请一实施例，电子组件18A可为无源器件(被动组件)，例如电阻器、电容器、电感器、滤波器、振荡器等。在其他实施例中，电子组件18A还可以是端子。
电子装置16A与电子组件18A可以倒装方式设置于线路重布层12的顶面(第一面)11A，并与线路重布层12中的线路层12A电性连接，此外，电子装置16A与电子组件18A也可通过胶黏剂设置在线路重布层12的顶面(第一面)11A，并通过打线方式(Wire bonding)电性连接至线路重布层12中的线路层12A，也就是本申请可实施于倒装式封装，也可实施于打线式封装，此为本领域技术人员所能推知的等效实施。
根据本申请实施例，胶黏剂可包括聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸酯(Polyethylene Terephthalate，PET)、铁氟龙(Teflon)、液晶高分子(Liquid CrystalPolymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龙(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑胶(Acrylonitrile-Butadiene-Styrene)、酚树脂(Phenolic Resins)、环氧树脂(Epoxy)、聚酯(Polyester)、硅胶(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚酰胺-酰亚胺(polyamide-imide，PAI)或其组合，但不限于此，只要具有黏着特性的材料皆可应用于本申请。
接下来，参阅图2C，将半成品进行烘烤以使得电子装置16A与电子组件18A和线路重布层12之间的胶黏剂固化以固定电子装置16A与电子组件18A于线路重布层12。接下来，参阅图2D，将封胶层14A形成于线路重布层12的顶面(第一面)11A上，并包覆电子装置16A与电子组件18A。根据本申请实施例，封胶层14A并未形成于整个线路重布层12的顶面(第一面)11A上，而是仅形成于线路重布层12的顶面11A的区域A，并未覆盖线路重布层12的顶面11A的区域B。区域A与区域B以分界线22为界。根据本申请一实施例，封胶层14A的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并唑(polybenzoxazole)、聚酰亚胺(polyimide)、氮化物(例如，氮化硅)、氧化物(例如、氧化硅)、氮氧化硅、或类似绝缘材料，或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料所构成。
接下来，参阅图2E，利用平坦化制程研磨封胶层14A以减少封胶层14A的厚度。根据本申请实施例，平坦化制程可以包括机械研磨制程、化学机械研磨(chemical mechanicalpolishing，CMP)制程或其他适用的制程及其组合。接下来，参阅图2F，在线路重布层12的顶面11A的区域B设置天线组件20，天线组件20的种类可包括环形天线、宽带偶极、单极天线、折迭式偶极天线、微带或贴片天线、平面倒F天线(planar inverted-F antenna，PIFA)、倒F天线(inverted-F antenna,IFA)、渐变线天线(tapered slot antenna，TSA)、开槽的波导天线、半波以及四分之一波天线等。天线组件20可搭配晶粒附接垫、引线指状物、联结杆、以及额外的导电组件，以形成用于应用的天线，这些应用包括需要收发RF信号的无线手持式装置，例如智能型手机、双向通讯装置、PC平板计算机、RF卷标、传感器、蓝芽以及Wi-Fi装置、物联网(IOT)、居家防护装置以及遥控装置等。
接下来，参阅图2G，将半成品翻转使线路重布层12的底面(第二面)11B朝上，然后将电子装置16B与电子组件18B设置于线路重布层12的底面11B，在图2G中，仅显示单一电子装置16B以及电子组件18B，然而，实际数量并不限于此，本领域技术人员可根据实际需要设置特定个数的电子装置16B与电子组件18B。关于电子装置16B与电子组件18B的种类以及安装方式，可参考电子装置16A与电子组件18A的做法，在此不予赘述以精简说明。
接下来，参阅图2H，将封胶层14B形成于线路重布层12的底面(第二面)11B上，并包覆电子装置16B与电子组件18B。根据本申请一实施例，封胶层14A的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并唑(polybenzoxazole)、聚酰亚胺(polyimide)、氮化物(例如，氮化硅)、氧化物(例如、氧化硅)、氮氧化硅、或类似绝缘材料，或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料所构成。
接下来，参阅图2I，将封胶层14B的一部分以形成通孔17。根据本申请实施例，可使用机械钻孔、蚀刻或激光钻孔形成通孔17。接下来，参阅图2J，将导电端子19形成在封胶层14B的通孔17中，以与线路重布层12的线路层12A实体接触，根据本申请一实施例所述的半导体封装装置可利用这些导电端子19与外部装置(如印刷电路板)电性连接。导电端子19可包括导电球、导电柱、导电凸块、其组合、或藉由植球制程、无电镀制程或其他合适制程形成的其他形式和形状。接下来，参阅图2K，可选择性地执行焊接(soldering)制程和回焊(reflowing)制程，以增强导电端子19和重布线结构150之间的粘着性。最后，参阅图2L，将半成品翻转使线路重布层12的顶面11A(第一面)朝上，即完成本申请实施例的半导体封装装置。
根据本申请实施例，利用选择性形成封胶层，使得封胶层仅形成于线路重布层上的部份区域，而线路重布层未被封胶层覆盖的区域可用来设置天线或有散热需求的装置，有效提高半导体封装装置的集成密度，达到半导体封装装置小型化的目的。
对本领域的普通技术人员来说，可以根据本申请的发明方案和发明构思结合生成的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明权利要求的保护范围。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：
线路重布层，具有第一面、相对于上述第一面的第二面、以及线路层；
第一电子装置与第一电子组件，设置于上述第一面；
第一封胶层，上述第一封胶层形成于上述线路重布层的上述第一面的第一区域以覆盖上述第一电子装置以及上述电子组件，并露出上述线路重布层的上述第一面的第二区域；
天线组件，设置于上述第一封胶层所露出的上述第一面的上述第二区域；及
多个导电端子，设置于上述第二面，且与上述线路层电性连接。
2.如权利要求1所述的半导体封装装置，其特征在于，更包括第二电子装置与第二电子组件，设置于上述第二面。
3.如权利要求2所述的半导体封装装置，其特征在于，上述第二电子装置与上述第二电子组件设置于上述多个导电端子之间。
4.如权利要求3所述的半导体封装装置，其特征在于，更包括第二封胶层，上述第二封胶层覆盖上述第二电子装置以及上述第二电子组件。
5.一种半导体封装装置制造方法，其特征在于，包括：
提供线路重布层，其中上述线路重布层具有第一面、相对于上述第一面的第二面、以及线路层；
设置第一电子装置与第一电子组件于上述第一面；
选择性形成第一封胶层于上述线路重布层的上述第一面的第一区域以覆盖上述第一电子装置以及上述电子组件，并露出上述线路重布层的上述第一面的第二区域；
设置天线组件于上述第一封胶层所露出的上述第一面的上述第二区域；及
设置多个导电端子于上述第二面，且与上述线路层电性连接。
6.如权利要求5所述的半导体封装装置制造方法，其特征在于，更包括设置第二电子装置与第二电子组件于上述第二面。
7.如权利要求6所述的半导体封装装置制造方法，其特征在于，上述第二电子装置与上述第二电子组件设置于上述多个导电端子之间。
8.如权利要求6所述的半导体封装装置制造方法，其特征在于，更包括形成第二封胶层于上述第二面以覆盖上述第二电子装置以及上述第二电子组件。
9.如权利要求8所述的半导体封装装置制造方法，其特征在于，更包括于上述第二封胶层形成通孔以设置上述导电端子。
10.如权利要求9所述的半导体封装装置制造方法，其特征在于，更包括使用机械钻孔、蚀刻或激光钻孔形成上述通孔。
CN202210869200.5A 2022-07-22 2022-07-22 半导体封装装置和半导体封装装置制造方法 Pending CN117497528A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210869200.5A CN117497528A (zh) 2022-07-22 2022-07-22 半导体封装装置和半导体封装装置制造方法
TW111128212A TW202406066A (zh) 2022-07-22 2022-07-27 半導體封裝裝置與半導體封裝裝置製造方法
US17/891,466 US20240030164A1 (en) 2022-07-22 2022-08-19 Semiconductor package device and method of manufacturing semiconductor package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210869200.5A CN117497528A (zh) 2022-07-22 2022-07-22 半导体封装装置和半导体封装装置制造方法

Publications (1)

Publication Number Publication Date
CN117497528A true CN117497528A (zh) 2024-02-02

Family

ID=89577086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210869200.5A Pending CN117497528A (zh) 2022-07-22 2022-07-22 半导体封装装置和半导体封装装置制造方法

Country Status (3)

Country Link
US (1) US20240030164A1 (zh)
CN (1) CN117497528A (zh)
TW (1) TW202406066A (zh)

Also Published As

Publication number Publication date
US20240030164A1 (en) 2024-01-25
TW202406066A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US20220384958A1 (en) Antenna device
EP3091571A2 (en) Fan-out package structure including an antenna or a conductive shielding layer
US9196958B2 (en) Antenna structures and shield layers on packaged wireless circuits
US9929022B2 (en) Semiconductor chip package and method of manufacturing the same
EP3273475B1 (en) Fan-out package structure
US11257747B2 (en) Semiconductor package with conductive via in encapsulation connecting to conductive element
US11233019B2 (en) Manufacturing method of semicondcutor package
CN110943068A (zh) 设备封装
US11908787B2 (en) Package structure and method of manufacturing the same
CN117497528A (zh) 半导体封装装置和半导体封装装置制造方法
US20240079344A1 (en) Packaging assembly for semiconductor device and method of making
CN109768032B (zh) 天线的封装结构及封装方法
TW202412201A (zh) 半導體封裝裝置
US20240038742A1 (en) Semiconductor package device and method of manufacturing semiconductor package device
US11972998B2 (en) Semiconductor package device with dedicated heat-dissipation feature and method of manufacturing semiconductor package device
US20230127545A1 (en) Semiconductor package device with heat-removing function and method of manufacturing semiconductor package device
US11721652B2 (en) Semiconductor device package and method of manufacturing the same
US20230130923A1 (en) Semiconductor package device and method for manufacturing semiconductor package device
CN115621219A (zh) 电子封装件及其制法
CN113140549A (zh) 半导体设备封装和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination