TW202412201A - 半導體封裝裝置 - Google Patents

Abstract

一種半導體封裝裝置，包括基板、電子裝置、封膠層以及電子遮蔽層。基板具有第一面、相對於第一面的第二面、以及線路層。電子裝置設置於基板。封膠層形成於基板的第一面以覆蓋電子裝置，並露出第一面部份的露出區，封膠層具有溝槽。電子遮蔽層，順應性形成於封膠層的外圍，且與線路層電性連接。。

Description

半導體封裝裝置

本申請有關於一種半導體封裝裝置，尤指一種在封膠層形成溝槽的半導體封裝裝置。

由於現有儀器設備的小型化需求不斷增加，要求各種器件的封裝尺寸儘量減小，才能滿足使用要求。因此，需要一種小型化封裝結構，通過這種結構不僅能夠進一步減小相關封裝尺寸，還能整合更多的功能。

有鑑於此，在本申請一實施例中，提供一種半導體封裝裝置，利用調整半導體封裝裝置的封膠層外型，以達到提高集成密度的目的。

本申請一實施例揭露一種半導體封裝裝置，包括：基板，具有第一面、相對於上述第一面的第二面、以及線路層；第一電子裝置，設置於上述基板；封膠層，形成於上述基板的上述第一面以覆蓋上述第一電子裝置，並露出上述第一面部份的露出區，其中上述封膠層具有溝槽；及電子遮蔽層，順應性形成於上述封膠層的表面，且與上述線路層電性連接。

根據本申請一實施例，上述電子遮蔽層形成於上述溝槽的底面與側壁。

根據本申請一實施例，上述電子遮蔽層形成於上述封膠層的表面，並具有既定厚度。

根據本申請一實施例，上述封膠層具有頂部以及側壁，上述溝槽形成於上述頂部，上述側壁朝上述溝槽內縮。

根據本申請一實施例，上述封膠層具有頂部、底部以及側壁，上述溝槽形成於上述頂部，上述頂部的寬度超過上述底部的寬度。

根據本申請一實施例，上述電子遮蔽層與上述基板形成封閉空間。

根據本申請一實施例，上述電子遮蔽層與上述線路層形成封閉空間。

根據本申請一實施例，更包括第二電子裝置，設置於上述露出區。

根據本申請一實施例，上述第二電子裝置為天線元件。

根據本申請一實施例，上述線路層耦接於接地電位。

根據本申請實施例，利用在封膠層形成溝槽，使得封膠層的表面積增加，進而增加形成於封膠層表面的電子遮蔽層的面積，提高電性遮蔽效果。另外，封膠層側壁朝封膠層中央方向內縮，提供更多空間設置電子裝置或其他功能元件，有效提高半導體封裝裝置的集成密度，達到半導體封裝裝置小型化的目的。

為了便於本領域普通技術人員理解和實施本申請，下面結合附圖與實施例對本申請進一步的詳細描述，應當理解，本申請提供許多可供應用的發明概念，其可以多種特定型式實施。熟悉此技藝之人士可利用這些實施例或其他實施例所描述之細節及其他可以利用的結構，邏輯和電性變化，在沒有離開本申請之精神與範圍之下以實施發明。

本申請說明書提供不同的實施例來說明本申請不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本申請。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。其中，圖示和說明書中使用之相同的元件編號係表示相同或類似之元件。本說明書之圖示為簡化之形式且並未以精確比例繪製。爲清楚和方便說明起見，方向性用語（例如頂、底、上、下以及對角）係針對伴隨之圖示說明。而以下說明所使用之方向性用語在沒有明確使用在以下所附之申請專利範圍時，並非用來限制本申請之範圍。

再者，在說明本申請一些實施例中，說明書以特定步驟順序說明本申請之方法以及（或）程序。然而，由於方法以及程序並未必然根據所述之特定步驟順序實施，因此並未受限於所述之特定步驟順序。熟習此項技藝者可知其他順序也為可能之實施方式。因此，於說明書所述之特定步驟順序並未用來限定申請專利範圍。再者，本申請針對方法以及（或）程序之申請專利範圍並未受限於其撰寫之執行步驟順序，且熟習此項技藝者可瞭解調整執行步驟順序並未跳脫本申請之精神以及範圍。

圖1顯示根據本申請一實施例所述的半導體封裝裝置的側視剖面圖。根據本申請一實施例所述的半導體封裝裝置10，包括基板12，封膠層14、電子裝置16、20、電子元件18A、18B以及電子遮蔽層17。根據本申請一實施例，基板12可以是完成前處理的雙層或多層電路層的基板，也就是通過提供芯層板，並在該芯層板表面形成第一導電金屬層，並圖案化該第一導電金屬層而形成第一電路層，接著，進行增層工序，以在第一電路層形成絕緣層，再於絕緣層形成第二導電金屬層，之後，圖案化該第二導電金屬層以形成第二電路層，如此根據需求循環此方式，持續進行增層工序，以形成多層電路層的基板。其中，基板12中的絕緣層可以是環氧樹脂(Expoxyresin)、聚醯亞胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纖維、雙馬來醯亞胺三嗪(BT，Bismaleimide Triazine)或混合環氧樹脂與玻璃纖維等絕緣有機材料或陶瓷材料構成；基板12中的導電金屬層的材料可以是金、銀、銅、鋁、鎢、錫、合金或其他合適的導電材料，一般是以導電性較高的銅為主，作為基板12傳遞信號的導線材料，並且基板12中的絕緣層中形成多個導電通孔(Via)，以便電性連接相鄰的電路層。此外，基板12可通過壓合法(Laminated)及增層法(Build-up)等方式形成，此為本領域技術人員所熟知，在此不予贅述以精簡說明。基板12具有表面121(第一面，在圖1中為頂面)以及與表面121相對的表面122(第二面，在圖1中為底面)。

根據本申請一實施例，基板12的形成可以涉及多個沈積或塗佈製程、多個圖案化製程及多個平坦化製程。沈積或塗佈製程可用於形成絕緣層或線路層12A。沈積或塗佈製程可以包括旋轉塗佈製程、電鍍製程(electroplating process)、化學鍍製程(electroless process)、化學氣相沈積(chemical vapor deposition，CVD)製程、物理氣相沈積(physical vapor deposition，PVD)製程、原子層沈積(atomic layer deposition，ALD)製程、或其他適用的製程及其組合。圖案化製程可用於圖案化所形成的絕緣層及線路層。圖案化製程可以包括光微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程或其他適用的製程及其組合。平坦化製程可用於為所形成的絕緣層及線路層提供平坦的頂表面，以利於後續的製程。平坦化製程可以包括機械研磨製程、化學機械研磨(chemical mechanical polishing，CMP)製程或其他適用的製程及其組合。

如圖1所示，基板12的表面121可區分為區域A、B、C，區域A與區域B以分界線D1為界，而區域A與區域C以分界線D2為界。電子裝置16與電子元件18A設置於區域A，電子裝置20設置於區域B，而電子元件18B設置於區域C。區域B、C屬於未被封膠層覆蓋的露出區。在圖1中，僅顯示電子裝置16、20以及二個電子元件18A、18B，然而，實際數量並不限於此，本領域技術人員可根據實際需要設置特定個數的電子裝置16、20以及電子元件18A與18B於基板12的表面121。電子裝置16可為半導體晶粒、半導體晶片或包括多個電子裝置的封裝。電子裝置16可經由例如金線、銅線或鋁線等導電線連接到基板12的線路層。電子裝置16可為有關於光電裝置(optoelectronic devices)、微機電系統(Micro-electromechanical Systems，MEMS)、功率放大晶片、電源管理晶片、生物辨識裝置、微流體系統(microfluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程的影像感測裝置、發光二極體(light-emitting diodes，LEDs)、太陽能電池(solar cells)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片。電子元件18A、18B可電性連接到基板12的線路層。根據本申請一實施例，電子元件18A、18B可為無源器件(被動元件)，例如電阻器、電容器、電感器、濾波器、振盪器等。在其他實施例中，電子元件18A、18B還可以是端子。

電子裝置16、20與電子元件18A、18B可以倒裝方式設置於基板12，並與基板12中的線路層電性連接。根據本申請一實施例，電子裝置20可為天線元件，天線元件的種類可包括環形天線、寬帶偶極、單極天線、折迭式偶極天線、微帶或貼片天線、平面倒F天線（planar inverted-F antenna，PIFA）、倒F天線（inverted-F antenna, IFA）、漸變線天線 (tapered slot antenna，TSA)、開槽的波導天線、半波以及四分之一波天線等。天線元件可搭配晶粒附接墊、引線指狀物、聯結杆、以及額外的導電元件，以形成用於應用的天線，這些應用包括需要收發 RF信號的無線手持式裝置，例如智能型手機、雙向通訊裝置、PC平板計算機、RF卷標、傳感器、藍芽以及Wi-Fi裝置、物聯網（IOT)、居家防護裝置以及遙控裝置等。

此外，電子裝置16、20以及電子元件18A與18B也可通過膠黏劑設置在基板12，並通過打線方式(Wire bonding)電性連接至基板12中的線路層，也就是本申請可實施於倒裝式封裝，也可實施於打線式封裝，此為本領域技術人員所能推知的等效實施。根據本申請實施例，膠黏劑可包括聚醯亞胺(Polyimide，PI)、聚乙烯對苯二甲酸酯(Polyethylene Terephthalate，PET)、鐵氟龍(Teflon)、液晶高分子(Liquid Crystal Polymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龍(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑膠(Acrylonitrile-Butadiene-Styrene)、酚樹脂(Phenolic Resins)、環氧樹脂(Epoxy)、聚酯(Polyester)、矽膠(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚醯胺-醯亞胺(polyamide-imide，PAI)或其組合，但不限於此，只要具有黏著特性的材料皆可應用於本申請。

封膠層14形成於基板12的表面 121上，並包覆電子裝置16與電子元件18A。根據本申請實施例，封膠層14並未形成於整個基板12的表面 121上，而是僅形成於基板12的表面121的區域A，並未覆蓋基板12的表面121的區域B、C。封膠層14於頂部具有溝槽24，根據本申請一實施例，可透過機械鑽孔、蝕刻或雷射鑽孔或塑模等方式在封膠層14的頂部形成溝槽24。封膠層14與頂部鄰接的側壁朝向溝槽24內縮，因此，使得封膠層14與頂部相對的底部的寬度小於頂部的寬度，具體而言，封膠層14的頂部對於基板12的投影面積大於封膠層14的底部對於基板12的投影面積。另外，透過溝槽24的設計，可減少在形成封膠層14時對覆蓋電子裝置16與電子元件18A的壓力。根據本申請一實施例，封膠層14的材料可為環氧樹脂(Expoxyresin)、氰酸脂(Cyanate Ester)、雙馬來醯亞胺三嗪、玻璃纖維、聚苯並㗁唑(polybenzoxazole)、聚醯亞胺(polyimide)、氮化物(例如，氮化矽)、氧化物(例如、氧化矽)、氮氧化矽、或類似絕緣材料，或混合環氧樹脂與玻璃纖維等絕緣有機材料或陶瓷材料所構成。

根據本申請一實施例，電子遮蔽層17順應性形成於封膠層14的外圍，且與基板12的線路層12A電性連接。如圖1所示，電子遮蔽層17形成於封膠層14的頂部以及溝槽24的內壁表面(包括溝槽24的底面與側壁)，且具有均勻的厚度。電子遮蔽層17的作用主要是為了對封膠層14內的電子元件(例如電子裝置16與電子元件18A)提供電磁波屏蔽(Electromagnetic Wave Shielding)作用以避免電磁波干擾（Electromagnetic interference；EMI），包括外界電磁波干擾封膠層14內的電子元件，或者是封膠層14內的電子元件產生的電磁波干擾到其他電子元件。根據本申請實施例，電子遮蔽層17的材料可以是金、銀、銅、鋁、鎢、錫、合金或其他合適的導電材料，可採用金屬蒸鍍、噴塗、真空蒸鍍或濺鍍等方式形成，或者利用金屬沖壓或鑄造形成。另外，電子遮蔽層17可透過基板12的線路層12A電性連接至接地電位19，以達到更好的電磁波屏蔽效果。根據本申請一實施例，電子遮蔽層17與基板12的表面121形成封閉空間，在其他實施例中，如圖1所示，電子遮蔽層17與基板12內部的線路層12A形成封閉空間。

圖2A-圖2F顯示根據本申請一實施例所述的半導體封裝裝置的製造方法的剖面圖。參閱圖2A，首先提供基板12。基板12具有表面(第一面)121、位於表面121對側的表面(第二面)122、以及線路層12A。如圖1所示，基板12的表面121可區分為區域A、B、C，區域A與區域B以分界線D1為界，而區域A與區域C以分界線D2為界。根據本申請一實施例，基板12可以是完成前處理的雙層或多層電路層的基板，也就是通過提供芯層板，並在該芯層板表面形成第一導電金屬層，並圖案化該第一導電金屬層而形成第一電路層，接著，進行增層工序，以在第一電路層形成絕緣層，再於絕緣層形成第二導電金屬層，之後，圖案化該第二導電金屬層以形成第二電路層，如此根據需求循環此方式，持續進行增層工序，以形成多層電路層的基板。其中，基板12中的絕緣層可以是環氧樹脂(Expoxyresin)、聚醯亞胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纖維、雙馬來醯亞胺三嗪(BT，Bismaleimide Triazine)或混合環氧樹脂與玻璃纖維等絕緣有機材料或陶瓷材料構成；基板12中的導電金屬層的材料可以是金、銀、銅、鋁、鎢、錫、合金或其他合適的導電材料，一般是以導電性較高的銅為主，作為基板12傳遞信號的導線材料，並且基板12中的絕緣層中形成多個導電通孔(Via)，以便電性連接相鄰的電路層。此外，基板12可通過壓合法(Laminated)及增層法(Build-up)等方式形成，此為本領域技術人員所熟知，在此不予贅述以精簡說明。

根據本申請一實施例，基板12的形成可以涉及多個沈積或塗佈製程、多個圖案化製程及多個平坦化製程。沈積或塗佈製程可用於形成絕緣層或線路層12A。沈積或塗佈製程可以包括旋轉塗佈製程、電鍍製程(electroplating process)、化學鍍製程(electroless process)、化學氣相沈積(chemical vapor deposition，CVD)製程、物理氣相沈積(physical vapor deposition，PVD)製程、原子層沈積(atomic layer deposition，ALD)製程、或其他適用的製程及其組合。圖案化製程可用於圖案化所形成的絕緣層及線路層。圖案化製程可以包括光微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程或其他適用的製程及其組合。平坦化製程可用於為所形成的絕緣層及線路層提供平坦的頂表面，以利於後續的製程。平坦化製程可以包括機械研磨製程、化學機械研磨(chemical mechanical polishing，CMP)製程或其他適用的製程及其組合。

接下來，參閱圖2B，將電子裝置16與電子元件18A分別設置於基板12的表面121中的區域A，並分別在表面121中的區域B、C設置阻擋層22。根據本申請一實施例，阻擋層22可以是環氧樹脂(Expoxyresin)、聚醯亞胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纖維、雙馬來醯亞胺三嗪(BT，Bismaleimide Triazine)或混合環氧樹脂與玻璃纖維等絕緣有機材料或陶瓷材料構成。

電子裝置16可為半導體晶粒、半導體晶片或包括多個電子裝置的封裝。電子裝置16可經由例如金線、銅線或鋁線等導電線連接到基板12的線路層。電子裝置16可為有關於光電裝置(optoelectronic devices)、微機電系統(Micro-electromechanical Systems，MEMS)、功率放大晶片、電源管理晶片、生物辨識裝置、微流體系統(microfluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程的影像感測裝置、發光二極體(light-emitting diodes，LEDs)、太陽能電池(solar cells)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片。電子元件18A、18B可電性連接到基板12的線路層。根據本申請一實施例，電子元件18A、18B可為無源器件(被動元件)，例如電阻器、電容器、電感器、濾波器、振盪器等。在其他實施例中，電子元件18A還可以是端子。

接下來，參閱圖2C，將封膠層14形成於基板12的表面121上，並包覆電子裝置16與電子元件18A。根據本申請實施例，封膠層14並未形成於整個基板12的表面121上，而是僅形成於基板12的表面121的區域A，並未覆蓋基板12的表面121的區域B、C。封膠層14於頂部具有溝槽24，根據本申請一實施例，可透過機械鑽孔、蝕刻或雷射鑽孔或塑模等方式在封膠層14的頂部形成溝槽24。如區域E1、E2所示，封膠層14與頂部鄰接的側壁朝向溝槽24內縮，因此，使得封膠層14與頂部相對的底部的寬度小於頂部的寬度，具體而言，封膠層14的頂部對於基板12的投影面積大於封膠層14的底部對於基板12的投影面積。另外，透過溝槽24的設計，可減少在形成封膠層14時對覆蓋電子裝置16與電子元件18A的壓力。根據本申請一實施例，封膠層14的材料可為環氧樹脂(Expoxyresin)、氰酸脂(Cyanate Ester)、雙馬來醯亞胺三嗪、玻璃纖維、聚苯並㗁唑(polybenzoxazole)、聚醯亞胺(polyimide)、氮化物(例如，氮化矽)、氧化物(例如、氧化矽)、氮氧化矽、或類似絕緣材料，或混合環氧樹脂與玻璃纖維等絕緣有機材料或陶瓷材料所構成。

接下來，參閱圖2D，將電子遮蔽層17順應性形成於封膠層14的外圍，且與基板12的線路層12A電性連接。如圖2D所示，電子遮蔽層17形成於封膠層14的頂部以及溝槽24的內壁表面(包括溝槽24的底面與側壁)，且具有均勻的厚度。另外，由於阻擋層22的存在，使得電子遮蔽層17不會形成於阻擋層22所在的位置。電子遮蔽層17的作用主要是為了對封膠層14內的電子元件(例如電子裝置16與電子元件18A)提供電磁波屏蔽(Electromagnetic Wave Shielding)作用以避免電磁波干擾（Electromagnetic interference；EMI），包括外界電磁波干擾封膠層14內的電子元件，或者是封膠層14內的電子元件產生的電磁波干擾到其他電子元件。根據本申請實施例，電子遮蔽層17的材料可以是金、銀、銅、鋁、鎢、錫、合金或其他合適的導電材料，可採用金屬蒸鍍、噴塗、真空蒸鍍或濺鍍等方式形成，或者利用金屬沖壓或鑄造形成。另外，電子遮蔽層17可透過基板12的線路層12A電性連接至接地電位19，以達到更好的電磁波屏蔽效果。根據本申請一實施例，電子遮蔽層17與基板12的表面121形成封閉空間，在其他實施例中，如圖2D所示，電子遮蔽層17與基板12內部的線路層12A形成封閉空間。

接下來，參閱圖2E，將阻擋層22移除，此時阻擋層22所設置的區域不存在電子遮蔽層17，避免發生電性短路的問題。接下來，參閱圖2F，將電子裝置20以及電子元件18B分別設置於區域B、C。如圖2F所示，由於封膠層14的側壁朝向溝槽24內縮，提供了更大的空間來放置電子裝置20以及電子元件18B。根據本申請實施例，電子裝置16、20與電子元件18A、18B可以倒裝方式設置於基板12，並與基板12中的線路層電性連接。電子裝置20可為天線元件，天線元件的種類可包括環形天線、寬帶偶極、單極天線、折迭式偶極天線、微帶或貼片天線、平面倒F天線（planar inverted-F antenna，PIFA）、倒F天線（inverted-F antenna, IFA）、漸變線天線 (tapered slot antenna，TSA)、開槽的波導天線、半波以及四分之一波天線等。天線元件20可搭配晶粒附接墊、引線指狀物、聯結杆、以及額外的導電元件，以形成用於應用的天線，這些應用包括需要收發 RF信號的無線手持式裝置，例如智能型手機、雙向通訊裝置、PC平板計算機、RF卷標、傳感器、藍芽以及Wi-Fi裝置、物聯網（IOT)、居家防護裝置以及遙控裝置等。

此外，電子裝置16、20以及電子元件18A與18B也可通過膠黏劑設置在基板12，並通過打線方式(Wire bonding)電性連接至基板12中的線路層，也就是本申請可實施於倒裝式封裝，也可實施於打線式封裝，此為本領域技術人員所能推知的等效實施。根據本申請實施例，膠黏劑可包括聚醯亞胺(Polyimide，PI)、聚乙烯對苯二甲酸酯(Polyethylene Terephthalate，PET)、鐵氟龍(Teflon)、液晶高分子(Liquid Crystal Polymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龍(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑膠(Acrylonitrile-Butadiene-Styrene)、酚樹脂(Phenolic Resins)、環氧樹脂(Epoxy)、聚酯(Polyester)、矽膠(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚醯胺-醯亞胺(polyamide-imide，PAI)或其組合，但不限於此，只要具有黏著特性的材料皆可應用於本申請。

根據本申請實施例，利用在封膠層形成溝槽，減少在形成封膠層時對電子裝置產生的壓力，避免電子裝置損壞。另外，在封膠層形成溝槽，使得封膠層的表面積增加，進而增加形成於封膠層表面的電子遮蔽層的面積，可提高電性遮蔽效果。另外，由於封膠層側壁朝封膠層中央方向內縮，提供更多空間設置電子裝置或其他功能元件，有效提高半導體封裝裝置的集成密度，達到半導體封裝裝置小型化的目的。

綜上所述，本申請符合發明專利要件，爰依法提出專利申請。惟，以上該者僅爲本申請之較佳實施方式，本申請之範圍並不以上述實施方式爲限，舉凡熟悉本案技藝之人士爰依本申請之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10:半導體封裝裝置 12:基板 121、122:表面 12A:線路層 14:封膠層 16、20:電子裝置 17:電子遮蔽層 18A、18B:電子元件 19:接地電位 22:阻擋層 24:溝槽 A、B、C、E1、E2:區域 D1、D2:分界線

圖1顯示根據本申請一實施例所述的半導體封裝裝置的側視剖面圖。 圖2A-圖2F顯示根據本申請一實施例所述的半導體封裝裝置的製造方法的剖面圖。

無

10:半導體封裝裝置

12:基板

121、122:表面

12A:線路層

14:封膠層

16、20:電子裝置

17:電子遮蔽層

18A、18B:電子元件

19:接地電位

24:溝槽

A、B、C:區域

D1、D2:分界線

Claims (10)

1. 一種半導體封裝裝置，包括： 一基板，具有第一面、相對於上述第一面的第二面、以及線路層； 一第一電子裝置，設置於上述基板； 一封膠層，形成於上述基板的上述第一面以覆蓋上述第一電子裝置，並露出上述第一面部份的露出區，其中上述封膠層具有溝槽；及 一電子遮蔽層，順應性形成於上述封膠層的外圍，且與上述線路層電性連接。
2. 如請求項1所述的半導體封裝裝置，其中上述電子遮蔽層形成於上述溝槽的底面與側壁。
3. 如請求項1所述的半導體封裝裝置，其中上述電子遮蔽層形成於上述封膠層的表面，並具有既定厚度。
4. 如請求項1所述的半導體封裝裝置，其中上述封膠層具有頂部以及側壁，上述溝槽形成於上述頂部，上述側壁朝上述溝槽內縮。
5. 如請求項1所述的半導體封裝裝置，其中上述封膠層具有頂部、底部以及側壁，上述溝槽形成於上述頂部，上述頂部的寬度超過上述底部的寬度。
6. 如請求項1所述的半導體封裝裝置，其中上述電子遮蔽層與上述基板形成封閉空間。
7. 如請求項1所述的半導體封裝裝置，其中上述電子遮蔽層與上述線路層形成封閉空間。
8. 如請求項1所述的半導體封裝裝置，更包括第二電子裝置，設置於上述露出區。
9. 如請求項8所述的半導體封裝裝置，其中上述第二電子裝置為天線元件。
10. 如請求項1所述的半導體封裝裝置，其中上述線路層耦接於接地電位。