CN117491916A - 芯片在位检测电路和芯片在位检测方法 - Google Patents

Abstract

本公开涉及一种芯片在位检测电路和芯片在位检测方法。该检测电路包括：分压装置，配置有分压输入端和多个分压输出端，分压输入端用于接收预设电压信号，分压输出端对应连接至芯片的待测管脚，用于根据接收到的预设电压信号向待测管脚提供测试电压信号；主控装置，配置有检测端，检测端连接至分压输入端与分压输出端之间，用于检测待测管脚的测试电压信号，根据测试电压信号判定待测管脚的连接状态。实现同时判定芯片的多个待测管脚的连接状态，快速有效判定芯片安装状态的目的。

Description

芯片在位检测电路和芯片在位检测方法

技术领域

本申请涉及测试技术领域，特别是涉及一种芯片在位检测电路和芯片在位检测方法。

背景技术

为了保证芯片的性能，将芯片安装在主板(PCB板)上之后，需要确认芯片与主板(PCB板)之间是否安装到位，随着封装后芯片体积的增大，芯片与主板(PCB板)之间连接的管脚越来越多，如何快速有效的检测出芯片是否安装到位成为急需解决的问题。

发明内容

基于此，有必要提供一种芯片在位检测电路和芯片在位检测方法。

本公开提供一种芯片在位检测电路，包括：

分压装置，配置有分压输入端和多个分压输出端，分压输入端用于接收预设电压信号，分压输出端对应连接至芯片的待测管脚，用于根据接收到的预设电压信号向待测管脚提供测试电压信号；

主控装置，配置有检测端，检测端连接至分压输入端与分压输出端之间，用于检测待测管脚的测试电压信号，根据测试电压信号判定待测管脚的连接状态。

上述芯片在位检测电路中，分压装置的多个分压输出端对应连接至芯片的不同待测管脚，并向待测管脚提供测试电压信号，主控检测装置通过待测管脚的测试电压信号，判定待测管脚的连接状态，实现同时判定芯片的多个待测管脚的连接状态，快速有效判定芯片安装状态的目的。

在其中一个实施例中，主控装置配置有多个检测端，分压装置包括:

多个上拉电阻，各上拉电阻的一端作为分压输入端，各上拉电阻的另一端为分压输出端，对应连接至各检测端。

在其中一个实施例中，分压输入端在不同时刻接收不同电平状态的两预设电压信号，主控装置用于在待测管脚对应接收到的两测试电压信号均为低电平信号时，判定待测管脚与参考地连接。

在其中一个实施例中，主控装置还用于在待测管脚对应接收到的两测试电压信号的电平状态不同时，判定待测管脚未正常焊接或处于悬空状态；

主控装置还用于在待测管脚对应接收到的两测试电压信号均为高电平信号时，判定待测管脚与电源短路。

在其中一个实施例中，分压装置包括：

分压电阻，一端作为分压输入端，另一端与检测端连接；

采样模块，配置有一个采样输入端和多个采样输出端，采样输入端与分压电阻的另一端连接，采样输出端作为分压输出端，对应连接至待测管脚，用于向待测管脚提供不同的采样电流；

其中，采样模块和分压电阻用于共同根据预设电压信号提供测试电压信号。

在其中一个实施例中，采样模块包括:

多个阻值不同的采样电阻，采样电阻的一端作为采样输入端，采样电阻的另一端作为采样输出端，连接至待测管脚。

在其中一个实施例中，多个阻值不同的采样电阻包括第一组采样电阻和第二组采样电阻，主控装置用于在测试电压信号为第一电压时，判定与第一组采样电阻中各采样电阻连接的待测管脚与参考地连接；其中，第一电压与第一组采样电阻中各采样电阻的并联阻值正相关。

在其中一个实施例中，主控装置还用于在测试电压信号为第一电压时，判定与第二组采样电阻中各采样电阻连接的待测管脚处于悬空状态；

主控装置还用于在测试电压信号不同于第一电压时，判定存在与电源短路的待测管脚。

本公开还提供一种芯片在位检测方法，包括：

根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号；

根据测试电压信号判定待测管脚的连接状态。

上述芯片在位检测方法中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号，然后根据测试电压信号判定待测管脚的连接状态，实现同时判定芯片上的多个待测管脚的连接状态，快速有效判定芯片安装状态的目的。

在其中一个实施例中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号之前，还包括：

在不同时刻提供不同电平状态的两预设电压信号；

根据测试电压信号判定待测管脚的连接状态，包括：

在待测管脚对应接收到的两测试电压信号均为低电平信号时，判定待测管脚与参考地连接；

在待测管脚对应接收到的两测试电压信号的电平状态不同时，判定待测管脚未正常焊接或处于悬空状态；

在待测管脚对应接收到的两测试电压信号均为高电平信号时，判定待测管脚与电源短路。

在其中一个实施例中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号，包括：

分压电阻和多个阻值不同的采样电阻根据预设电压信号向芯片上的多个待测管脚提供测试电压信号，多个阻值不同的采样电阻包括第一组采样电阻和第二组采样电阻；

根据测试电压信号判定待测管脚的连接状态，包括：

在测试电压信号为第一电压时，判定与第一组采样电阻中各采样电阻连接的待测管脚与参考地连接；

在测试电压信号为第一电压时，判定与第二组采样电阻中各采样电阻连接的待测管脚处于悬空状态；

在测试电压信号不同于第一电压时，判定存在与电源短路的待测管脚；

其中，各采样电阻用于向各待测管脚提供不同的采样电流，第一电压与第一组采样电阻中各采样电阻的并联阻值正相关。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中芯片在位检测电路的结构框图；

图2为一实施例中芯片在位检测电路的电路示意图；

图3为另一实施例中芯片在位检测电路的电路示意图；

图4为一实施例中芯片在位检测方法。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一组采样电阻称为第二组采样电阻，且类似地，可将第二组采样电阻称为第一组采样电阻。第一组采样电阻和第二组采样电阻两者都是一组采样电阻，但其不是同一组采样电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

图1为一实施例中芯片在位检测电路的结构框图，如图1所示，在本实施例中，提供一种芯片在位检测电路，用于检测芯片100上的各待测管脚与主板(PCB板)之间连接状态，主板(PCB板)为芯片的承载结构，芯片在位检测电路包括：分压装置200和主控装置300，分压装置200配置有分压输入端和多个分压输出端，分压输入端用于接收预设电压信号VCC，分压输出端对应连接至芯片100的待测管脚，用于根据接收到的预设电压信号VCC向待测管脚提供测试电压信号，具体的，芯片100上的待测管脚与分压输出端一一对应连接，不存在同时连接在同一分压输出端的两个待测管脚，如图1所示，待测管脚包括与不同分压输出端连接的第一待测管脚102、第二待测管脚104、第三待测管脚106和第四待测管脚108；主控装置300配置有检测端，检测端连接至分压输入端与分压输出端之间，用于检测待测管脚的测试电压信号，并根据测试电压信号判定对应待测管脚与主板(PCB板)之间的连接状态。

上述芯片在位检测电路中，分压装置200的多个分压输出端对应连接至芯片102的不同待测管脚，并向待测管脚提供测试电压信号，主控检测装置300通过待测管脚的测试电压信号，判定待测管脚的连接状态，实现同时判定芯片的多个待测管脚的连接状态，快速有效判定芯片安装状态的目的。

图2为一实施例中芯片在位检测电路的电路示意图，如图2所示，在本实施例中，主控装置300配置有多个检测端，分压装置200包括:多个上拉电阻，各上拉电阻的一端作为分压输入端，各上拉电阻的另一端为分压输出端，对应连接至各检测端。

具体的，分压装置200包括上拉电阻R1、上拉电阻R2、上拉电阻R3和上拉电阻R4，上拉电阻R1的第一端、上拉电阻R2的第一端、上拉电阻R3的第一端和上拉电阻R4的第一端并联，作为分压装置200的分压输入端来接收预设电压信号，上拉电阻R1的第二端、上拉电阻R2的第二端、上拉电阻R3的第二端和上拉电阻R4的第二端为分压装置的不同分压输出端，其中，上拉电阻R1的第二端同时与第一待测管脚102、主控装置300的第一检测端连接，以向第一待测管脚102提供第一测试电压信号；上拉电阻R2的第二端与第二待测管脚104、主控装置300的第二检测端连接，以向第二待测管脚104提供第二测试电压信号；上拉电阻R3的第二端与第三待测管脚106、主控装置300的第三检测端连接，以向第三待测管脚106提供第三测试电压信号；上拉电阻R4的第二端与第四待测管脚108、主控装置300的第四检测端连接，以向第四待测管脚108提供第四测试电压信号。主控装置300根据第一检测端接收的第一测试电压信号判定第一待测管脚102的连接状态，根据第二检测端接收的第二测试电压信号判定第二待测管脚104的连接状态，根据第三检测端接收的第三测试电压信号判定第三待测管脚106的连接状态，根据第四检测端接收的第四测试电压信号判定第四待测管脚108的连接状态，主控装置300同时检测芯片的第一待测管脚102、第二待测管脚104、第三待测管脚106和第四待测管脚108与主板(PCB板)的连接状态，缩短了检测时间，降低了检测成本。可以理解的是，根据需要检测的待测管脚的数量配置分压装置中上位电阻的数量和主控装置中检测端的数量，使得上位电阻的数量和检测端的数量均大于或等于待测管脚的数量，减少漏检对判定芯片和主板(PCB板)之间连接关系的影响，降低芯片和主板(PCB板)之间连接异常造成的损失。

在一些实施例中，各上拉电阻的阻值相同，分压装置的结构简单，消除分压电阻的阻值对区分测试电压信号电平状态的影响。

在一些实施例中，检测管脚包括芯片上的接地管脚，主控装置300通过各检测管脚对应的测试电压信号，判定各检测管脚是否与参考地连接，从而实现对芯片与主板(PCB板)之间连接方式的检测。

在一些实施例中，待测管脚为芯片100上需要与参考地连接的管脚，主控装置300还用于在第一待测管脚102、第二待测管脚104、第三待测管脚106和第四待测管脚108(芯片的所有待测管脚)均与参考地连接时，判定芯片安装到位，即芯片和主板(PCB板)之间连接正常。

在其中一个实施例中，分压输入端在不同时刻接收不同电平状态的两预设电压信号，主控装置300用于在待测管脚对应接收到的两测试电压信号均为低电平信号时，判定待测管脚与参考地连接。

具体的，分压装置的输入端在不同时刻接收到不同电平状态的两个预设电压信号，并根据不同时刻接收到的不同电平状态两个预设电压信号，向待测管脚提供与预设电压信号对应的两个测试电压信号；电平状态包括低电平和高电平，当预设电压信号的预设电压小于或等于第一预设值时，预设电压信号为低电平信号，当预设电压信号的预设电压大于第一预设值时，预设电压信号为高电平信号；这里的两个测试电压信号是同一个待测管脚在不同时刻接收到的电压信号；主控装置300在待测管脚(例如第一待测管脚102)对应接收到的两个测试电压信号均为低电平信号时，判定待测管脚(第一待测管脚102)与参考地连接；当测试电压信号的测试电压小于或等于第二预设值时，测试电压信号为低电平信号，当测试电压信号的测试电压大于第二预设值时，测试电压信号为高电平信号。

示例性的，主控装置300在预设电压信号为低电平信号，接收到的第一待测管脚102的测试电压信号为低电平信号，且预设电压信号为高电平信号，接收到的第一待测管脚102的测试电压信号同样为低电平信号时，判定第一待测管脚102与参考地连接。

在其中一个实施例中，主控装置300还用于在待测管脚(例如第一待测管脚102)对应接收到的两测试电压信号的电平状态不同时，判定待测管脚(例如第一待测管脚102)未正常焊接或待测管脚处于悬空状态，以便操作人员重新对待测管脚进行焊接或压接，降低生产成本。

示例性的，主控装置300在预设电压信号为低电平信号，接收到的第一待测管脚102的测试电压信号为低电平信号，且预设电压信号为高电平信号，接收到的第一待测管脚102的测试电压信号为高电平信号时，判定第一待测管脚102未正常焊接或待测管脚处于悬空状态，即芯片100存在安装偏差。

在一些实施例中，主控装置300还用于在待测管脚(例如第一待测管脚102)对应接收到的两测试电压信号均为高电平信号时，判定待测管脚(例如第一待测管脚102)与电源(主板或PCB板上的电源)短路，以便操作人员重新对待测管脚进行焊接或压接，降低生产成本。

示例性的，主控装置300在预设电压信号为低电平信号，接收到的第一待测管脚102的测试电压信号为高电平信号，且预设电压信号为高电平信号，接收到的第一待测管脚102的测试电压信号同样为高电平信号时，判定第一待测管脚102与芯片100内的电源短路，即芯片100存在安装偏差。

在一些实施例中，待测管脚为芯片100上需要与参考地连接的管脚，主控装置300还用于在芯片100存在未与参考地连接的待测管脚时，判定芯片100未安装到位。即主控装置300在芯片100存在未正常焊接或处于悬空状态或与电源(主板或PCB板上的电源)短路的待测管脚时，判定芯片100未安装到位。

如图2所示，在一些实施例中，主控装置300还被配置有供电端，供电端与分压装置200的输入端连接，用于提供预设电压信号。

图3为另一实施例中芯片在位检测电路的电路示意图，如图3所示，在其本实施例中，分压装置200包括：分压电阻R01和采样模块202，分压电阻R01的第一端作为分压输入端，分压电阻R01的第二端与检测端连接；采样模块202配置有一个采样输入端和多个采样输出端，采样输入端与分压电阻R01的第二端连接，采样输出端作为分压输出端，对应连接至待测管脚，用于向待测管脚提供不同的采样电流；其中，采样模块202和分压电阻R01用于共同根据预设电压信号提供测试电压信号。

具体的，分压电阻R01的第一端接收预设电压信号，分压电阻R01的第二端同时与采样模块202的采样输入端、主控装置300的检测端连接，采样模块202的采样输出端对应连接至芯片100的待测管脚，即芯片100的待测管脚与不同的采样输出端连接，接收采样输出端提供的采样电流，不同的待测管脚接收到的采样电流不同，分压装置200通过分压电阻R01和采样模块202共同向芯片100的待测管脚提供测试电压信号。

如图3所示，在其中一个实施例中，采样模块202包括:多个阻值不同的采样电阻，例如阻值不同的采样电阻R11、采样电阻R12、采样电阻R13、采样电阻R14……采样电阻Rn，采样电阻的第一端作为采样输入端，采样电阻的第二端作为采样输出端，连接至待测管脚,用于向待测管脚提供采样电流。

具体的，采样电阻R11、采样电阻R12、采样电阻R13、采样电阻R14、……、采样电阻Rn的第一端均与分压电阻R01的第二端连接，采样电阻R11的第二端与第一待测管脚102连接，采样电阻R12的第二端与第二待测管脚104连接，采样电阻R13的第二端与第三待测管脚106连接，采样电阻R14的第二端与第四待测管脚108连接，……，采样电阻Rn的第二端与第n待测管脚连接。

在其中一个实施例中，多个阻值不同的采样电阻包括第一组采样电阻和第二组采样电阻，第一组采样电阻和第二组采样电阻均为由若干个采样电阻构成组合，且第一组采样电阻和第二组采样电阻中采样电阻的总数量等于采样模块202中采样电阻的数量，主控装置300用于在测试电压信号为第一电压V1时，判定与第一组采样电阻中各采样电阻连接的待测管脚与参考地连接；其中，第一电压V1与第一组采样电阻中各采样电阻的并联阻值正相关。此时，通过测试电压信号的电压值可以判定待测管脚的连接状态。

在其中一个实施例中，主控装置300还用于在测试电压信号为第一电压V1时，判定与第二组采样电阻中各采样电阻连接的待测管脚处于悬空状态。

在其中一个实施例中，主控装置300还用于在测试电压信号不同于第一电压时，判定存在与电源短路的待测管脚。

示例性的，测试电压信号为测试电压Vcc，第一电压V1、分压电阻R01和采样电阻之间满足以下等式：

其中，R₀₀为第一组采样电阻中各采样电阻的并联电阻；主控装置300在测试电压信号的第一电压V1满足(1-1)式时，判定与第一组采样电阻中各采样电阻连接的待测管脚与参考地连接，当第一组采样电阻包括所有与待测管脚连接的采样电阻时，判定芯片100的待测管脚均与参考地连接，芯片100安装到位。主控装置300在测试电压信号的第一电压V1满足(1-1)式时，判定与第二组采样电阻中各采样电阻连接的待测管脚处于悬空状态，通过对与第二组采样电阻中各采样电阻连接的待测管脚进行重新焊接或压接，实现对芯片与主板(PCB板)之间连接的修复，降低生产成本。主控装置300在测试电压信号的第一电压V1不满足(1-1)式时，判定芯片100上某个待测管脚管短路到主板(PCB板)上的电源，对芯片进行断电，并重新焊接或压接芯片，实现对芯片与主板(PCB板)之间连接的修复，降低生产成本。

在一些实施例中，芯片在位检测电路还包括供电装置，与分压装置200的输入端连接，用于提供预设电压信号。示例性的，供电装置包括电源、蓄电池。

在一些实施例中，预设电压信号为交流电压信号，主控装置300还包括AC-DC转换模块，用于获取测试电压信号的电压值。

示例性的，主控模块300包括但不限于单片机、存储器和计算机。

图4为一实施例中芯片在位检测方法，如图4所示，本公开还提供一种芯片在位检测方法，包括：

S102，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号。

S104，根据测试电压信号判定待测管脚的连接状态。

上述芯片在位检测方法中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号，然后根据测试电压信号判定待测管脚的连接状态，实现同时判定芯片上的多个待测管脚的连接状态，快速有效判定芯片安装的目的。

在一些实施例中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号之前，还包括：在不同时刻提供不同电平状态的两预设电压信号；根据测试电压信号判定待测管脚的连接状态，包括：在待测管脚对应接收到的两测试电压信号均为低电平信号时，判定待测管脚与参考地连接。

在一些实施例中，根据测试电压信号判定待测管脚的连接状态，还包括：在待测管脚对应接收到的两测试电压信号的电平状态不同时，判定待测管脚未正常焊接或处于悬空状态，以便操作人员重新对待测管脚进行焊接或压接，降低生产成本。

在一些实施例中，根据测试电压信号判定待测管脚的连接状态，还包括：在待测管脚对应接收到的两测试电压信号均为高电平信号时，判定待测管脚与电源短路，以便操作人员重新对待测管脚进行焊接或压接，降低生产成本。

在一些实施例中，待测管脚为芯片上需要与参考地连接的管脚，芯片在位检测方法还包括：在芯片的待测管脚均与参考地连接时，判定芯片安装到位，即芯片和主板(PCB板)之间连接正常。

在一些实施例中，待测管脚为芯片上需要与参考地连接的管脚，芯片在位检测方法还包括：存在未正常焊接或处于悬空状态或与电源(主板或PCB板上的电源)短路的待测管脚时，判定芯片未安装到位。

在其中一个实施例中，根据预设电压信号同时向芯片上的多个待测管脚提供测试电压信号，包括：分压电阻和多个阻值不同的采样电阻根据预设电压信号向芯片上的多个待测管脚提供测试电压信号，多个阻值不同的采样电阻包括第一组采样电阻和第二组采样电阻；根据测试电压信号判定待测管脚的连接状态，包括：在测试电压信号为第一电压时，判定与第一组采样电阻中各采样电阻连接的待测管脚与参考地连接；其中，各采样电阻用于向各待测管脚提供不同的采样电流，第一电压与第一组采样电阻中各采样电阻的并联阻值正相关。可以理解的是，当第一组采样电阻包括所有与待测管脚连接的采样电阻时，判定芯片的待测管脚均与参考地连接，芯片安装到位。

在其中一个实施例中，根据测试电压信号判定待测管脚的连接状态，还包括：在测试电压信号为第一电压时，判定与第二组采样电阻中各采样电阻连接的待测管脚处于悬空状态，通过对与第二组采样电阻中各采样电阻连接的待测管脚进行重新焊接或压接，实现对芯片与主板(PCB板)之间连接的修复，降低生产成本。

在其中一个实施例中，根据测试电压信号判定待测管脚的连接状态，还包括：在测试电压信号不同于第一电压时，判定存在与电源短路的待测管脚；对芯片进行断电，并重新焊接或压接芯片，实现对芯片与主板(PCB板)之间连接的修复，降低生产成本。

应该理解的是，虽然图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述芯片在位检测方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (11)

1.一种芯片在位检测电路，其特征在于，包括：

分压装置，配置有分压输入端和多个分压输出端，分压输入端用于接收预设电压信号，分压输出端对应连接至所述芯片的待测管脚，用于根据接收到的所述预设电压信号向所述待测管脚提供测试电压信号；

主控装置，配置有检测端，所述检测端连接至所述分压输入端与所述分压输出端之间，用于检测所述待测管脚的测试电压信号，根据所述测试电压信号判定所述待测管脚的连接状态。

2.根据权利要求1所述的芯片在位检测电路，其特征在于，所述主控装置配置有多个检测端，所述分压装置包括:

多个上拉电阻，各所述上拉电阻的一端作为所述分压输入端，各所述上拉电阻的另一端为分压输出端，对应连接至各所述检测端。

3.根据权利要求2所述的芯片在位检测电路，其特征在于，所述分压输入端在不同时刻接收不同电平状态的两所述预设电压信号，所述主控装置用于在所述待测管脚对应接收到的两所述测试电压信号均为低电平信号时，判定所述待测管脚与参考地连接。

4.根据权利要求3所述的芯片在位检测电路，其特征在于，所述主控装置还用于在所述待测管脚对应接收到的两所述测试电压信号的电平状态不同时，判定所述待测管脚未正常焊接或处于悬空状态；

所述主控装置还用于在所述待测管脚对应接收到的两所述测试电压信号均为高电平信号时，判定所述待测管脚与电源短路。

5.根据权利要求1所述的芯片在位检测电路，其特征在于，所述分压装置包括：

分压电阻，一端作为所述分压输入端，另一端与所述检测端连接；

采样模块，配置有一个采样输入端和多个采样输出端，所述采样输入端与所述分压电阻的另一端连接，所述采样输出端作为所述分压输出端，对应连接至所述待测管脚，用于向所述待测管脚提供不同的采样电流；

其中，所述采样模块和所述分压电阻用于共同根据所述预设电压信号提供所述测试电压信号。

6.根据权利要求5所述的芯片在位检测电路，其特征在于，所述采样模块包括:

多个阻值不同的采样电阻，所述采样电阻的一端作为所述采样输入端，所述采样电阻的另一端作为所述采样输出端，连接至所述待测管脚。

7.根据权利要求6所述的芯片在位检测电路，其特征在于，多个阻值不同的所述采样电阻包括第一组采样电阻和第二组采样电阻，所述主控装置用于在所述测试电压信号为第一电压时，判定与所述第一组采样电阻中各所述采样电阻连接的所述待测管脚与参考地连接；其中，所述第一电压与所述第一组采样电阻中各所述采样电阻的并联阻值正相关。

8.根据权利要求7所述的芯片在位检测电路，其特征在于，所述主控装置还用于在所述测试电压信号为所述第一电压时，判定与所述第二组采样电阻中各所述采样电阻连接的所述待测管脚处于悬空状态；

所述主控装置还用于在所述测试电压信号不同于所述第一电压时，判定存在与电源短路的待测管脚。

9.一种芯片在位检测方法，其特征在于，包括：

根据预设电压信号同时向所述芯片上的多个待测管脚提供测试电压信号；

根据所述测试电压信号判定所述待测管脚的连接状态。

10.根据权利要求9所述的芯片在位检测方法，其特征在于，所述根据预设电压信号同时向所述芯片上的多个待测管脚提供测试电压信号之前，还包括：

在不同时刻提供不同电平状态的两所述预设电压信号；

根据所述测试电压信号判定所述待测管脚的连接状态，包括：

在待测管脚对应接收到的两所述测试电压信号均为低电平信号时，判定所述待测管脚与参考地连接；

在所述待测管脚对应接收到的两所述测试电压信号的电平状态不同时，判定所述待测管脚未正常焊接或处于悬空状态；

在所述待测管脚对应接收到的两所述测试电压信号均为高电平信号时，判定所述待测管脚与电源短路。

11.根据权利要求9所述的在位检测方法，其特征在于，所述根据预设电压信号同时向所述芯片上的多个待测管脚提供测试电压信号，包括：

分压电阻和多个阻值不同的采样电阻根据所述预设电压信号向所述芯片上的多个待测管脚提供所述测试电压信号，多个阻值不同的所述采样电阻包括第一组采样电阻和第二组采样电阻；

根据所述测试电压信号判定所述待测管脚的连接状态，包括：

在所述测试电压信号为第一电压时，判定与所述第一组采样电阻中各所述采样电阻连接的所述待测管脚与参考地连接；

在所述测试电压信号为所述第一电压时，判定与所述第二组采样电阻中各所述采样电阻连接的所述待测管脚处于悬空状态；

在所述测试电压信号不同于所述第一电压时，判定存在与电源短路的待测管脚；

其中，各所述采样电阻用于向各所述待测管脚提供不同的采样电流，所述第一电压与所述第一组采样电阻中各所述采样电阻的并联阻值正相关。